상술한 본 발명의 일 목적을 달성하기 위하여 본 발명은, 기판; 상기 기판의 표시 영역 상에 형성된 화소 어레이; 상기 기판의 비표시 영역에 형성된 복수개의 패드들; 및 상기 기판의 비표시 영역 상에 실장되고 상기 패드들과 전기적으로 연결되어 상기 화소 어레이를 동작시키기 위한 신호를 발생시키는 집적회로를 구비하며, 상기 집적회로와 연결되는 각각의 패드의 주변부에는 상기 각각의 패드와 분리되어 상기 집적회로에 의해 상기 패드와 전기적으로 연결되어 상기 각각의 패드와 등전위를 갖는 도전성 장벽층이 형성되는 것을 특징으로 하는 액정표시장치를 제공한다.
또한, 본 발명의 상술한 일 목적은 기판; 상기 기판의 표시 영역 상에 형성된 화소 어레이; 상기 기판의 비표시 영역 상에 실장되고, 상기 화소 어레이를 동작시키기 위한 신호를 발생시키는 집적회로; 상기 기판의 표시 영역으로부터 상기 기판의 비표시 영역으로 연장된 복수개의 제1 배선들의 단부에 연결되고, 상기 집적회로의 일측과 전기적으로 연결된 복수개의 출력 패드들; 및 상기 기판의 비표시 영역 상에 형성된 복수개의 제2 배선들의 단부에 연결되고, 상기 집적회로의 일측과 대향되는 타측에 전기적으로 연결된 복수개의 입력 패드들을 구비하며, 상기 집적회로와 연결되는 각각의 입력 패드의 주변부에는 상기 각각의 입력 패드와 분리되어 상기 집적회로에 의해 상기 입력패드와 전기적으로 연결되어 상기 각각의 입력 패드와 등전위를 갖는 도전성 장벽층이 형성되는 것을 특징으로 하는 액정표시장치에 의해 달성될 수 있다.
또한, 본 발명의 상술한 일 목적은 중앙부에 복수개의 화소들이 매트릭스 상으로 형성된 화소 어레이와, 제1 주변부에 상기 복수개의 화소들에 제1 신호를 인가하기 위한 복수개의 제1 패드들과, 제2 주변부에 상기 복수개의 화소들에 제2 신호를 인가하기 위한 복수개의 제2 패드들이 형성된 제1 기판; 상기 제1 기판의 중앙부에 대응하여 컬러필터 어레이가 형성된 제2 기판; 상기 제1 기판과 제2 기판 사이에 형성된 액정층; 상기 제1 주변부에서 COG 실장방법으로 상기 제1 패드들에 본딩된 제1 집적회로들; 및 상기 제2 주변부에서 COG 실장방법으로 상기 제2 패드들에 본딩된 제2 집적회로들을 구비하며, 상기 제1 집적회로와 연결된 각각의 제1 패드들의 주변부에 상기 각각의 제1 패드와 분리된 등전위의 제1 도전성 장벽층이 형성되고, 상기 제2 집적회로와 연결된 각각의 제2 패드들의 주변부에 상기 각각의 제2 패드와 분리된 등전위의 제2 도전성 장벽층이 형성된 것을 특징으로 하는 액정표시장치에 의해 달성될 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명은, 기판 상에 복수개의 배선들을 형성하는 단계; 상기 배선 및 기판 상에 보호막을 형성하는 단계; 상기 보호막을 부분적으로 식각하여 각 배선들의 콘택 영역들을 오픈하는 단계; 상기 결과물 상에 도전막을 증착하고 패터닝하여 상기 오픈된 콘택 영역들을 통해 각각의 배선과 접속되는 복수개의 패드들을 형성함과 동시에, 외부의 집적회로와 연결되어질 각각의 패드의 주변부에 상기 각각의 패드와 분리된 등전위의 도전성 장벽층을 형성하는 단계; 및 상기 패드들과 외부의 집적회로를 본딩하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
본 발명에 의하면, 집적회로와 연결되는 각각의 패드의 주변부에 상기 각각의 패드와 분리된 등전위의 도전성 장벽층이 형성된다. 상기 도전성 장벽층은 상기 패드와 동일한 층으로 형성한다.
본 발명의 바람직한 제1 실시예에 의하면, 상기 도전성 장벽층은 폐쇄된 루프(closed loop) 형상으로 형성된다.
본 발명의 바람직한 제2 실시예에 의하면, 패드에 연결된 배선과 상기 패드 와 등전위의 도전성 장벽층 간에 누설 전류가 발생하는 것을 방지하기 위하여 상기 도전성 장벽층을 개방된 루프(opened loop) 형상으로 형성한다.
본 발명의 바람직한 제3 실시예에 의하면, 각각의 패드와 연결된 배선의 양측에 상기 각각의 패드와 등전위의 도전성 장벽층으로부터 돌출되도록 도전성 버퍼층(buffer layer)을 형성함으로써, 외부의 습기나 케미컬 등에 의해 상기 도전성 장벽층이 부식되는 것을 방지할 수 있다.
본 발명의 바람직한 제4 실시예에 의하면, 상기 도전성 장벽층을 각각의 패드와 연결된 배선의 양측으로 분리하여 형성함으로써, 집적회로와 전기적으로 연결시키는 것만으로 상기 각각의 패드와 그 주변부의 도전성 장벽층을 등전위로 만들 수 있다.
본 발명의 바람직한 제5 실시예에 의하면, 집적회로와 연결된 각각의 패드들의 사이에 적어도 하나의 접지 라인을 형성함으로써, 집적회로와 연결된 패드와 등전위의 패드에 부식이 발생하는 것을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세하게 설명한다.
도 5는 본 발명에 의한 액정표시장치의 LCD 패널을 도시한 평면도이다.
도 5를 참조하면, 본 발명의 LCD 패널은 제1 기판(200), 상기 제1 기판(200)과 대향되어 부착된 제2 기판(400) 및 상기 제1 기판(200)과 제2 기판(400) 사이에 주입된 액정(도시하지 않음)으로 구성된다.
상기 제1 기판(200)에는 복수개의 게이트 라인과 복수개의 데이터 라인(도시 하지 않음)이 매트릭스 형태로 형성되어 있고 그 교차점에 화소 전극과 박막 트랜지스터(도시하지 않음)가 형성되어 있다.
상기 제2 기판(400)에는 광이 통과하면서 소정 색이 발현되는 RGB 화소로 이루어진 컬러 필터와 투명 공통 전극(도시하지 않음)이 형성되어 있다. 상기 제1 기판(200)과 제2 기판(400)은 서로 대향되고, 이들 사이에 액정이 주입된 다음에 봉입된다. 또한, 상기 액정의 배향 방향에 따라 제1 기판(200)과 제2 기판(402)의 바깥 면에는 외부 빛의 투과 방향을 일정하게 해주는 편광판(도시하지 않음)이 부착된다.
상기 제2 기판(400)은 제1 기판(200)에 비해 면적이 작다. 상기 제2 기판(400)과 제1 기판(200)이 오버랩된 영역이 표시 영역(320)이 되고, 오버랩되지 않은 주변영역이 비표시 영역(325)이 된다.
상기 비표시 영역(325)에는 게이트 구동 집적회로인 제1 COG IC(500)의 일측 단자(즉, 출력 단자)가 제1 기판(200)의 표시 영역(320)으로부터 비표시 영역(325)으로 연장된 게이트 라인들의 단부에 연결된 패드들(이하, 제1 출력 패드라 한다)(268)과 연결되고, 타측 단자(즉, 입력 단자)는 제1 신호 라인들을 통해 연성 인쇄회로(Flexible Printed Circuit; FPC)(도시하지 않음)와 연결된다. 이때, 상기 제1 신호 라인들의 단부에는 제1 입력 패드들(270)이 연결된다.
또한, 데이터 구동 집적회로인 제2 COG IC(450)의 일측 단자(즉, 출력 단자)가 제1 기판(200)의 표시 영역(320)으로부터 비표시 영역(325)으로 연장된 데이터 라인들의 단부에 연결된 패드들(이하, 제2 출력 패드라 한다)(272)과 연결되고, 타 측 단자(즉, 입력 단자)는 제2 신호 라인들을 통해 연성 인쇄회로(FPC)와 연결된다. 이때, 상기 제2 신호 라인들의 단부에는 제2 입력 패드들(274)이 연결된다.
상기 입력 패드들(270, 274)은 연성 인쇄회로에서 발생된 신호를 COG IC(450, 500)들에 전달하고, 상기 출력 패드들(268, 272)은 COG IC(450, 500)에서 발생된 동작 신호를 상기 표시 영역(320)의 화소 어레이로 전달하는 역할을 한다.
통상적으로, 게이트 라인 및 데이터 라인들의 단부에 연결된 복수개의 출력 패드들(268, 272)은 출력 신호수가 많아 그 피치(pitch)가 좁기 때문에 지그재그 형상으로 배열된다. 따라서, 상기 출력 패드들(268, 272)과 연결되는 COG IC(450, 500)의 출력 단자들도 지그재그 형상으로 배치된다. 반면에, 신호 라인들의 단부에 연결된 입력 패드들(270, 274)은 입력 신호수가 적어 그 피치가 출력 패드들(268, 272)에 비해 다소 넓기 때문에 1열로 배열된다. 따라서, 상기 입력 패드들(270, 274)과 연결되는 COG IC(450, 500)의 입력 단자들도 지그재그 형상으로 배치된다.
구동 집적회로의 출력 단자와 연결된 출력 패드들(268, 272)은 인접한 패드 간의 전위차가 적은 반면에 상기 구동 집적 회로의 입력 단자와 연결된 입력 패드들(270, 274)은 인접한 패드 간의 전위차가 크다. 이로 인해, 입력 패드들(270, 274) 중에서 양의 전압이 인가된 패드로부터 음의 전압이 인가된 패드 쪽으로의 전자 이동량이 증가하게 되어, 양의 전압이 인가된 입력 패드가 부식되는 문제가 발생한다. 따라서, 본 출원인은 상기 입력 패드(270, 274)의 주변부에 도전성 장벽층을 형성하여 집적 회로와 패드를 접착시킬 때 입력 패드(270, 274)에 연결된 배선이 부식되는 문제를 방지하고자 한다.
실시예 1
도 6은 본 발명의 제1 실시예에 의한 게이트 구동 집적회로의 게이트 입력 패드부를 나타낸 평면도이고, 도 7은 도 6의 A 부분의 단면도이다.
도 6 및 도 7을 참조하면, 박막 트랜지스터와 화소 전극이 형성되는 제1 기판(200) 상에 복수개의 신호 라인들(224)이 형성된다. 각 신호 라인(224)들은 게이트 절연막(225) 및 보호막(250)으로 덮인다. 상기 보호막(250) 및 게이트 절연막(225)에는 각 신호 라인(224)에 대응하여 복수개의 패드 콘택홀들(260)이 형성된다. 상기 보호막(250) 상에는 패드 콘택홀들(260)을 통해 대응되는 신호 라인(224)의 단부와 연결되는 복수개의 COG IC 입력 패드들(270)이 형성된다.
상기 입력 패드들(270)은 ACF 수지(520)로 도포된다. 상기 ACF 수지(520)는 그 내부에 복수개의 도전볼(530)을 함유한다.
게이트 구동 집적회로인 COG IC(500)의 복수개의 범프들(510)을 대응되는 입력 패드들(270)에 얼라인시키고 압착하면, 범프(510)와 입력 패드(270) 사이에 존재하는 도전볼(530)들이 압착되면서 상기 COG IC(500)와 입력 패드들(270)이 전기적으로 접촉한다.
본 발명의 제1 실시예에 의하면, 상기 COG IC(500)와 연결된 각각의 입력 패드(270)의 주변부에 상기 각각의 입력 패드(270)와 분리되며 COG IC(500)에 의해 입력 패드(270)와 전기적으로 연결됨에 따라 상기 각각의 입력 패드(270)와 등전위를 갖는 도전성 장벽층(275)이 형성된다. 상기 도전성 장벽층(275)은 상기 입력 패드(270)와 동일한 층으로 형성된다. 통상적으로 상기 패드(270)는 화소 전극과 동일한 층으로 형성하기 때문에, 상기 도전성 장벽층(275)은 투과형 액정표시장치의 경우에는 ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)와 같은 투명 도전막으로 이루어지고 반사형 액정표시장치의 경우에는 알루미늄(Al), 알루미늄 합금, 은(Ag) 및 은 합금의 군에서 선택된 어느 하나의 반사성 금속으로 이루어진다.
바람직하게는, 상기 도전성 장벽층(275)은 도 6에 도시한 바와 같이 폐쇄된 루프 형상으로 형성된다. 따라서, COG IC(500)와 입력 패드들(270)을 접착하면, COG IC(500)와 전기적 연결에 의해 각각의 입력 패드(270)의 주위를 둘러싸는 폐쇄된 루프 형상의 도전성 장벽층(275)이 상기 입력 패드(270)와 등전위를 갖게 된다. 그러면, COG IC(500)의 범프(510)와 접하는 패드부에 습기가 케미컬과 같은 오염 물질이 침투할 경우, 해당되는 입력 패드(270)가 등전위의 도전성 장벽층(275)에 의해 상기 오염 물질에 노출되지 않는다. 즉, 상기 도전성 장벽층(275)은 입력 패드(270) 및 상기 입력 패드(270)에 연결된 신호 라인(224)의 부식을 방지하는 역할을 하게 된다.
도 8a 내지 도 8d는 본 발명의 제1 실시예에 의한 액정표시장치의 제조방법을 설명하기 위한 단면도들로서, 하부-게이트(bottom-gate) 구조의 박막 트랜지스터-액정표시장치를 도시한다.
도 8a를 참조하면, 유리 또는 세라믹으로 비전도성 물질로 이루어진 절연 기판(200) 상에 약 500Å의 크롬(Cr) 및 약 2500Å의 알루미늄-내드뮴(Al-Nd)으로 이루어진 제1 금속막을 증착한 후, 사진식각 공정으로 상기 제1 금속막을 패터닝하여 상기 기판(200)의 표시 영역으로부터 비표시 영역으로 제1 방향으로 신장되는 게이 트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기되는 게이트 전극(215) 및 상기 게이트 라인의 단부에 위치한 게이트 단자(도시하지 않음)를 포함하는 게이트 배선을 형성한다. 이와 동시에, 상기 기판(200)의 비표시 영역에 상기 제1 방향으로 신장되는 제1 신호 라인(224)을 형성한다. 상기 제1 신호 라인(224)은 게이트 구동 집적회로인 제1 COG IC(도 5의 참조부호 500)의 입력 단자에 연결되는 배선으로서, 배선 저항을 고려하여 상기 게이트 배선용 금속막으로 형성하는 것이 바람직하다. 마찬가지로, 배선 저항을 고려하여 데이터 구동 집적회로인 제2 COG IC(도 5의 참조부호 450)의 입력 단자에 연결되는 제2 신호 라인(도시하지 않음)도 상기 게이트 배선용 금속막으로 형성하는 것이 바람직하다.
도 8b를 참조하면, 상기 게이트 배선 및 제1 신호 라인(224)이 형성된 기판(200)의 전면에 실리콘 질화물을 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 약 4500Å의 두께로 증착하여 게이트 절연막(225)을 형성한다.
상기 게이트 절연막(225) 상에 액티브층으로서, 예컨대 비정질실리콘막을 플라즈마 화학기상증착 방법에 의해 약 2000Å의 두께로 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n+ 도핑된 비정질실리콘막을 플라즈마 화학기상증착 방법에 의해 약 500Å의 두께로 증착한다. 이때, 상기 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 플라즈마 화학기상증착 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다. 이어서, 사진식각 공정으로 상기 오믹 콘택층 및 액티브층을 차례로 패터 닝하여 게이트 전극(215) 윗부분의 게이트 절연막(225) 상에 비정질실리콘막으로 이루어진 액티브 패턴(230) 및 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택층 패턴(235)을 형성한다.
상기 결과물의 전면에 크롬(Cr), 크롬-알루미늄(Cr-Al) 또는 크롬-알루미늄-크롬(Cr-Al-Cr)과 같은 제2 금속막을 스퍼터링 방법에 의해 약 1500∼4000Å의 두께로 증착한 후, 사진식각 공정으로 상기 제2 금속막을 패터닝하여 기판(200)의 표시 영역으로부터 비표시 영역으로 상기 제1 방향과 직교하는 제2 방향으로 신장되는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기되는 소오스 전극(240) 및 드레인 전극(245), 그리고 상기 데이터 라인의 단부에 위치한 데이터 단자(도시하지 않음)를 포함하는 데이터 배선을 형성한다. 따라서, 상기 게이트 전극(215), 액티브 패턴(230), 오믹 콘택층 패턴(235), 소오스 전극(240) 및 드레인 전극(245)을 포함하는 박막 트랜지스터(300)가 완성된다. 이때, 상기 게이트 라인과 데이터 라인 사이에는 게이트 절연막(225)이 개재되어 게이트 라인이 데이터 라인과 접촉되는 것을 방지한다.
계속해서, 상기 소오스 전극(240)과 드레인 전극(245) 사이의 노출된 오믹 콘택층 패턴(235)을 반응성 이온 식각(reactive ion etching; RIE) 방법에 의해 제거해낸다. 그러면, 상기 소오스/드레인 전극(240, 245) 사이의 노출된 액티브 패턴 영역이 박막 트랜지스터의 채널 영역으로 제공된다.
본 실시예는 두 개의 마스크를 이용하여 액티브 패턴(230)과 데이터 배선을 형성하는 방법을 서술하고 있으나, 본 출원인은 하나의 마스크를 이용하여 액티브 패턴(230), 오믹 콘택층 패턴(235) 및 데이터 배선을 형성함으로써 하부-게이트 구조의 박막 트랜지스터-액정표시장치를 제조하는데 사용되는 마스크의 수를 4매로 줄일 수 있는 방법을 발명하여 대한민국 특허청에 출원번호 1998-049710호로 출원한 바 있다. 4매의 마스크를 사용하는 제조방법을 간단히 설명하면 다음과 같다.
먼저, 상기 게이트 절연막(225) 상에 액티브층 및 오믹 콘택층으로 사용되어질 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 순차적으로 증착한 후, 그 위에 데이터 배선용 제2 금속막을 증착한다. 이어서, 상기 제2 금속막 상에 포토레지스트막을 도포하고 이를 노광 및 현상하여 박막 트랜지스터의 채널부 위에 위치하며 제1 두께를 갖는 제1 부분, 데이터 배선부 위에 위치하며 상기 제1 두께보다 두꺼운 두께를 갖는 제2 부분 및 포토레지스트막이 완전히 제거된 제3 부분을 포함하는 포토레지스트 패턴(도시하지 않음)을 형성한다. 그런 다음, 상기 제3 부분 아래의 제2 금속막, 오믹 콘택층 및 액티브층, 상기 제1 부분 아래의 제2 금속막, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 제2 금속막으로 이루어진 데이터 배선, 상기 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택층 패턴(235) 및 상기 비정질실리콘막으로 이루어진 액티브 패턴(230)을 동시에 형성한다. 이어서, 남아있는 포토레지스트 패턴을 제거하면, 하나의 마스크를 이용하여 액티브 패턴(230), 오믹 콘택층 패턴(235) 및 소오스/드레인 전극(240, 245)을 포함한 데이터 배선이 동시에 형성된다.
도 8c를 참조하면, 상기 박막 트랜지스터(300)가 형성된 기판(200)의 전면에 데이터 배선과 그 위에 형성되어질 화소 전극 사이를 절연시키기 위하여, 예컨대 실리콘 질화물과 같은 무기물이나 아크릴계 수지와 같은 감광성 유기물로 이루어진 보호막(250)을 형성한다. 반사형 또는 반사-투과형 액정표시장치의 경우, 반사율을 향상시키기 위해 상기 보호막(250)을 감광성 유기물로 형성하여 그 표면에 복수개의 그루브(groove)들을 만드는 방법이 주로 사용된다.
이어서, 사진식각 공정 또는 노광/현상 공정을 통해 상기 드레인 전극(245)을 노출시키는 콘택홀(255)을 형성한다. 계속해서, 패드 영역의 게이트 절연막(225)을 건식 식각하여 게이트 단자, 데이터 단자 및 각 신호 라인들의 단부를 각각 노출시키는 패드 콘택홀들(260)을 형성한다.
도 8d를 참조하면, 상기 결과물의 전면에 ITO 또는 IZO와 같은 투명 도전막이나 알루미늄, 알루미늄 합금, 은 또는 은 합금과 같은 반사성 금속막을 증착한 후, 사진식각 공정으로 상기 투명 도전막 또는 반사성 금속막을 패터닝하여 콘택홀(255)을 통해 박막 트랜지스터의 드레인 전극(245)과 전기적으로 연결되는 화소 전극(265)을 형성함과 동시에, 상기 패드 콘택홀들(260) 상에 복수개의 제1 패드 및 제2 패드들을 형성한다. 상기 제1 패드들은 각각의 게이트 단자와 연결되고 게이트 구동 집적회로(제1 COG IC)의 출력 단자와 연결된 제1 출력 패드들(도 5의 참조부호 268)과, 각각의 제1 신호 라인의 단부와 연결되고 제1 COG IC의 입력 단자와 연결된 제1 입력 패드들(270)로 구분된다. 상기 제2 패드들은 각각의 데이터 단자와 연결되고 데이터 구동 집적회로(제2 COG IC)의 출력 단자와 연결된 제2 출력 패드들(도 5의 참조부호 272)과, 각각의 제2 신호 라인의 단부와 연결되고 제2 COG IC의 입력 단자와 연결된 제2 입력 패드들(도 5의 참조부호 274)로 구분된다.
또한, 본 실시예에 의하면, 상기 화소 전극(265) 및 패드들을 형성할 때 게이트 구동 집적회로인 제1 COG IC에 연결되는 제1 입력 패드들(270) 각각의 주변부에 등전위의 제1 도전성 장벽층들(275)을 형성하고, 데이터 구동 집적회로에 연결되는 제2 입력 패드들(274) 각각의 주변부에는 등전위의 제2 도전성 장벽층들(도시하지 않음)을 동시에 형성한다. 바람직하게는, 상기 제1 및 제2 도전성 장벽층들은 폐쇄된 루프 형상으로 형성한다.
이와 같이 화소 전극(265), 패드(270) 및 도전성 장벽층들(275)들이 형성된 결과물의 전면에 제1 배향막(도시하지 않음)을 형성한 다음, 상기 제1 기판(200)에 대향하며 컬러 필터, 공통 전극, 제2 배향막, 위상차판 및 편광판 등을 구비하는 제2 기판(도시하지 않음)을 제1 기판(200) 상에 배치한다.
상기 제1 기판(200)과 제2 기판 사이에 복수개의 스페이서(도시하지 않음)를 개재시킴으로써 제공되는 제1 기판(200)과 제2 기판 사이의 공간에 액정(도시하지 않음)을 주입하여 반사형, 투과형 또는 반사-투과형 액정표시장치를 완성한다.
그런 다음, 상기 제1 기판(200)의 패드들 상에 도전볼을 포함하는 ACF 수지를 위치시키고, COG 방식에 의해 게이트 구동 집적회로 및 데이터 구동 집적회로의 범프를 상기 패드들에 압착 연결함으로써 액정표시장치 모듈을 완성한다.
실시예 2
도 9는 본 발명의 제2 실시예에 의한 게이트 구동 집적회로의 게이트 입력 패드부를 나타낸 평면도이다.
도 9를 참조하면, 각각의 입력 패드(270)에 연결된 신호 라인(224)과 상기 각각의 입력 패드(270)와 등전위의 도전성 장벽층(276) 간에 누설 전류가 발생하는 것을 방지하기 위하여 상기 도전성 장벽층(276)을 개방된 루프 형상으로 형성한다. 그러면, 게이트 구동 집적회로의 범프와 접하는 패드부에 습기나 케미컬과 같은 오염 물질이 침투하더라도 상기 도전성 장벽층(276)에 의해 각각의 입력 패드(270) 및 상기 각각의 입력 패드(270)에 연결된 신호 라인(224)들의 부식을 방지할 수 있다.
실시예 3
도 10은 본 발명의 제3 실시예에 의한 게이트 구동 집적회로의 게이트 입력 패드부를 나타낸 평면도이다.
도 10을 참조하면, 각각의 입력 패드(270)와 연결된 신호 라인(224)의 양측에 상기 각각의 입력 패드(270)와 등전위의 도전성 장벽층(277)으로부터 돌출되도록 도전성 버퍼층(278)을 형성한다. 그러면, 게이트 구동 집적회로의 범프와 접하는 도전성 장벽층(277)에 오염 물질이 침투하더라도, 등전위의 도전성 버퍼층(278)에 의해 상기 도전성 장벽층(277)이 부식되는 것을 방지할 수 있다.
실시예 4
도 11은 본 발명의 제4 실시예에 의한 게이트 구동 집적회로의 게이트 입력 패드부를 나타낸 평면도이다.
도 11을 참조하면, 도전성 장벽층(280)을 각각의 입력 패드(270)와 연결된 신호 라인(224)의 양측으로 분리하여 형성한다. 이 경우, 게이트 구동 집적회로의 와 전기적으로 연결되는 것만으로 각각의 입력 패드(270)와 그 주변부의 도전성 장벽층(280)을 등전위로 만들 수 있으므로, 상기 도전성 장벽층(280)은 입력 패드(270) 및 상기 입력 패드(270)에 연결된 신호 라인(224)의 부식을 방지하는 역할을 충분히 수행할 수 있다.
실시예 5
도 12는 본 발명의 제5 실시예에 의한 게이트 구동 집적회로의 게이트 입력 패드부를 나타낸 평면도이다.
도 12를 참조하면, 상술한 제1 내지 제4 실시예들과 동일하게 COG IC(500)에 연결된 각각의 입력 패드들(270, 290)의 주변부에 등전위의 도전성 장벽층(285, 286)을 형성함으로써, 신호 라인(222, 223)에 연결된 입력 패드(270, 290)과 상기 신호 라인(222, 223)의 양측에 위치한 입력 패드들(291, 292, 294, 295) 간의 전위차를 0V로 만든다. 그리고, COG IC(500)에 연결된 각각의 입력 패드들(270, 290) 사이에 전위차를 감소시키기 위한 신호 라인, 바람직하게는 접지 라인(GND)(298)을 추가한다.
구체적으로, Von의 전압이 가해지는 신호 라인(222)과 연결된 입력 패드(270)의 양측에 위치한 입력 패드들(291, 292)을 등전위의 도전성 장벽층(285)에 의해 연결함으로써, Von 신호 라인(222)에 연결된 입력 패드(270)와 그 양측의 입력 패드들(291, 292) 간의 전위차를 0V로 만든다. 마찬가지로, Voff의 전압이 가해지는 신호 라인(223)과 연결된 입력 패드(290)의 양측에 위치한 입력 패드들(294, 295)을 등전위의 도전성 장벽층(285)에 의해 연결함으로써, Voff 신호 라인(223)에 연결된 입력 패드(290)와 그 양측의 입력 패드들(294, 295) 간의 전위차를 0V로 만든다. 그리고, Von의 입력 패드(270)와 Voff의 입력 패드(290) 사이에 한 개의 접지 라인(298)을 추가한다.
그러면, Von의 값이 15V 이상으로 높아지더라도 COG IC(500)에 연결된 입력 패드(270)와 인접한 입력 패드(291, 292) 간의 전위차는 0V이기 때문에 COG IC(500)에 연결된 입력 패드(270)에 부식이 발생하는 것을 방지할 수 있다. 또한, Von이 +15V이고 Voff가 -7V인 경우, Von의 입력 패드(270)와 Voff의 입력 패드(290) 간의 22V의 전위차가 상기 접지 라인(298)에 의해 각각 15V와 7V로 떨어지므로 COG IC(500)에 연결된 입력 패드(270, 290)의 양측에 위치한 입력 패드들(291, 292, 294, 295)에 부식이 발생할 확률이 감소한다.
이때, COG IC(500)와 연결된 입력 패드(270, 290)에 인가되는 신호 전압이 높아져서 부식이 발생할 가능성이 커질 경우에는, COG IC(500)에 연결된 각각의 입력 패드들(270, 290)의 사이에 여러 개의 접지 라인(298)을 추가하는 것이 바람직하다.
상술한 본 발명의 제5 실시예에 의하면, 집적 회로에 연결된 각각의 패드들의 사이에 적어도 하나의 접지 라인을 추가함으로써, 집적 회로에 연결된 패드와 등전위의 패드에 부식이 발생하는 것을 방지할 수 있다.
상술한 실시예들은 게이트 구동 집적회로의 입력 단자와 연결되는 게이트 입력 패드부를 설명하고 있으나, 데이터 구동 집적회로의 입력 단자와 연결되는 데이터 입력 패드부에도 상술한 실시예들과 마찬가지로 등전위의 도전성 도전층을 형성하는 것이 바람직하다. 또한, 상술한 실시예들은 COG 방식으로 실장된 구동 집적회로에 대해 설명하고 있으나, 상기 COG 방식 이외에 어떠한 방법들도 사용될 수 있음은 명백하다.