KR100943066B1 - 액정표시장치 및 이의 제조방법 - Google Patents

액정표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR100943066B1
KR100943066B1 KR1020030015079A KR20030015079A KR100943066B1 KR 100943066 B1 KR100943066 B1 KR 100943066B1 KR 1020030015079 A KR1020030015079 A KR 1020030015079A KR 20030015079 A KR20030015079 A KR 20030015079A KR 100943066 B1 KR100943066 B1 KR 100943066B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
light shielding
forming
display device
Prior art date
Application number
KR1020030015079A
Other languages
English (en)
Other versions
KR20040080189A (ko
Inventor
홍순광
황한욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030015079A priority Critical patent/KR100943066B1/ko
Publication of KR20040080189A publication Critical patent/KR20040080189A/ko
Application granted granted Critical
Publication of KR100943066B1 publication Critical patent/KR100943066B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 COG 구조의 능동행렬 액정표시장치로서, 일면으로 게이트라인과 데이터라인이 종횡 배열되어 다수의 화소가 정의된 표시영역과, 상기 표시영역 적어도 하나 이상의 가장자리를 따라 정의되는 칩본딩영역을 포함하는 기판과; 상기 게이트라인에 연결되는 게이트전극과, 상기 데이터라인에 연결되는 드레인전극을 포함하여 상기 각 화소에 위치된 박막트랜지스터와; 상기 칩본딩영역에 대응되도록 상기 기판 일면에 증착된 차광패턴과; 상기 차광패턴 상부로 접착된 ACF와; 상기 ACF 상부에 각각 접착되고, 상기 게이트라인 또는 데이터라인 일 끝단을 연결하는 복수개의 드라이버 칩을 포함하는 액정표시장치 및 이의 제조방법을 제공한다.

Description

액정표시장치 및 이의 제조방법{liquid crystal display device and manufacturing method the same}
도 1은 일반적인 액정패널의 평면도
도 2는 도 1의 II-II 선을 따라 절단한 단면도
도 3은 본 발명에 따른 액정패널의 평면도
도 4는 도 3의 IV-IV 선을 따라 절단한 단면도
도 5a 내지 도 5f는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 순서대로 도시한 공정단면도
도 6a 내지 도 6c는 본 발명에 따른 액정표시장치의 본딩영역의 제조공정을 순서대로 도시한 공정단면도
도 7a 내지 도 7e는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 순서대로 도시한 공정단면도
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 한 화소에 대한 단면도

<도면의 주요부분에 대한 부호의 설명>
150 : 드라이버구동회로 152 : 범프
170 : 차광패턴 180 : 절연막
190 : ACF
본 발명은 액정표시장치(Liquid Crystal Display : LCD)에 관한 것으로, 좀더 자세하게는 COG(Chip On Glass) 구조의 액정표시장치에 있어서, 백라이트(backlight)로부터 조사된 빛을 차단하여 드라이버 구동회로를 가리는 차광패턴이 포함된 액정표시장치 및 이의 제조방법에 관한 것이다.
최근 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리하여 표시하는 디스플레이(display) 산업이 급속도로 발전해왔다.
이에 박형화, 경량화, 저소비전력화 등 수요자들의 다양한 요구를 충족시킬 수 있는 액정표시장치(Liquid Crystal Display : LCD)가 개발되었고, 현재 기존의 브라운관(Cathode-Ray Tube : CRT)을 대체하는 차세대 디스플레이 장치로 각광받고 있다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 디스플레이(display)한다.
즉, 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과, 인위적으로 전기장을 인가할 경우 배열방향이 변화되는 분극성질을 가지고 있다.
이에 액정표시장치, 특히 사용자에게 보여지는 컬러화상을 디스플레이하는 액정패널(liquid crystal display panel)은 액정분자에 적절한 전압을 인가함으로서 분자배열을 인위적으로 조절하고, 이를 따라 변화되는 광의 편광특성을 통해 다양한 화상을 표시한다.
도 1은 일반적인 액정표시장치용 액정패널의 평면도로서, 해상도 및 동영상 구현능력이 뛰어나 현재 가장 각광받고 있는 능동행렬(Active Matrix LCD : AM-LCD) 방식을 도시한 도면이다.
액정패널(10)은 대향하는 제 1 및 제 2 기판(1, 2)과, 이들 사이로 종횡하여 각 화소(P)를 정의하는 게이트라인 및 데이터라인(12, 14)과, 이들 게이트라인(12)과 데이터라인(14)의 교차점에 형성된 박막트랜지스터(T)를 포함한다.
또한 각 화소(P)마다 박막트랜지스터(T)와 연결된 화소전극, 그리고 액정을 사이에 두고 상기 화소전극과 대향하는 공통전극을 포함하여 액정캐패시터(Clc)를 이루고, 화소설계에 따른 기생용량을 해결하기 위한 스토리지캐패시터(storage capacitor : Cst)가 이 액정캐패시터(Clc)와 병렬 연결된다.
그리고 액정패널(10) 일 가장자리에는 다수의 게이트라인(12) 일 끝단을 연결하는 게이트드라이버 구동회로(50a)가 위치하며, 이와 인접한 다른 가장자리로는 다수의 데이터라인(14) 일 끝단을 연결하는 데이터드라이버 구동회로(50b)가 위치한다.
이때 게이트드라이버 구동회로(50a)는 박막트랜지스터(T)의 온/오프 신호인 게이트신호를 각 프레임 별 순차적으로 게이트라인(12)에 스캔 인가하고, 데이터드라이버 구동회로(50b)는 액정의 분자배열방향을 결정하는 데이터신호를 각 게이트신호에 동기하여 전(全) 데이터라인(14)으로 인가한다.
따라서 각 박막트랜지스터(T)는 게이트신호에 의해 온/오프 제어되면서 해당 데이터신호를 대응되는 액정캐패시터(Clc)에 전달하는 스위치 역할을 한다.
그리고 비록 도시되지는 않았지만, 이상의 설명에 따른 액정패널(10)에는 자체발광 가능한 요소가 없어 액정패널 배면으로는 빛을 출력하는 백라이트가 별도 구비되고, 액정패널(10) 전면을 향해 백색광을 조사함으로서 충분한 휘도의 컬러화상을 표현할 수 있다.
이때 게이트드라이버 및 데이터드라이버 구동회로(50a, 50b : 이하 드라이버 구동회로라 한다.)는 각각 복수개의 반도체 칩으로 구성될 수 있는데, 특히 도시한 바와 같이 이들이 제 1 기판(1) 상에 본딩(bonding) 장착된 구조를 칩온글래스(Chip On Glass : 이하 COG라 한다.)라 한다.
도 2는 도 1의 II-II 선을 따라 절단한 단면을 도시한 단면도로서, 제 1 기판 상에 장착된 구동회로 드라이버의 장착구조를 도시하고 있다.
이때 구동회로드라이버는 게이트구동회로드라이버 또는 데이터구동회로드라이버중 어느 임의의 하나가 될 수 있고, 이하 대표도면 50을 부여하여 설명한다.
드라이버 구동회로(50)는 선택된 다수의 데이터라인 또는 게이트라인과의 연결단자로서 복수개의 범프(bump : 52)를 가질 수 있고, 비록 도시되지는 않았지만, 외부의 회로와 FCB(Flexible Circuit Board) 등의 케이블을 통해 연결되어 있다.
상기 드라이버 구동회로(50)를 제 1 기판(1)으로 장착하는 과정을 좀더 상세히 설명하면, 먼저 제 1 기판(1)의 일면, 즉 드라이버 구동회로(50)가 장착될 면으로 이방성 도전성 접착필름(Anisotropic Conduction Film : 이하 ACF 라 한다. : 60)을 부착한다.
이는 절연성 접착재 중 도전입자가 분산되어 데이터라인 또는 게이트라인과 드라이버 구동회로를 전기적으로 연결하고, 드라이버 구동회로(50)를 기판에 고정시키는 역할을 한다.
이어 드라이버구동회로(50)를 ACF(60) 상에 정렬시킨 후 가압하여 본딩한다.
다음으로 드라이버구동회로(50)가 본딩된 제 1 기판(1) 이면, 즉 제 1 기판(1) 배면으로 빛을 차단하는 불투명한 재질의 차광성필름(70)을 접착한다.
이 차광성필름(70)은 백라이트로부터 발생된 빛이 드라이버 구동회로(50)에 조사되는 것을 차단하기 위한 것으로, 만일 이와 같은 기능이 없다면 드라이버구동회로(50)에 광전류가 발생하여 신뢰성이 저하된다. 따라서 이 차광성필름(60)의 접착은 절대적으로 요구되는 중요한 공정이다.
이상의 설명에 따른 일반적인 COG 구조의 액정표시장치는 차광성필름(70)을 접착함으로서 백라이트(backlight)로부터 조사된 빛을 차단하여 드라이버 구동회로(50)의 신뢰성을 확보하는데, 이로 인한 몇 가지 문제점을 안고 있다.
먼저 차광성필름(70)을 접착하는 별도의 공정이 요구된다.
따라서 전체적인 액정패널의 제조공정을 증가시키고 작업 수율을 떨어뜨린 다. 이에 상기한 ACF(60) 에 흑색염료를 함유시켜 차광효과를 부여한 제품이 일본 공개특허공보 평7-225391 호에 소개되기도 하였으나, 이는 차광효과가 충분하지 못하다는 문제가 있다.
둘째로, 충분한 차광효과를 얻기 위해서는 차광성필름(70)의 두께가 두꺼워지고, 이로 인해 액정패널 전체적인 두께를 증가시킨다. 이는 결국 액정표시장치 전체적인 사이즈의 증대원인이 되고, 박형화, 경량화라는 소비자의 요구에 위배된다.
셋째로, 차광성필름(70)을 부착함에 있어서 드라이버 구동회로(50)와 정확히 대응되어야 목적하는 차광효과를 얻을 수 있는 바, 정밀한 얼라인(align)공정을 요구한다. 이는 앞서의 제조공정 증가 및 작업수율 저하의 문제점을 또다시 되풀이한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 별도의 추가공정 없이 드라이버 구동회로의 차광을 가능하게 하고, 액정패널 두께 증가를 최소화 할 수 있는 COG 구조의 액정표시장치를 제공하는데 그 목적이 있다.
본 발명은 상기와 같은 목적을 달성하기 위하여, COG 구조의 능동행렬 액정표시장치로서, 일면으로 게이트라인과 데이터라인이 종횡 배열되어 다수의 화소가 정의된 표시영역과, 상기 표시영역 적어도 하나 이상의 가장자리를 따라 정의되는 칩본딩영역을 포함하는 기판과; 상기 게이트라인에 연결되는 게이트전극과, 상기 데이터라인에 연결되는 드레인전극을 포함하여 상기 각 화소에 위치된 박막트랜지스터와; 상기 칩본딩영역에 대응되도록 상기 기판 일면에 증착된 차광패턴과; 상기 차광패턴 상부로 접착된 ACF와; 상기 ACF 상부에 각각 접착되고, 상기 게이트라인 또는 데이터라인 일 끝단을 연결하는 복수개의 드라이버 칩을 포함하는 액정표시장치를 제공한다. 이때 상기 차광패턴은 금속재질인 것을 특징으로 하며, 상기 차광패턴은, 상기 박막트랜지스터의 게이트전극 또는 드레인전극 중 선택된 하나와 동일재질로 동일공정에서 제조되는 것을 특징으로 한다. 또한 상기 기판 일면으로 증착되는 블랙매트릭스를 더욱 포함하고, 상기 차광패턴은, 상기 블랙매트릭스와 동일재질로 동일공정에서 제조되는 것을 특징으로 한다. 또한 상기 블랙매트릭스는 Cr 또는 CrOx 중 선택된 하나의 재질인 것을 특징으로 하며, 상기 블랙매트릭스는 블랙컬러를 갖는 유기물질인 것을 특징으로 한다. 또한 상기 차광패턴과 상기 ACF 사이에 위치되는 절연층을 더욱 포함하는 것을 특징으로 한다. 또한 상기 차광패턴과 연결된 바이어스라인을 더욱 포함하는 것을 특징으로 하며, 상기 바이어스라인은 접지된 것을 특징으로 한다.
또한 본 발명은 표시영역과, 상기 표시영역의 적어도 하나 이상의 가장자리를 따라 형성된 본딩영역으로 구분된 기판을 구비하는 단계와; 상기 표시영역으로 배열되는 게이트라인 및 상기 게이트라인에서 분기된 게이트전극을 형성하고, 상기 본딩영역으로 차광패턴을 형성하는 단계와; 상기 기판 전면으로 절연막을 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공한다. 이때 상기 차광패턴 상부의 절연막 상부로 ACF를 접착하는 단계와; 상기 ACF에 드라이버 구동회로를 접착하는 단계를 더욱 포함하는 것을 특징으로 한다. 또한 상기 차광패턴에 바이어스라인을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다. 또한 상기 바이어스라인은 접지된 것을 특징으로 한다.
또한 본 발명은 표시영역과, 상기 표시영역의 적어도 하나 이상의 가장자리를 따라 형성된 본딩영역으로 구분된 기판을 구비하는 단계와; 상기 표시영역으로 배열되는 게이트라인 및 상기 게이트라인에서 분기된 게이트전극을 형성하는 단계와; 상기 게이트라인 및 게이트전극 상부로 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부로 반도체층을 형성하는 단계와; 상기 반도체층 상부로 소스전극과, 드레인전극을 형성하고, 상기 본딩영역으로 차광패턴을 형성하는 단계와; 상기 소스 및 드레인전극과, 상기 차광패턴 상부로 절연막을 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공한다. 이때 상기 차광패턴 상부의 절연막 상에 ACF를 접착하는 단계와; 상기 ACF에 드라이버 구동회로를 접착하는 단계를 더욱 포함하는 것을 특징으로 한다. 또한 상기 차광패턴에 바이어스라인을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다. 또한 상기 바이어스라인은 접지된 것을 특징으로 한다.
또한 본 발명은 표시영역과, 상기 표시영역의 적어도 하나 이상의 가장자리를 따라 형성된 본딩영역으로 구분된 기판을 구비하는 단계와; 상기 기판 상부로 블랙매트릭스와, 상기 본딩영역에 위치되는 차광패턴을 형성하는 단계와; 상기 블 랙매트릭스와 차광패턴이 형성된 기판 상부로 박막트랜지스터를 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공한다.
이때 상기 블랙매트릭스 및 차광패턴은 Cr 또는 CrOx 중 선택된 하나의 재질이고, 상기 블랙매트릭스 및 차광패턴을 형성하는 단계와 상기 박막트랜지스터를 형성하는 단계 사이에, 상기 블랙매트릭스 및 차광패턴 상부로 절연막을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
이때 상기 차광패턴 또는 상기 차광패턴 상부의 절연막 상에 ACF를 접착하는 단계와; 상기 ACF에 드라이버 구동회로를 접착하는 단계를 더욱 포함하는 것을 특징으로 하며, 상기 차광패턴에 바이어스라인을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다. 또한 상기 바이어스라인은 접지된 것을 특징으로 하는 바, 이하 첨부된 도면을 참조하여 본 발명의 올바른 실시예를 설명한다.
이때 본 발명에 따른 액정표시장치는 몇 가지 실시예로 구분 가능한데, 먼저 공통된 부분에 대한 설명을 선행한다.
도 3은 본 발명에 따른 액정패널(100)의 평면도로서, 대향하는 제 1 및 제 2 기판(101, 102)과, 이들 사이로 종횡 배열되어 각 화소(P)를 정의하는 게이트라인 및 데이터라인(112, 114)과, 이들 게이트라인(112)과 데이터라인(114)의 교차점에 형성된 박막트랜지스터(T)를 포함한다. 또한 각 화소(P)마다 박막트랜지스터(T)와 연결된 화소전극, 그리고 액정을 사이에 두고 상기 화소전극과 대향하는 공통전극을 포함하여 액정캐패시터(Clc)를 이루고, 화소설계에 따른 기생용량을 해결하기 위해 각 액정캐패시터(Clc)와 병렬 연결되는 스토리지캐패시터(Cst)를 포함한다.
그리고 제 1 기판(1) 일 가장자리에는 다수의 게이트라인(112) 일 끝단을 연결하는 게이트드라이버 구동회로(150a)가 반도체 칩으로 이루어져 본딩되어 있고, 이와 인접한 다른 가장자리로는 다수의 데이터라인(114) 일 끝단을 연결하는 데이터드라이버 구동회로(150b)가 반도체 칩의 형태로 본딩되어 COG 구조를 이루고 있다.
이때 다수의 화소(P)가 존재되어 화상표시능력이 있는 L1 부분을 표시영역이라 하고, 이의 인접한 두 가장자리를 따라 각각 데이터 및 게이트 드라이버 구동회로(150a, 150b : 이하 드라이버 구동회로라 한다.)가 위치되는 L2 부분을 본딩 영역이라 구분한다.
이는 이하에도 동일하게 적용된다.
그리고 액정패널(100) 배면으로는 빛을 출력하는 백라이트(미도시)가 구비되어 액정패널(100) 전면을 향해 백색광을 조사한다.
또한 도 4는 도 3의 데이터구동회로드라이버 또는 게이트구동회로 중 임의의 어느 하나를 지나는 IV-IV 선을 따라 절단한 단면을 도시한 단면도로서, 이하 대표도면 150을 부여하여 설명한다.
드라이버 구동회로(150)는 선택된 다수의 데이터라인 또는 게이트라인과의 연결단자로서 복수개의 범프(152)를 가질 수 있고, 비록 도시되지는 않았지만, 외부의 회로와 FCB 등의 케이블을 통해 연결된다.
이때 제 1 기판(101) 및 드라이버구동회로(150)의 본딩 구조를 보면, 제 1 기판(101) 상에는 불투명한 차광패턴(170)이 형성되어 있고, 그 상부로는 절연막(180)이 증착될 수 있으며, 그 상부로는 ACF(190)가 접착되어 있다. 그리고 이 ACF(190) 상에 드라이버구동회로(150)가 본딩된다.
이때 일반적인 경우와 달리 제 1 기판(101) 배면으로 별도의 차광성필름(도 2의 70참조)이 존재하지 않는데, 이는 상기 차광패턴(170)을 통해 백라이트로부터 조사되는 빛을 차단할 수 있기 때문이다.
이때 차광패턴(170)은 금속 또는 유기물질일 수 있는데, 특히 금속물질이 사용될 경우 도시한 바와 같이 그 상부로 절연막(180)이 형성되는 것이 바람직하고, 유기물질일 경우에는 이 절연막(180)은 생략될 수 있다. 이는 금속의 차광패턴(170)과 드라이버구동회로(150)와의 전기적 간섭을 방지하기 위한 것이다.
또한 상기 차광패턴(170)이 금속재질일 경우에는 이와 연결된 바이어스 라인(172)을 포함하는 것이 유리한데, 이는 접지상태일 수 있다.
이러한 구성을 갖는 본 발명에 따른 액정패널의 제조방법은 몇 가지 실시예로 구분될 수 있는데, 이하 각각의 경우를 구분하여 설명한다.
제 1 실시예
본 발명의 제 1 실시예에 있어서, 앞서의 차광패턴(도 4의 170)은 박막트랜지스터 제조공정에서 형성될 수 있고, 이 경우 금속으로 이루어지며, 그 상부로 절연막(도 4의 180)이 형성된다.
이하 도 3을 통해 설명한 하나의 화소(P)에 대한 단면을 공정순서에 따라 도시한 도 5a 내지 도 5f와, 본딩영역에 대한 단면을 공정순서에 따라 도시한 도 6a 내지 도 6c를 참조하여 설명한다.
먼저 도 5a 및 도 6a 와 같이 제 1 기판(101) 상으로 제 1 금속물질 박막을 증착한 후 패터닝하여 게이트전극(202), 그리고 본 발명에 따른 차광패턴(170)을 형성한다.
이때 제 1 금속물질은 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 텅스텐(W), 크롬(Cr)과 같은 다양한 도전성 금속을 사용하는 것이 바람직하며, 목적에 따라 두 가지 이상의 금속물질을 적층하여 이중층의 구조를 가질 수 있다.
이어 도 5b 및 도 6b와 같이 게이트전극(202) 상부로 기판 전면에 걸쳐 게이트절연막(204)을 형성하고, 이 게이트절연막(204)은 비록 구분을 위해 서로 다른 도면부호를 부여하였지만 차광패턴(170)을 덮는 절연막(180)을 이룰 수 있다.
이 게이트절연막(204) 및 절연막(180)은 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 유기절연 물질 그룹 중 선택된 하나를 사용하는 것이 바람직하다.
다음부터는 표시영역에 한정된 설명으로서, 본딩영역은 도 6b와 같은 상태를 유지한다.
이어서 도 5c 와 같이 게이트절연막(204) 상에 게이트전극(202)을 덮는 섬 모양의 반도체층(206)을 형성하고, 그 상부로 가운데의 채널영역(A)을 정의하도록 불순물이 도핑된 소스 및 드레인영역(208, 210)의 오믹콘택층을 형성한다.
그리고 도 5d와 같이 소스 및 드레인영역(208, 210)의 오믹콘택층 상부로 제 2 금속물질박막을 증착한 후, 이를 패터닝하여 서로 이격된 소스전극 및 드레인전극(212, 214)을 형성하는데, 이 제 2 금속물질은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 중 선택된 하나의 도전성금속물질이 사용될 수 있다.
다음으로 도 5e와 같이 상기 드레인전극(214) 일부를 드러내는 제 1 콘택홀(218)을 갖는 보호막(216)을 형성한다.
이 보호막(216)의 재질은 벤조사이클로부텐(BCB)과, 아크릴(acryl)계 수지(resin)를 포함한 투명한 유기절연물질 그룹 중 선택된 하나이거나 또는 질화 실리콘(SiNX)과, 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나일 수 있다.
이어 도 5f와 같이 제 1 기판(101) 상으로 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 중 선택된 하나를 증착한 후 패터닝하여 상기 제 1 콘택홀(218)을 통해 드레인전극(214)과 연결되는 화소전극(220)을 형성한다.
그리고 별도의 공정에서 제조된 제 2 기판(102)을 덮은 후 그 사이로 액정(240)을 주입하여 액정패널을 완성한다.
이때 제 2 기판(102) 배면으로는 화소전극 이외의 부분을 가리는 블랙매트릭스(250)와, 각 화소에 대응되도록 반복 배열되는 적, 녹, 청 컬러의 서브컬러필터로 이루어진 컬러필터층(252)과, 액정(240)을 사이에 두고 화소전극(220)과 대면하는 공통전극(254)을 포함할 수 있다.
한편, 이때 본딩 영역에는 도 6b와 같이 제 1 기판(1) 그리고 그 상부로 게 이트전극(202)과 동일재질로 형성되는 차광패턴(170)과, 상기 차광패턴(170) 상부로 게이트절연막(204)과 동일재질로 형성된 절연막(180)이 위치하고 있다.
이어 상기한 액정패널 제조공정이 완료되면 비로소 도 6c와 같이 절연막(180) 상으로 ACF(190)를 접착시킨 후 드라이버구동회로(150)를 본딩한다.
한편, 이상의 설명에서 차광패턴(170)이 게이트전극(202)과 동일한 재질로 이루어질 경우 그 상부로 게이트절연막(204)과 동일한 재질의 절연막(180)이 형성되는데, 비록 별도의 도면으로 제시하지는 않았지만, 도 5e의 보호막(216) 형성과정에서 상기 절연막(180) 상으로 또 다시 상기 보호막(216)을 덮음으로서 차광패턴(170) 상부로 2 중 구조의 절연막(180)을 형성할 수도 있다.
그리고 게이트절연막(204)을 형성할 때 본 발명에 따른 차광패턴(170)을 덮는 절연막(180)을 형성하지 않고, 대신 보호막(216)으로 차광패턴(170)을 덮어 동일한 기능의 절연막(180)을 형성할 수도 있을 것이다.
이상의 설명에서는 차광패턴(170)을 게이트전극(202)과 동일공정에서 동일재질로, 그리고 절연막(180)은 게이트절연막(204) 및/또는 보호막(216)과 동일공정에서 동일재질로 구현하였다.
그러나 이는 얼마든지 변형이 가능한데, 도 5d에서 설명한 소스 및 드레인전극(212, 214)의 형성공정에서 이와 동일재질로 도 6a 와 같이 차광패턴(170)을 형성하고, 도 5e의 보호막(216) 형성과정에서 동일재질로 도 6b와 같이 절연막(180)을 형성하는 것도 가능하다.
제 2 실시예
이상의 설명은 소위 역스태거드(inverted staggered) 방식의 박막트랜지스터를 일례로 설명하였으나, 본 발명에 따른 액정표시장치는 코플라나(coplanar) 구조의 박막트랜지스터를 포함하는 경우에도 적용 가능하다.
먼저 코플라나 구조의 박막트랜지스터에 대하여 첨부된 도 7e를 참조하여 간단히 설명하면, 제 1 기판(101)과, 그 상부로 증착된 완충막(262)과, 상기 완충막(262) 상부로 섬 모양으로 형성된 반도체막(206a)을 포함한다.
이때 반도체막(206a)은 후술하는 소스 및 드레인전극(212, 214)과 각각 접촉되는 부분으로서 불순물이 도핑되어 소스 및 드레인영역(208, 210)을 형성하고 있고, 그 사이로는 순수반도체의 채널영역(A)이 정의되어 있다. 그리고 이 채널영역(A) 상에 차례로 형성된 게이트절연막(202) 및 게이트전극(202)을 포함하며, 이들의 상부로는 소스 및 드레인영역(208, 210)을 드러내는 제 2 및 제 3 콘택홀(272, 274)을 갖는 층간절연막(264)이 형성되어 있다.
또한 이 층간절연막(264) 상에는 각각 제 2 및 제 3 콘택홀(272, 274)을 통해 소스 및 드레인영역(208, 210)에 각각 접촉되는 소스 및 드레인전극(212, 214)이 형성되어 있고, 그 상부로는 드레인전극(214) 일부를 드러내는 제 4 콘택홀(276)이 형성된 보호막(216)이 덮여 있다.
그리고 보호막(216) 상으로는 제 4 콘택홀(276)을 통해 드레인전극(214)과 연결되는 화소전극(220)이 형성되어 있다.
도 7a 내지 도 7e는 각각 상기한 코플라나 구조의 박막트랜지스터를 포함하 는 화소의 제조공정을 순서대로 도시한 공정단면도로서, 앞서의 본딩영역에 대한 단면을 공정순서에 따라 도시한 도 6a 내지 도 6c를 함께 참조하여 설명한다.
먼저 도 7a와 같이 제 1 기판(101)의 상부로 완충막(262)을 형성한다. 이는 제 1 기판(101)으로부터의 불순물 침투를 막는다.
그리고 완충막(262) 상부로 실리콘막을 증착하고 패터닝하여 아일랜드(island) 형상의 반도체막(206)을 형성한 후, 각각 소스 및 드레인전극과 연결되는 부분으로 불순물을 도핑하여 소스 및 드레인 영역(208, 210)을 형성한다. 이를 통해 소스 및 드레인영역(208, 210) 사이로 전하 또는 정공의 이동통로인 채널영역(A)이 정의된다.
상기한 과정동안은 도핑영역으로는 아무런 요소가 형성되지 않는데, 이어 도 7b와 같이 반도체막(206) 상부로 채널영역(A)에 대응되는 게이트절연막(204) 그리고 게이트전극(202)을 차례로 형성한다.
이때 도핑영역에는 도 6b와 같이 제 1 기판(101) 상에 게이트전극(202)과 동일재질로 동일공정에서 구현되는 차광패턴(170)이 형성될 수 있다.
그리고 도 7c와 같이 제 1 기판(101) 전면에 걸쳐 각각 소스영역(208)과 드레인영역(210)을 드러내는 제 2 및 제 3 콘택홀(272, 274)을 가지는 층간절연막(264)을 형성하는데, 이때 이 층간절연막(264)은 도핑영역 까지 연장되어 도 6b와 같이 차광패턴(170)을 덮는 절연막(180)을 형성하게 된다.
이를 통해 차광패턴(170) 및 그 상부의 절연막(180)이 완성되고, 이하의 설명은 표시영역에만 한정되는 내용이다.
이어 제 4 금속물질 박막을 증착한 후 패터닝하여 각각 제 2 콘택홀(272)을 통해 소스영역(208)과 연결되는 소스전극(212), 그리고 제 3 콘택홀(274)을 통해 드레인영역(210)과 연결되는 드레인전극(214)을 형성한다. 그리고 이들 소스 및 드레인전극(212, 214) 상부로 상기 드레인전극(214)의 일부를 드러내는 제 4 콘택홀(276)을 갖는 보호막(216)을 형성한다.
이후 도 7d와 같이 투명한 도전성의 제 3 금속물질박막을 증착한 후 이를 패터닝하여 화소전극(220)을 형성한다.
상기한 과정을 통해 제 1 기판(101)에 대한 공정은 완료되고, 이어서 도 7e와 같이 제 2 기판(102)을 덮은 후, 그 사이로 액정(240)을 주입하여 액정패널을 완성한다. 이때 제 2 기판(102) 배면으로는 블랙매트릭스(250)와, 컬러필터층(252)과, 공통전극(254)이 형성되어 있다.
이러한 과정에서 도 6c와 같이 절연막(180) 상으로 ACF(190)를 접착시킨 후 드라이버구동회로(150)를 본딩한다.
이때 별도의 도면을 제시하지는 않았지만, 앞서의 제 1 실시예와 마찬가지로 차광패턴(170)은 도 7c의 소스 및 드레인전극(212, 214) 형성공정에서 동일재질로 구현될 수도 있고, 절연막(180)은 보호막(216)과 동일한 공정에서 동일재질로 구현될 수 있음은 물론이다.
제 3 실시예
앞서의 제 1 및 제 2 실시예는 박막트랜지스터의 제조공정에서 차광패턴(170) 및 절연막(180)이 형성되었지만, 제 3 실시예에서는 이와 다른 공정에서 차광패턴 및 절연막이 형성되는 것을 특징으로 한다.
즉, 도 8은 본 발명의 제 3 실시예에 따른 액정표시장치의 한 화소에 대한 단면으로서, 제 1 기판(101)과, 제 1 기판(101) 상부로 형성된 블랙매트릭스(250)와, 이 블랙매트릭스(250) 상에 형성된 게이트전극(202)과, 이의 상부로 전면증착된 게이트절연막(204), 그리고 이 게이트절연막(204)의 상부로 게이트전극(202)을 덮는 섬모양의 반도체층(206)과, 상기 반도체층(206) 상부로 채널영역(A)을 사이에 두고 서로 이격 형성된 소스 및 드레인 영역(208, 210)의 오믹콘택층과, 상기 소스영역(208)에 접하는 소스전극(212) 그리고 드레인영역(210)에 접하는 드레인전극(214)을 포함한다.
또한 이들 소스전극 및 드레인전극(212, 214) 상부로는 드레인전극(214)의 일부를 드러내는 제 5 콘택홀(278)을 가지는 보호막(216)이 형성되어 있고, 그 상부로는 제 5 콘택홀(287)을 통해 드레인전극(214)과 연결되는 화소전극(220)이 위치하고 있다,
또한 액정(240)을 사이에 두고 상기한 제 1 기판(101)과 대향하는 제 2 기판(102)이 대면되고, 상기 제 2 기판 배면에는 컬러필터층(252)과 공통전극(254)이 포함된다.
이는 앞서의 제 1 실시예와 비교할 경우 블랙매트릭스(250)가 제 1 기판(101)에 형성된 것이 상이하고, 그 외의 부분은 실질적으로 동일하다 할 수 있다.
이러한 구조를 BOA(Blackmatrix On Array) 구조라 하는데, 이 경우 본딩영역의 차광패턴은 블랙매트릭스와 동일공정에서 동일재질로 이루어질 수 있다.(도 6c 참조)
이때 특히 블랙매트릭스(250)가 금속재질일 경우에는 차광패턴(170)을 덮는 절연막(180)이 필요하고, 이는 게이트절연막(204) 또는 보호막(216)의 형성공적에서 적절히 완성될 수 있다.
그러나 이와 달리 유기물질의 블랙매트릭스(250)가 사용될 경우에는 별도의 절연막(180)을 생략하고, 상기 차광패턴(170) 상에 바로 ACF(180)를 접착할 수 있다.
본 발명은 별도의 추가공정 없이 액정패널의 제조공정에서 제조된 차광패턴 및 절연막을 포함하는 액정표시장치 및 이의 제조방법을 제공한다.
이를 통해 공정의 단순화는 물론 작업수율을 향상시킬 수 있는 잇점이 있다. 특히 본 발명에 따른 차광패턴은 금속을 사용함에 따라 얇은 두께로 형성하는 것이 가능하며, 이를 통해 액정패널 두께 증가를 최소화 할 수 있는 것을 특징으로 한다.

Claims (22)

  1. COG 구조의 능동행렬 액정표시장치로서,
    일면으로 게이트라인과 데이터라인이 종횡 배열되어 다수의 화소가 정의된 표시영역과, 상기 표시영역 적어도 하나 이상의 가장자리를 따라 정의되는 칩본딩영역을 포함하는 기판과;
    상기 게이트라인에 연결되는 게이트전극과, 상기 데이터라인에 연결되는 드레인전극을 포함하여 상기 각 화소에 위치된 박막트랜지스터와;
    상기 칩본딩영역에 대응되도록 상기 기판 일면에 증착된 차광패턴과;
    상기 차광패턴 상부로 접착된 ACF와;
    상기 ACF 상부에 각각 접착되고, 상기 게이트라인 또는 데이터라인 일 끝단을 연결하는 복수개의 드라이버 칩
    을 포함하며, 상기 기판 일면으로 증착되는 블랙매트릭스를 더욱 포함하고, 상기 차광패턴은, 상기 블랙매트릭스와 동일재질로 동일공정에서 제조되는 액정표시장치
  2. 청구항 1에 있어서,
    상기 차광패턴은 금속재질인 액정표시장치
  3. 청구항 2에 있어서,
    상기 차광패턴은,
    상기 박막트랜지스터의 게이트전극 또는 드레인전극 중 선택된 하나와 동일재질로 동일공정에서 제조되는 액정표시장치
  4. 삭제
  5. 청구항 1에 있어서,
    상기 블랙매트릭스는 Cr 또는 CrOx 중 선택된 하나의 재질인 액정표시장치
  6. 청구항 1에 있어서,
    상기 블랙매트릭스는 블랙컬러를 갖는 유기물질인 액정표시장치
  7. 청구항 2 또는 5 항 중 선택된 하나의 항에 있어서,
    상기 차광패턴과 상기 ACF 사이에 위치되는 절연층
    을 더욱 포함하는 액정표시장치
  8. 청구항 2 또는 5 항 중 선택된 하나의 항에 있어서,
    상기 차광패턴과 연결된 바이어스라인
    을 더욱 포함하는 액정표시장치
  9. 청구항 8에 있어서,
    상기 바이어스라인은 접지된 액정표시장치
  10. 표시영역과, 상기 표시영역의 적어도 하나 이상의 가장자리를 따라 형성된 본딩영역으로 구분된 기판을 구비하는 단계와;
    상기 표시영역으로 배열되는 게이트라인 및 상기 게이트라인에서 분기된 게이트전극을 형성하고, 상기 본딩영역으로 차광패턴을 형성하는 단계와;
    상기 기판 전면으로 절연막을 형성하는 단계
    를 포함하며, 상기 차광패턴에 바이어스라인을 형성하는 단계를 더욱 포함하는 액정표시장치 제조방법
  11. 청구항 10에 있어서,
    상기 차광패턴 상부의 절연막 상부로 ACF를 접착하는 단계와;
    상기 ACF에 드라이버 구동회로를 접착하는 단계
    를 더욱 포함하는 액정표시장치 제조방법
  12. 삭제
  13. 청구항 10에 있어서,
    상기 바이어스라인은 접지된 액정표시장치 제조방법
  14. 표시영역과, 상기 표시영역의 적어도 하나 이상의 가장자리를 따라 형성된 본딩영역으로 구분된 기판을 구비하는 단계와;
    상기 표시영역으로 배열되는 게이트라인 및 상기 게이트라인에서 분기된 게이트전극을 형성하는 단계와;
    상기 게이트라인 및 게이트전극 상부로 게이트절연막을 형성하는 단계와;
    상기 게이트절연막 상부로 반도체층을 형성하는 단계와;
    상기 반도체층 상부로 소스전극과, 드레인전극을 형성하고, 상기 본딩영역으로 차광패턴을 형성하는 단계와;
    상기 소스 및 드레인전극과, 상기 차광패턴 상부로 절연막을 형성하는 단계
    를 포함하며, 상기 차광패턴에 바이어스라인을 형성하는 단계를 더욱 포함하는 액정표시장치 제조방법
  15. 청구항 14에 있어서,
    상기 차광패턴 상부의 절연막 상에 ACF를 접착하는 단계와;
    상기 ACF에 드라이버 구동회로를 접착하는 단계
    를 더욱 포함하는 액정표시장치 제조방법
  16. 삭제
  17. 청구항 14에 있어서,
    상기 바이어스라인은 접지된 액정표시장치 제조방법
  18. 표시영역과, 상기 표시영역의 적어도 하나 이상의 가장자리를 따라 형성된 본딩영역으로 구분된 기판을 구비하는 단계와;
    상기 기판 상부로 블랙매트릭스와, 상기 본딩영역에 위치되는 차광패턴을 형성하는 단계와;
    상기 블랙매트릭스와 차광패턴이 형성된 기판 상부로 박막트랜지스터를 형성하는 단계
    를 포함하는 액정표시장치 제조방법
  19. 청구항 18에 있어서,
    상기 블랙매트릭스 및 차광패턴은 Cr 또는 CrOx 중 선택된 하나의 재질이고,
    상기 블랙매트릭스 및 차광패턴을 형성하는 단계와 상기 박막트랜지스터를 형성하는 단계 사이에, 상기 블랙매트릭스 및 차광패턴 상부로 절연막을 형성하는 단계
    를 더욱 포함하는 액정표시장치 제조방법
  20. 청구항 19에 있어서,
    상기 차광패턴 또는 상기 차광패턴 상부의 절연막 상에 ACF를 접착하는 단계와;
    상기 ACF에 드라이버 구동회로를 접착하는 단계
    를 더욱 포함하는 액정표시장치 제조방법
  21. 청구항 18에 있어서,
    상기 차광패턴에 바이어스라인을 형성하는 단계
    를 더욱 포함하는 액정표시장치 제조방법
  22. 청구항 21에 있어서,
    상기 바이어스라인은 접지된 액정표시장치 제조방법
KR1020030015079A 2003-03-11 2003-03-11 액정표시장치 및 이의 제조방법 KR100943066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030015079A KR100943066B1 (ko) 2003-03-11 2003-03-11 액정표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030015079A KR100943066B1 (ko) 2003-03-11 2003-03-11 액정표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20040080189A KR20040080189A (ko) 2004-09-18
KR100943066B1 true KR100943066B1 (ko) 2010-02-18

Family

ID=37364935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015079A KR100943066B1 (ko) 2003-03-11 2003-03-11 액정표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100943066B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281529U (ko) * 1988-12-12 1990-06-22
JPH10214046A (ja) 1997-01-30 1998-08-11 Fuji Electric Co Ltd チップオンガラスモジュール
JP2000267080A (ja) * 1999-03-19 2000-09-29 Seiko Epson Corp 電気光学装置
JP2000294894A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281529U (ko) * 1988-12-12 1990-06-22
JPH10214046A (ja) 1997-01-30 1998-08-11 Fuji Electric Co Ltd チップオンガラスモジュール
JP2000294894A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP2000267080A (ja) * 1999-03-19 2000-09-29 Seiko Epson Corp 電気光学装置

Also Published As

Publication number Publication date
KR20040080189A (ko) 2004-09-18

Similar Documents

Publication Publication Date Title
KR100736114B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US8410484B2 (en) Flat display device with a dummy pixel integrally formed in a peripheral region
US7636145B2 (en) Display apparatus and method of manufacturing the same
US6825891B2 (en) Electro-optical device having storage capacitor laminated between data line and pixel electrode
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101279119B1 (ko) 액정표시장치
KR101267065B1 (ko) 액정표시장치 및 그 제조방법
CN101013707A (zh) 显示器件
US6917394B2 (en) Array substrate and method thereof for liquid crystal display device
KR20030016534A (ko) 액정 표시 장치
EP1605511A2 (en) Liquid crystal display with wide viewing angle
US9798206B2 (en) Liquid crystal display apparatus
KR100474003B1 (ko) 액정표시장치
US7336333B2 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
KR100839149B1 (ko) 액정표시장치 및 그 제조방법
KR100672626B1 (ko) 액정패널 및 그 제조방법
KR100943066B1 (ko) 액정표시장치 및 이의 제조방법
US20100201608A1 (en) Display device and manufacturing method thereof
US7456916B2 (en) Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions
JP3113480B2 (ja) 液晶表示装置
KR101023284B1 (ko) 액정 표시 장치 및 그 제조 방법
US20240219785A1 (en) Display Device
KR101476852B1 (ko) 액정표시장치
US20220199755A1 (en) Transparent display device
KR100710151B1 (ko) Ｔｆｔ 액정패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 10