KR101267065B1

KR101267065B1 - 액정표시장치 및 그 제조방법

Info

Publication number: KR101267065B1
Application number: KR1020060006889A
Authority: KR
Inventors: 신동욱; 이선용; 이세응
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-01-23
Filing date: 2006-01-23
Publication date: 2013-05-23
Also published as: KR20070077349A

Abstract

본 발명은 정전기를 방지함과 동시에 투과율을 향상시키고 비용을 절감할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

본 발명에 따른 액정표시장치 도전성 블랙 매트릭스가 형성된 상부 어레이 기판과; 상기 상부 어레이 기판과 합착되며 정전기 배출라인이 형성된 하부 어레이 기판과; 상기 상부 어레이 기판과 하부 어레이 기판을 합착시키며 상기 도전성 블랙 매트릭스와 상기 정전기 배출라인을 전기적으로 연결시키는 도전성 실런트를 구비한다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device And Method for Fabricating Thereof}

도 1는 종래 IPS 액정표시패널을 나타내는 단면도.

도 2는 투명전극패턴 및 케이트 탑을 이용한 정전기 배출구조를 나타내는 도면.

도 3은 도전성 편광판 및 케이트 탑을 이용한 정전기 배출구조를 나타내는 도면.

도 4는 하부 어레이 기판의 배면에 형성된 도전성 편광판의 구조를 구체적으로 나타내는 도면.

도 5는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 나타내는 평면도.

도 6은 도 5의 Ⅰ-Ⅰ'선을 절취한 면을 나타내는 단면도.

도 7a 내지 도 7d는 하부 어레이 기판의 제조공정을 순차적으로 나타내는 공정도.

<도면의 주요 부분에 대한 부호의 설명>

2,102:상부기판 4,104:블랙 매트릭스

3 : 투명전극 패턴 52 : 편광판

53 : 도전성 편광판 54 : 케이스 탑

18,118:공통전극 32,132:하부기판

6,106:컬러필터 7,107:평탄화층

13,113:스페이서 70,170 : 상부 어레이 기판

80,180 : 하부 어레이 기판 218 : 도전성 실런트

240 : 정전기 배출라인 220 : 데이터 드라인브 집적회로

230 : 게이트 드라이브 집적회로

235 : FPC 250 : PCB

219 : 투명도전패턴 237 : FPC 더미 패드

본 발명은 액정표시패널에 관한 것으로, 특히 정전기를 방지함과 동시에 투과율을 향상시키고 비용을 절감할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.

통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로들을 포함하게 된다.

이러한 액정표시장치는 액정을 구동시키는 전계방향에 따라 수직방향 전계를 용하는 TN(Twisted Nematic)모드와 IPS(In plan Switch)모드로 대별된다.

TN모드는 상부기판에 대항하게 배치된 화소전극과 공통전극간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면에 시야각이 접은 단점을 가진다. IPS모드는 하부기판상에 나란하게 배치된 화소전극, 공통전극간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점이 있는 반면에 개구율이 작은 단점이 있다.

도 1은 종래 IPS모드의 액정표시패널을 나타내는 단면도이다.

도 1을 참조하면, IPS모드의 액정표시패널(90)은 상부기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4), 컬러필터(6), 평탄화층(7), 스페이서(13), 상부 배향막(8)으로 구성되는 상부 어레이 기판(또는 컬러필터 어레이 기판)(70)과, 하부기판(32)상에 형성된 박막 트랜지스터(이하"TFT" 라고 한다)(15), 공통전극(18), 화소전극(16) 및 하부 배향막(38)으로 구성되는 하부 어레이 기판(또는 박막 트랜지스터 어레이 기판)(80)과, 상부 어레이 기판(70) 및 하부 어레이 기판(80) 사이의 내부공간에 주입되는 액정(51)을 구비한다.

상부 어레이 기판(70)에 있어서, 블랙 매트릭스(4)는 하부기판(2)의 TFT(15) 영역과 도시하지 않은 게이트라인들 및 데이터라인들 영역과 중첩되게 형성되며 컬 러필터(6)가 형성될 셀영역을 구획한다. 블랙 매트릭스(4)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(6)는 상기 블랙 매트릭스(4)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(6)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 평탄화층(7)은 컬러필터(6)를 덮도록 형성되어 상부기판(2)을 평탄화한다. 스페이서(13)는 상부기판(2)과 하부기판(32)사이에 셀 갭을 유지하는 역할을 한다.

하부 어레이 기판(80)에 있어서, TFT(15)는 게이트라인(도시하지 않음)과 함께 하부기판(32)위에 형성되는 게이트전극(9)과, 이 게이트전극(9)과 게이트 절연막(44)을 사이에 두고 중첩되는 반도체층(14,47)과, 반도체층(14,47)을 사이에 두고 데이터라인(도시하지 않음)과 함께 형성되는 소스/드레인전극(40,42)을 구비한다. 이러한 TFT(15)는 게이트라인으로 부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극(16)에 공급한다. 화소전극(16)은 광투과율이 높은 투명전도성 물질로 보호막(50)을 사이에 두고 TFT(15)의 드레인 전극(42)과 접촉된다. 공통전극(18)은 화소전극(16)과 교번되도록 스트라입형태로 형성된다. 공통전극(18)은 액정구동시 기준이 되는 공통전압을 공급한다. 이 공통전압과 화소전극(16)에 공급되는 화소전압과의 수평전계에 의해 액정은 수평방향을 기준으로 회전하게 된다.

액정배향을 위한 상/하부 배향막(8,38)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.

한편, TN 모드의 액정표시패널은 상부 어레이 기판과 하부 어레이 기판 간의 수직전계에 의해 액정이 구동됨으로써 상부 어레이 기판과 하부 어레이 기판간의 등전위 루프 형성이 가능하게 됨으로써 정전기의 발생 정도가 IPS 모드에 비하여 훨씬 작고 정전기의 배출 또한 용이하다. 이에 비하여, IPS 모드의 액정표시패널(90)은 수평전계에 의해 액정(51)을 구동시킴으로써 상부 어레이 기판(70)과 하부 어레이 기판(80)이 각각 전기적으로 고립됨으로써 정전기의 발생량이 상대적으로 많으며 배출 또한 용이하지 않다.

이러한, 정전기 발생에 대한 문제를 해결하기 위하여 도 2에 도시된 바와 같 상부 어레이 기판(70)의 배면에 투명전극 패턴(3)을 형성하고 도전물질(11)을 이용하여 케이트 탑(54)과 전기적으로 연결시키는 구조가 제안되었다. 그러나, 도 2에 도시된 투명전극 패턴(3)에 의해 광투과율이 저하되고 투명전극 패턴(3)을 형성함으로서 공정 및 비용이 증가되는 단점이 있다.

이에 따라, 도 3에 도시된 바와 같이 도전성 편광판(54)을 이용하여 정전기를 케이스 탑(54)을 통해 외부로 배출시키는 구조가 제안되었다. 그러나, 도 3에 도시된 구조 또한 도전성을 가지는 편광판을 제작하기 위한 상당한 양의 비용이 필요로 하게 된다. 또한, 하부 어레이 기판(80)의 배면에 편광판을 형성하는 경우, 편광판의 보호층 제거시 발생되는 정전기를 방지하기 위해 도 4에 도시된 바와 같이 하부 도전성 편광판(56)을 사용하고 있다. 그러나 이와 같은 구조는 보호층(트리 아세테이트 셀루로스:TAC) 및 평광자(폴리 비닐 알콜:Poly Vinyl Alcohol(PVA)) 이외에 도전층 및 대전처리층 등을 형성하는 공정이 추가됨으로써 비용이 증가되는 문제가 있다.

따라서, 본 발명의 목적은 정전기를 방지함과 동시에 투과율을 향상시키고 비용을 절감할 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 도전성 블랙 매트릭스가 형성된 상부 어레이 기판과; 상기 상부 어레이 기판과 합착되며 정전기 배출라인이 형성된 하부 어레이 기판과; 상기 상부 어레이 기판과 하부 어레이 기판을 합착시키며 상기 도전성 블랙 매트릭스와 상기 정전기 배출라인을 전기적으로 연결시키는 도전성 실런트를 구비한다.

상기 상부 어레이 기판 및 하부 어레이 기판은 상기 정전기 배출라인 및 도전성 실런트에 의해 등전위 루프를 형성한다.

상기 정전기 배출라인은 그라운드(Ground)와 전기적으로 연결된다.

상기 블랙 매트릭스는 크롬을 포함한다.

상기 하부 어레이 기판은 박막 트랜지스터 어레이가 형성되는 표시영역 및 상기 표시영역을 제외한 비표시영역으로 구분되고, 상기 정전기 배출라인은 상기 비표시영역에 형성된다.

상기 하부 어레이 기판의 비표시영역에는 상기 정전기 배출라인을 덮도록 형성된 적어도 한층의 절연층과; 상기 절연층을 관통하여 상기 정전기 배출라인을 노출시키는 제1 접촉홀과; 상기 제1 접촉홀을 통해 상기 정전기 배출라인과 접촉되며 상기 도전성 실런트와 직접 접촉되는 투명도전패턴을 포함한다.

상기 하부 어레이 기판의 비표시영역에는 상기 표시영역의 박막 트랜지스터 어레이의 게이트 라인에 게이트 구동신호를 공급하는 게이트 드라이버 집적회로와, 상기 박막 트랜지스터 어레이의 데이터 라인에 데이터 구동신호를 공급하기 위한 데이터 드라이버 집적회로가 실장된다.

상기 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로에 제어신호들 및 직류전압들을 공급하는 인쇄회로보드와; 상기 인쇄회로보드와 상기 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로를 전기적으로 연결시키는 FPC(플렉서블 프린티드 서킷 : Flexible Printed circuit)을 포함하고, 상기 정전기 배출라인을 상기 FPC를 경유하여 상기 상기 인쇄회로보드 상에 형성된 그라운드와 전기적으로 연결된다.

상기 하부 어레이 기판의 표시영역에 형성된 박막 트랜지스터 어레이는 서로 교차되게 형성된 게이트 라인 및 데이터 라인과; 상기 교차영역에 위치하는 박막 트랜지스터와; 상기 박막 트랜지스터와 접촉되는 화소전극과; 상기 화소전극과 수평전계를 이루는 공통전극을 포함하는 것을 특징으로 한다.

본 발명의 실시예에 따른 액정표시장치는 도전성 블랙 매트릭스를 가지는 상부 어레이 기판을 형성하는 단계와; 정전기 배출라인 및 박막 트랜지스터 어레이가 형성된 하부 어레이 기판을 형성하는 단계와; 상기 하부 어레이 기판 및 상부 어레이 기판을 합착하는 단계를 포함하고, 상기 하부 어레이 기판 및 상부 어레이 기판을 합착하는 단계는 도전성 실런트를 이용하여 상기 정전기 배출라인과 상기 도전성 블랙 매트릭스를 전기적으로 연결시키는 단계를 포함한다.

상기 하부 어레이 기판을 형성하는 단계는 제1 마스크 공정을 이용하여 박막 트랜지스터의 게이트 전극, 게이트 라인 및 상기 정전기 배출라인을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴 상에 게이트 절연막을 형성하는 단계와; 제2 마스크 공정을 이용하여 상기 박막 트랜지스터의 반도체 패턴, 상기 박막 트랜지스터의 소스 및 드레인 전극을 형성하는 단계와; 제3 마스크 공정을 이용하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 제1 홀, 상기 게이트 절연막을 관통하여 상기 정전기 배출라인을 노출시키는 제2 홀을 가지는 보호막을 형성하는 단계와; 제4 마스크 공정을 이용하여 상기 제1 홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접촉되는 화소전극, 상기 제2 홀을 통해 상기 정전기 배출라인과 접촉되는 투명도전패턴을 형성하는 단계를 포함한다.

상기 투명도전패턴은 상기 도전성 실런트와 직접 접촉된다.

상기 제1 마스크 공정을 이용하여 패턴을 형성하는 단계는 상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 더 포함한다.

상기 하부 어레이 기판에 상기 게이트 라인에 게이트 구동신호를 공급하는 게이트 드라이버 집적회로를 형성하는 단계와; 상기 데이터 라인에 데이터 구동신호를 공급하는 데이터 드라이버 집적회로를 형성하는 단계와; 상기 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로에 제어신호들 및 직류전압들을 공급하는 인쇄회로보드를 마련하는 단계와; FPC(플렉서블 프린티드 서킷 : Flexible Printed circuit)을 이용하여 상기 상기 인쇄회로보드와 상기 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로를 전기적으로 연결시키는 단계를 포함하고, 상기 정전기 배출라인을 상기 FPC를 경유하여 상기 인쇄회로보드 상에 형성된 그라운드와 전기적으로 연결된다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 7d를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 5는 본 발명의 실시예에 따른 액정표시패널을 개략적으로 나타내는 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ'선을 절취하여 나타내는 단면도이다.

먼저, 도 5에서는 COG(Chip On Glass)형 액정표시장치를 예를 들어 나타내었다.

COG형 액정표시장치는 데이터 드라이버와 게이트 드라이버가 다수개의 IC(Integrated Circuit)들로 집적화되고, 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 액정표시패널 상에 실장된다.

즉, 도 5에서와 같이 데이터 드라이브 집적회로(IC)(220) 및 게이트 드라이브 집적회로(230)는 액정표시장치의 하부기판(102)의 비표시영역(P2) 상에 실장되고, 데이터 드라이브 집적회로(220) 및 게이트 드라이브 집적회로(230)는 FPC(Flexible Printed circuit)(235)를 통해 PCB(Printed Circuit Board : 인쇄회로보드)(250)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받는다.

도 6에 도시된 단면도를 더 참조하여 본 발명의 액정표시장치의 구조를 구체 적으로 설명하면, 본 발명에 따른 액정표시장치는 화상이 구현되는 표시영역(P1) 및 표시영역(P1)을 제외하는 비표시영역(P2)으로 구분된다.

표시영역(P1)은 종래 도 1에 도시된 구조와 실질적으로 동일한 구조를 가진다. 즉, 상부기판(102) 상에 순차적으로 형성된 블랙 매트릭스(104), 컬러필터(106), 평탄화층(107), 스페이서(113), 상부 배향막(108)으로 구성되는 상부 어레이 기판(또는 컬러필터 어레이 기판)(170)과, 하부기판(132)상에 형성된 TFT(115), 공통전극(118), 화소전극(116) 및 하부 배향막(138)으로 구성되는 하부 어레이 기판(또는 박막 트랜지스터 어레이 기판)(180)과, 상부 어레이 기판(170) 및 하부 어레이 기판(180) 사이의 내부공간에 주입되는 액정(도시되지 않음)을 구비한다.

상부 어레이 기판(170)에 있어서, 블랙 매트릭스(14)는 하부기판(102)의 TFT(115) 영역과 게이트라인들(미도시) 및 데이터라인(104)들 영역과 중첩되게 형성되며 컬러필터(106)가 형성될 셀영역을 구획한다. 블랙 매트릭스(104)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 여기서, 블랙 매트릭스(104)는 크롬(Cr) 등의 도전성 금속물질로 형성된다.

컬러필터(106)는 상기 블랙 매트릭스(104)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(106)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 평탄화층(107)은 컬러필터(106)를 덮도록 형성되어 상부기판(102)을 평탄화한다. 스페이서(113)는 상부기판(102)과 하부기판(132)사이에 셀 갭을 유지하는 역할을 한다.

하부 어레이 기판(180)에 있어서, TFT(115)는 게이트라인(도시하지 않음)과 함께 하부기판(132)위에 형성되는 게이트전극(109)과, 이 게이트전극(109)과 게이 트 절연막(144)을 사이에 두고 중첩되는 반도체층(114,147)과, 반도체층(114,147)을 사이에 두고 데이터라인(104)과 함께 형성되는 소스/드레인전극(140,142)을 구비한다. 이러한 TFT(115)는 게이트라인으로 부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극(116)에 공급한다. 화소전극(116)은 광투과율이 높은 투명전도성 물질로 보호막(150)을 사이에 두고 TFT(115)의 제1 접촉홀(117)을 통해 드레인 전극(142)과 접촉된다. 공통전극(118)은 화소전극(116)과 교번되도록 스트라입형태로 형성된다. 공통전극(118)은 액정구동시 기준이 되는 공통전압을 공급한다. 이 공통전압과 화소전극(116)에 공급되는 화소전압과의 수평전계에 의해 액정은 수평방향을 기준으로 회전하게 된다.

액정배향을 위한 상/하부 배향막(108,138)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다. 한편, 본 발명에서는 공통전극(118)이 게이트 금속층으로 게이트 전극(109) 등과 동시에 형성됨을 나타내었지만 필요에 따라 화소전극(116)과 동시에 투명전극 물질로 형성될 수 있다. 여기서, 화소전극(116)과 공통전극(118)이 투명전극 물질로 형성되는 경우 공통전극(118)은 화소전극(116)과 동일 평면상에서 보호막(150) 상에 위치하게 된다.

비표시영역(P2)에서의 상부 어레이 기판(170)에는 상부기판(102) 상에 블랙 매트릭스(104) 만이 위치하게 되고, 하부 어레이 기판(180)에는 하부기판(132)에 정전기 배출라인(240), 정전기 배출라인(240) 상에 순차적으로 적층된 게이트 절연막(144) 및 보호막(150), 게이트 절연막(144) 및 보호막(150)을 관통하여 정전기 배출라인(240)을 노출시키는 제2 접촉홀(219)을 통해 정전기 배출라인(240)과 접촉 되는 투명도전 패턴(216)을 구비한다. 정전기 배출라인(24)은 FPC(235)의 더미 그라운드(Ground) 패드(237)와 전기적으로 연결된다. 더미 그라운드(Ground) 패드(237)는 PCB(250)에 위치하는 그라운드(Ground)와 전기적으로 접속된다.

이러한, 비표시영역(P2)에서의 상부 어레이 기판(170)의 블랙 매트릭스(104)와 하부 어레이 기판(180)의 투명도전패턴(216)은 도전성 실런트(218)를 통해 전기적으로 서로 도통된다. 이에 따라, 상부 어레이 기판(170)과 하부 어레이 기판(180)이 등전위 구조를 이룰 수 있게 됨으로써 상부 어레이 기판(170)에서 발생된 정전기는 실런트(218) 및 정전기 배출라인(240)을 경유하여 FPC(235)의 더미 그라운드(Ground) 패드(237) 통해 외부로 배출될 수 있게 된다.

이러한 구조를 가지는 본 발명에 따른 액정표시장치는 하부 어레이 기판(180) 뿐만 아니라 상부 어레이 기판(170) 또한 정전기가 제거될 수 있게 된다.

이를 좀더 구체적으로 설명하면, IPS 모드의 액정표시장치는 종래에는 수평전계에 의해 액정을 구동시킴으로써 TN모드의 액정표시장치와 비교하여 상부 어레이 기판과 하부 어레이 기판이 각각 전기적으로 고립됨으로써 정전기의 발생량이 상대적으로 많으며 배출 또한 용이하지 않다. 이러한, 문제를 해결하기 위하여 본 발명에서는 상부 어레이 기판(170)의 블랙 매트릭스(104)를 도전성 금속으로 형성하고, 하부 어레이 기판(180)에는 정전기 배출라인(240)을 형성하며, 도전성 실런트(218)를 이용하여 하부 어레이 기판(180)의 정전기 배출라인(240)과 상부 어레이 기판(170)의 도전성 블랙 매트릭스(104)를 전기적으로 도통시킨다. 이에 따라, 상부 어레이 기판(170)과 하부 어레이 기판(180)이 등전위 구조를 이룰 수 있게 되고 상부 및 하부 어레이 기판(170,180)에서 발생된 정전기가 FPC(235)의 더미 그라운드(Ground) 패드(237) 통해 외부로 배출될 수 있게 된다.

그 결과, 종래의 정전기 방지구조에서 투과율 저하의 원인으로 지적되었던 투명전극 패턴(3)이 필요 없게 됨으로써 공정 감소 및 비용이 절감되고 광투과율이 향상된다. 또한, 도전성 편광판(53)이 필요 없게 됨으로서 비용이 절감되고 구조가 단순해지게 된다. 즉, 본 원발명은 정전기를 방지하여 수율 향상을 향상시킴과 동시에 투과율을 향상시키고 비용을 절감할 수 있게 된다.

한편, 도 5 및 도 6에서는 COG 구조에서 정전기가 배출될 수 있는 구조를 설명하였지만 이는 하나의 실시예에 불과하며 통상의 TCP 등에 드라인브 집적회로가 실장되는 구조 등 기존의 어떠한 구조도 상부 어레이 기판(170)과 하부 어레이 기판(180)이 전기적으로 도통될 수 있는 본 발명의 기술적 특징이 이용될 수 있다.

또한, 도 5 및 도 6에서는 정전기 배출라인(240)이 게이트 전극(109) 및 게이트 라인 등과 동시에 게이트 금속으로 형성되는 것을 예를 들어 설명하였지만 이에 한정되지 않고 정전기 배출라인(240)은 소스/드레인 금속으로 데이터 라인(104) 등과 동시에 형성될 수 있다.

정전기 배출라인(240)이 데이터 라인(104) 등과 동시에 형성되는 경우 정전기 배출라인(240)의 하부에는 게이트 절연막(144)이 위치하게 되고, 정전기 배출라인(240)의 상부에는 보호막(150)이 위치하게 되고, 제2 접촉홀(219)은 보호막(150) 만을 관통하여 정전기 배출라인(240)을 노출시키게 된다.

이하, 도 7a 내지 도 7d를 참조하여 4마스크 공정에 의해 도 6에 도시된 액 정표시장치의 제조공정을 설명하면 다음과 같다.

먼저, 하부기판(132) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 도 7a에 도시된 바와 같이 TFT(115)의 게이트 전극(109) 및 게이트 라인(미도시), 공통전극(118), 비표시영역(P2)에 정전기 배출라인(240) 등의 게이트 패턴이 형성된다.

게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.

게이트 패턴들이 형성된 하부기판(132) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(144), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.

소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 TFT의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.

이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), TFT(115)의 소스 전극(140) 및 소스 전극(140)과 일체화된 드레인 전극(142)이 형성된다.

그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 TFT(115)의 오믹접촉층(148) 과 활성층(114)이 형성된다.

그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층이 식각된다. 이에 따라, TFT(115)의 채널부의 활성층(114)이 노출되어 소스 전극(140)과 드레인 전극(142)이 분리된다.

이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다. 이러한, 제2 마스크 공정에 의해 도 7b에 도시된 바와 같이 활성층(114), 오믹접촉층(48) 등의 반도체 패턴이 형성됨과 아울러 소스전극(140), 드레인 전극(142), 데이터 라인(104) 등의 소스/드레인 패턴이 형성된다.

게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.

소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된다. 보호막(150)은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 도 7c에 도시된 바와 같이 제1 및 제2 접촉홀(117, 219)이 형성된다. 제1 접촉홀(117)은 보호막(150)을 관통하여 TFT(115)의 드레인 전극(142)이 노출되게 형성되고, 제2 컨택홀(219)은 보호막(150) 및 게이트 절연막(144)을 관통하여 비표시영역(P2)의 정전기 배출라인(240)을 노출시킨다.

보호막(150)의 재료로는 게이트 절연막(144)과 같은 무기 절연물질이나 유전 상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.

보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 도 7d에 도시된 바와 같이 화소전극(116), 투명 도전패턴(216)가 형성된다. 화소전극(116)은 제1 접촉홀(117)을 통해 TFT(115)의 드레인 전극(142)과 접촉되어 공통전극(118)과 수평전계를 이루고, 투명 도전패턴(216)은 제2 접촉홀(219)를 통해 정전기 배출라인(240)과 접촉된다.

투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.

이와 같이 형성된 하부 어레이 기판(180)과는 별도로 도전성 블랙 매트릭스(104), 컬러필터(106) 및 평탄화층(107) 등이 형성된 상부 어레이 기판(170)을 마련한다. 이후, 도전볼 등을 함유하는 도전성 실런트(218)을 이용하여 상부 어레이 기판(170) 및 하부 어레이 기판(180)을 합착시킨다. 이에 따라, 액정표시패널이 완성된다. 한편, COG형 액정표시장치의 경우에는 하부 어레이 기판(180)의 비표시영역(P2)에 게이트 드라인브 집적회로(230) 및 데이터 드라인브 집적회로(220) 등이 실장되고, 게이트 드라인브 집적회로(230) 및 데이터 드라인브 집적회로(220)는 FPC(235)를 이용하여 PCB(250)로부터 제어신호 및 전압 등을 공급받는다.

한편, 이와 같이 정전기 배출라인(240) 및 도전성 실런트(218) 등을 이용하여 상부 어레이 기판과 하부 어레이 기판 간의 등전위 루프를 형성하여 정전기를 제거하는 방법은 IPS 모드의 액정표시패널 뿐만 아니라 TN 모드의 액정표시패널, ECB(Electrical Controlled Birefringence), 나아가 VA(Vertical Alignment) 모드의 액정표시패널에도 용이하게 적용될 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 액정표시패널 및 그 제조방법은 하부 어레이 기판에 위치하며 그라운드와 전기적으로 접속되는 정전기 배출라인을 형성함과 아울러 도전성 실런트를 이용하여 정전기 배출라인과 상부 어레이 기판의 도전성 블랙 매트릭스를 전기적으로 도통시킨다.

이에 따라, 상부 어레이 기판과 하부 어레이 기판이 등전위 구조를 이룰 수 있게 되고 상부 및 하부 어레이 기판에서 발생된 정전기가 그라운드(Ground)를 통해 외부로 배출될 수 있게 된다. 그 결과, 정전기를 방지하면서 종래의 투명전극 패턴이 필요 없게 됨으로써 공정 감소 및 비용이 절감되고 광투과율이 향상된다. 또한, 도전성 편광판 등이 필요 없게 됨으로서 비용이 절감되고 구조가 단순해지게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도전성 블랙 매트릭스를 가지는 상부 어레이 기판을 형성하는 단계와;

정전기 배출라인 및 박막 트랜지스터 어레이가 형성된 하부 어레이 기판을 형성하는 단계와;

상기 하부 어레이 기판 및 상부 어레이 기판을 합착하는 단계를 포함하고,

상기 하부 어레이 기판 및 상부 어레이 기판을 합착하는 단계는

도전성 실런트를 이용하여 상기 정전기 배출라인과 상기 도전성 블랙 매트릭스를 전기적으로 연결시키는 단계를 포함하고, 상기 도전성 실런트는 상기 상부 어레이 기판의 가장자리에 연속적으로 형성되고, 상기 도전성 블랙 매트릭스와 면접촉하고,

상기 하부 어레이 기판을 형성하는 단계는

제1 마스크 공정을 이용하여 박막 트랜지스터의 게이트 전극, 게이트 라인 및 상기 정전기 배출라인을 포함하는 게이트 패턴을 형성하는 단계와;

상기 게이트 패턴 상에 게이트 절연막을 형성하는 단계와;

제2 마스크 공정을 이용하여 상기 박막 트랜지스터의 반도체 패턴, 상기 박막 트랜지스터의 소스 및 드레인 전극을 형성하는 단계와;

제3 마스크 공정을 이용하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 제1 홀, 상기 게이트 절연막을 관통하여 상기 정전기 배출라인을 노출시키는 제2 홀을 가지는 보호막을 형성하는 단계와;

제4 마스크 공정을 이용하여 상기 제1 홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접촉되는 화소전극, 상기 제2 홀을 통해 상기 정전기 배출라인과 접촉되는 투명도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 10 항에 있어서,

상기 블랙 매트릭스는 크롬을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
삭제
제 10 항에 있어서,

상기 투명도전패턴은 상기 도전성 실런트와 직접 접촉되는 것을 특징으로 하는 액정표시패널의 제조방법.
제 10 항에 있어서,

상기 제1 마스크 공정을 이용하여 패턴을 형성하는 단계는

상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
제 10 항에 있어서,

상기 하부 어레이 기판에 상기 게이트 라인에 게이트 구동신호를 공급하는 게이트 드라이버 집적회로를 형성하는 단계와;

데이터 라인에 데이터 구동신호를 공급하는 데이터 드라이버 집적회로를 형성하는 단계와;

상기 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로에 제어신호들 및 직류전압들을 공급하는 인쇄회로보드를 마련하는 단계와;

FPC(플렉서블 프린티드 서킷 : Flexible Printed circuit)을 이용하여 상기 상기 인쇄회로보드와 상기 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로를 전기적으로 연결시키는 단계를 포함하고,

상기 정전기 배출라인을 상기 FPC를 경유하여 상기 인쇄회로보드 상에 형성된 그라운드와 전기적으로 연결되는 것을 특징으로 하는 액정표시장치의 제조방법.