KR100669099B1 - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR100669099B1
KR100669099B1 KR1020040105894A KR20040105894A KR100669099B1 KR 100669099 B1 KR100669099 B1 KR 100669099B1 KR 1020040105894 A KR1020040105894 A KR 1020040105894A KR 20040105894 A KR20040105894 A KR 20040105894A KR 100669099 B1 KR100669099 B1 KR 100669099B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
forming
gate
liquid crystal
Prior art date
Application number
KR1020040105894A
Other languages
English (en)
Other versions
KR20060067045A (ko
Inventor
윤중민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040105894A priority Critical patent/KR100669099B1/ko
Publication of KR20060067045A publication Critical patent/KR20060067045A/ko
Application granted granted Critical
Publication of KR100669099B1 publication Critical patent/KR100669099B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 셀갭의 복원력을 향상시켜 외부압력 등에 의한 화질저하를 방지할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명의 액정표시패널은 제1 박막 패턴 들이 형성된 제1 기판과; 상기 제1 기판과 대향하며 제2 박막 패턴 들이 형성되는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 위치하며 상기 제2 기판 상에 형성된 키(key)패턴 의해 고정되는 스페이서를 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel and Method of Fabricating the same}
도 1는 종래 IPS모드의 액정표시패널을 나타내는 단면도이다.
도 2는 종래 TN모드의 액정표시패널을 나타내는 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 액정표시패널을 나타내는 평면도이다.
도 4는 도 3의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 절취하여 도시한 단면도이다.
도 5a 내지 도 5c는 도 4의 음각형태의 키패턴의 형상을 나타내는 도면들이다.
도 6a 내지 도 7e는 본 발명의 제1 실시예에 따른 액정표시패널의 제조방법을 단계적으로 나타내는 도면이다.
도 8은 본 발명의 제2 실시예에 따른 액정표시패널을 나타내는 도면이다.
도 9는 도 8에 도시된 스페이서가 키패턴에 고정됨을 표현하는 도면이다.
도 10은 본 발명의 제3 실시예에 따른 액정표시패널을 나타내는 도면이다.
도 11는 도 10에 도시된 스페이서가 키패턴에 고정됨을 표현하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
2,102 : 상부기판 4,104 : 블랙 매트릭스
18,118 : 공통전극 32,132 : 하부기판
6,106 : 컬러필터 7,107 : 평탄화층
13,113 : 컬럼 스페이서 170 : 키패턴
16,116 : 화소전극 8,108 : 상부 배향막
38,138 : 하부 배향막 105 : 게이트 라인
104 : 데이터 라인 119 : 공통라인
144 : 게이트 절연막 150 : 보호막
본 발명은 액정표시패널에 관한 것으로, 특히 셀갭의 복원력을 향상시켜 외부압력 등에 의한 화질저하를 방지할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로들을 포함하게 된다.
이러한 액정표시장치는 액정을 구동시키는 전계방향에 따라 수직방향 전계를 용하는 TN(Twisted Nematic)모드와 IPS(In plan Switch)모드로 대별된다.
TN모드는 상부기판에 대항하게 배치된 화소전극과 공통전극간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면에 시야각이 접은 단점을 가진다. IPS모드는 하부기판상에 나란하게 배치된 화소전극,공통전극간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점이 있는 반면에 개구율이 작은 단점이 있다.
도 1은 종래 IPS모드의 액정표시패널을 나타내는 단면도이다.
도 1을 참조하면, IPS모드의 액정표시패널은 이면에 정전기 등을 방지하기 위한 투명전극층(3) 있는 상부기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4), 컬러필터(6), 평탄화층(7), 스페이서(13), 상부 배향막(8)으로 구성되는 상부어레이 기판(또는 컬러필터 어레이 기판)과, 하부기판(32)상에 형성된 박막 트랜지스터(이하"TFT" 라고 한다), 공통전극(18), 화소전극(16) 및 하부 배향막(38)으로 구성되는 하부어레이 기판(또는 박막 트랜지스터 어레이 기판)과, 상부어레이 기판 및 하부 어레이 기판 사이의 내부공간에 주입되는 액정(도시되지 않음)을 구비한다.
상부 어레이 기판에 있어서, 블랙 매트릭스(4)는 하부기판(2)의 TFT 영역과 도시하지 않은 게이트라인들 및 데이터라인들 영역과 중첩되게 형성되며 컬러필터(6)가 형성될 셀영역을 구획한다. 블랙 매트릭스(4)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(6)는 상기 블랙 매트릭스(4)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(6)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 평탄화층(7)은 컬러필터를 덮도록 형성되어 상부기판(2)을 평탄화한다. 컬럼 스페이서(13)는 상부기판(2)과 하부기판(32)사이에 셀 갭을 유지하는 역할을 한다.
하부어레이 기판에 있어서, TFT는 게이트라인(도시하지 않음)과 함께 하부기판(32)위에 형성되는 게이트전극(9)과, 이 게이트전극(9)과 게이트 절연막(44)을 사이에 두고 중첩되는 반도체층(14,47)과, 반도체층(14,47)을 사이에 두고 데이터라인(도시하지 않음)과 함께 형성되는 소스/드레인전극(40,42)을 구비한다. 이러한 TFT는 게이트라인으로 부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극(16)에 공급한다. 화소전극(16)은 광투과율이 높은 투명전도성 물질로 보호막(50)을 사이에 두고 TFT의 드레인 전극(42)과 접촉된다. 공통전극(18)은 화소전극(16)과 교번되도록 스트라입형태로 형성된다. 공통전극(18)은 액정구동시 기준이 되는 공통전압을 공급한다. 이 공통전압과 화소전극(16)에 공급되는 화소전압과의 수평전계에 의해 액정은 수평방향을 기준으로 회전하게 된다.
액정배향을 위한 상/하부 배향막(8,38)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.
도 2는 종래 TN모드의 액정표시패널을 나타내는 단면도이다.
도 2에 도시된 TN모드의 액정표시패널은 공통전극(18)이 상부 어레이 기판의 컬러필터(6) 상에 형성되는 것을 제외하고는 평탄화층(7)이 제거되는 것을 제외하고는(TN 모드의 액정표시패널에서도 필요에 따라 컬러필터 상에 평탄화층이 형성될 수 도 있다) 도 1에 도시된 IPS 액정표시패널과 동일한 구성요소들을 가지게 되므 로 도 1과 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
도 2에 도시된 액정표시패널은 하부기판(32) 상에 형성된 화소전극(16)과 상부기판(2) 상에 형성된 공통전극(18) 사이에 형성되는 수직전계에 TN(Twisted Nemastic) 모드의 액정을 구동하게 됨으로써 화상을 구현하게 된다.
한편, 이와 같이 도 1 및 도 2에 도시된 액정표시패널에서 상부 어레이 기판과 하부 어레이 기판 사이에 셀갭을 유지하게 하는 역할을 하는 컬럼 스페이서(13)는 소정의 탄성을 가지는 물질로 형성됨으로써 외부충격 등에 의해 다소 수축하더라도 외부압력 및 충격 등이 제거되면 복원력에 의해 다시 원상태로 회복하게 된다. 그러나, 수평방향으로 외부압력 및 충격 등이 가해지는 경우 컬럼 스페이서(13)는 상부기판(2) 또는 하부기판(32) 상에 고정되지 못하고 미끄러지기 때문에 영구적으로 회복되지 못하는 문제가 빈번히 발생된다. 이에 따라, 셀갭이 균일하게 유지되기 못하게 됨으로써 화상구현시 얼룩이 나타나는 등 화질이 저하되는 문제가 발생된다.
따라서, 본 발명의 목적은 공정을 단순화함과 아울러 비용을 절감할 수 있는 액정표시패널 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시패널은 제1 박막 패턴 들이 형성된 제1 기판과; 상기 제1 기판과 대향하며 제2 박막 패턴 들이 형성되는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 위치하며 상기 제2 기판 상에 형성된 키(key)패턴 의해 고정되는 스페이서를 구비하는 것을 특징으로 한다.
상기 제2 박막 패턴들은 상기 제2 기판 상에 형성되는 박막 트랜지스터의 게이트 전극, 상기 게이트전극과 접속되는 게이트 라인을 포함하는 게이트 패턴과; 상기 게이트 패턴을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 반도체 패턴과; 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속되는 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스/드레인 패턴과; 상기 드레인 전극을 노출키기는 접촉홀을 가지는 보호막과; 상기 접촉홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 포함하는 것을 특징으로 한다.
상기 스페이서는 상기 게이트 라인과 대응되는 영역에 위치하는 것을 특징으로 한다.
상기 게이트 패턴과 동일물질로 형성된 공통라인을 더 구비하는 것을 특징으로 한다.
상기 스페이서는 상기 공통라인과 대응되는 영역에 위치하는 것을 특징으로 한다.
상기 공통라인 및 게이트 라인 중 적어도 어느 하나는 상기 스페이서와 대응되는 영역에 위치하는 음각패턴을 구비하는 것을 특징으로 한다.
상기 키패턴은 음각형태로 형성된 것을 특징으로 한다.
상기 음각형태의 키패턴은 소정부분 함입된 오목영역과 상기 오목영역을 제외하는 볼록영역을 구비하고, 상기 볼록영역은 "ㅅ", "╂" 및 "井" 형태 중 어느 하나인 것을 특징으로 한다.
상기 제2 기판 상에서 돌출된 적어도 하나의 돌출패턴을 포함하는 것을 특징으로 한다.
상기 스페이서는 적어도 둘이상의 패턴으로 분할되어 형성되고, 상기 돌출패턴은 상기 스페이서의 분할된 패턴들 사이에 삽입되는 것을 특징으로 한다.
상기 돌출패턴은 원형의 띠 형태인 것을 특징으로 한다.
상기 원형의 띠 형태의 돌출패턴에 의해 마련되는 공간 내에 상기 스페이서가 부분적으로 위치하는 것을 특징으로 한다.
상기 돌출패턴은 반도체 패턴, 금속층 및 적어도 하나의 절연층 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 제1 박막 패턴들은 상기 제1 기판 상에 셀영역을 구획하는 블랙 매트릭스와; 상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터를 포함하는 것을 특징으로 한다.
상기 컬러필터 상에 상기 블랙 매트릭스 및 컬러필터가 형성된 제1 기판을 평탄화시키는 평탄화층을 더 포함하는 것을 특징으로 한다.
상기 컬러필터가 형성된 제1 기판 상에 형성됨과 아울러 상기 제2 박막 패턴에 포함되는 화소전극과 수직전계를 이루는 공통전극을 더 포함하는 것을 특징으로 한다.
상기 스페이서가 형성된 제1 기판 상에 형성된 제1 배향막과, 상기 키패턴이 형성된 제2 기판 상에 형성된 제2 배향막을 더 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 액정표시패널의 제조방법은 제1 기판 상에 제1 박막 패턴들을 형성하는 단계와; 상기 제1 기판과 대향하는 제2 기판 상에 제2 박막 패턴들을 형성함과 아울러 키(key)패턴을 형성하는 단계와; 상기 제2 기판 상에 형성된 키(key)패턴 의해 고정되는 스페이서를 사이에 두고 상기 제1 기판 및 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 한다.
상기 제2 박막 패턴들을 형성하는 단계는 상기 제2 기판 상에 박막 트랜지스터의 게이트 전극, 상기 게이트전극과 접속되는 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴을 덮도록 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체 패턴을 형성하고 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속되는 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와; 상기 드레인 전극을 노출키기는 접촉홀을 가지는 보호막을 형성하는 단계와; 상기 접촉홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 패턴을 형성하는 단계는 상기 게이트 패턴과 동일물질인 공통라인을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제1 박막 패턴들을 형성하는 단계는 상기 제1 기판 상에 셀영역을 구획 하는 블랙 매트릭스를 형성하는 단계와; 상기 블랙 매트릭스에 의해 구획되는 셀영역에 컬러필터를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 컬러필터 상에 상기 블랙 매트릭스 및 컬러필터가 형성된 제1 기판을 평탄화시키는 평탄화층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 컬러필터가 형성된 제1 기판 상에 위치함과 아울러 상기 제2 박막 패들 내에 포함되는 화소전극과 수직전계를 이루는 공통전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 스페이서가 형성된 제1 기판 상에 제1 배향막을 형성하는 단계와; 상기 키패턴이 형성된 제2 기판 상에 제2 배향막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 11을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 3은 본 발명의 제1 실시예에 따른 액정표시패널의 하부 어레이 기판을 나타내는 도면이고, 도 4는 도 3의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 절취하여 도시한 단면도이다. 여기서, 도 3은 액정표시패널 중 IPS모드를 일예로 나타내었고, 도 4는 액정표시패널의 하부 어레이 기판 뿐만 아니라 하부 어레이 기판과 대응되는 상부 어레이 기판도 도시된 도면이다.
도 3 및 4를 참조하면, 액정표시패널은 상부기판(102) 상에 순차적으로 형성 된 블랙 매트릭스(104), 컬러필터(106), 평탄화층(107), 스페이서(113), 상부 배향막(108)으로 구성되는 상부어레이 기판(또는 컬러필터 어레이 기판)과, 하부기판(132)상에 게이트 라인(102)과 데이터 라인(104)의 교차영역에 형성된 박막 트랜지스터(이하"TFT" 라고 한다), 공통전극(118)(TN모드 액정표시패널에서는 공통전극이 상부 어레이 기판에 위치한다), 공통라인(119), 화소전극(116) 및 하부 배향막(138)으로 구성됨과 아울러 게이트 라인(105) 및 공통라인(119) 중 적어도 어느 하나와 중첩되도록 형성되는 키(key)패턴(170)을 구비하는 하부 어레이 기판(또는 박막 트랜지스터 어레이 기판)과, 상부 어레이 기판 및 하부 어레이 기판 사이의 내부공간에 주입되는 액정(도시되지 않음)과 셀갭을 유지함과 아울러 키패턴(170)에 의해 고정되는 컬럼 스페이서(113)를 구비한다.
상부 어레이 기판에 있어서, 블랙 매트릭스(104)는 하부기판(102)의 TFT 영역과 게이트라인(102)들 및 데이터라인(104)들 영역과 중첩되게 형성되며 컬러필터(106)가 형성될 셀영역을 구획한다. 블랙 매트릭스(104)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(106)는 상기 블랙 매트릭스(104)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(106)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 평탄화층(107)은 컬러필터를 덮도록 형성되어 컬러필터(106) 및 블랙 매트릭스(104)를 평탄화시키는 상부기판(102)을 평탄화한다. TN모드의 액정표시패널에서는 공통전극(118)이 상부 어레이 기판의 컬러필터(106) 상에 형성되며, 평탄화층(107)은 필요에 따라 구비할 수 있고 구비하지 않을 수 있다.
하부 어레이 기판에 있어서, TFT는 게이트라인(105)과 함께 하부기판(132)위에 형성되는 게이트전극(109)과, 이 게이트전극(109)과 게이트 절연막(144)을 사이에 두고 중첩되는 반도체층(114,147)과, 반도체층(114,147)을 사이에 두고 데이터라인(104)과 함께 형성되는 소스/드레인전극(140,142)을 구비한다. 이러한 TFT는 게이트라인(105)으로 부터의 스캔신호에 응답하여 데이터라인(104)으로부터 화소신호를 화소전극(116)에 공급한다. 화소전극(116)은 형성되며 광투과율이 높은 투명전도성 물질로 보호막(150)을 사이에 두고 TFT의 드레인 전극(142)과 접촉된다. 공통전극(118)은 화소전극(116)과 교번되도록 스트라입형태로 형성된다. 공통전극(118)들은 액정구동시 기준이 되는 공통전압을 공급하는 공통라인(119)에 공통으로 접속된다.
이 공통전압과 화소전극(116)에 공급되는 화소전압과의 수평전계에 의해 액정은 수평방향을 기준으로 회전하게 된다. 액정배향을 위한 상/하부 배향막(108,138)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.
컬럼 스페이서(113)는 상부기판(102)과 하부기판(132)사이에 셀 갭을 유지하는 역할을 한다. 또한, 컬럼 스페이서(113)는 소정의 탄성을 가지고 있다.
이러한, 컬럼 스페이서(113)는 종래와는 달리 하부 어레이 기판의 게이트라인(102) 및 공통라인(119) 중 적어도 어느 하나와 중첩되는 영역에 위치하게 된다.
본 발명의 제1 실시예에서는 키패턴(170)이 음각형태로 형성된다. 게이트 라인(105) 또는 공통라인(119)이 음각패턴으로 형성됨으로써 그 위에 순차적으로 형 성되는 게이트 절연막(144) 및 보호막(150) 또한 음각형태가 된다. 이와 같이 음각형태의 키패턴(170)에 의해 컬럼 스페이서(113)가 고정되게 된다.
이를 좀더 구체적으로 설명하면 다음과 같다.
음각형태의 키패턴(170)은 소정부분 함입된 오목영역(170b)과, 오목영역(170b) 보다 상대적으로 높은 높이를 가짐과 아울러 오목영역(170b)과 비중첩되는 볼록영역(170a)(실질적으로 볼록영역은 음각패턴 이외의 영역과 동일한 높이를 갖는다)을 포함하게 된다. 여기서, 컬럼 스페이서(113)는 볼록영역(170a)에 의해 고정되게 된다. 즉, 컬럼 스페이서(113)에서의 볼록영역(170a)과 직접 접촉되는 영역은 소정 깊이로 함입되게 됨으로써 컬럼 스페이서(113)가 음각형태의 키패턴(170)과 크로스 형태로 맞물려 고정될 수 있게 된다. 이에 따라, 수평방향으로 외부압력 및 충격 등이 가해지더라도 컬럼 스페이서(113)가 하부기판(132) 상에 고정되게 됨으로써 셀갭이 균일하게 유지되어 화상구현시 얼룩 등이 발생되지 않는 등 화질저하가 방지된다. 여기서, 음각형태의 키패턴(170)에서 볼록영역(170a)은 예를 들어, 도 5a 내지 도 5c에 도시된 바와 같이 "ㅅ", "╂" 및 "井" 형태 중 어느 하나로 형성될 수 있다.
이하, 도 6a 내지 도 7e는 본 발명의 제1 실시예에 따른 액정표시패널의 제조방법을 설명하기 위한 도면이다.
먼저, 도 6a 내지 도 6e는 상부 어레이 기판의 제조방법을 설명하기 위한 도면이다
상부기판(102)에 불투명 금속 또는 불투명 수지 등의 불투명 물질이 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 불투명 금속 또는 불투명 수지 등의 불투명 물질이 패터닝됨으로써 도 6a에 도시된 바와 같이 블랙 매트릭스(104)가 형성된다. 불투명 금속으로는 일반적으로 크롬(Cr)이 이용되고, 불투명 수지로는 유기물질이 이용된다.
블랙 매트릭스(104)가 형성된 상부기판(102) 상에 적색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 적색수지가 패터닝됨으로써 적색 컬러필터가 형성된다.
적색 컬러필터가 형성된 상부기판(102) 상에 녹색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 녹색수지가 패터닝됨으로써 녹색컬러필터가 형성된다. 녹색 컬러필터가 형성된 상부기판(102)상에 청색수지가 증착된 후 포토리쏘그래피 공정과 식각공정에 의해 청색수지가 패터닝됨으로써 청색 컬러필터가 형성된다. 이에 따라, 도 6b에 도시된 바와 같이 블랙 매트릭스(104)에 의해 구획된 셀영역에 컬러필터(106)가 형성된다.
컬러필터(106)가 형성된 상부기판(102) 상에 유기물질이 전면 증착됨으로써 도 6c에 도시된 바와 같이 평탄화층(107)이 형성한다. 한편, TN모드의 액정표시패널에서는 평탄화층(107) 대신 또는 공통전극(118)이 형성될 수 있고, 공통전극(118)이 형성되고 공통전극(118) 상에 평탄화층(107)이 더 형성될 수 도 있다.
이후, 스페이서 물질이 형성된 후 포토리쏘그래피 공정 등에 의해 스페이서 물질이 패터닝됨으로써 도 6d에 도시된 바와 같이 컬럼 스페이서(113)가 형성된다. 여기서, 컬럼 스페이서(113)는 하부 어레이 기판의 게이트 라인(105) 및 공통라인 (119)과 대응되는 영역에 적어도 하나 이상 형성된다.
컬럼 스페이서(113)가 형성된 상부기판(102) 상에 폴리이미드 등의 물질이 인쇄된 후 러빙됨으로써 도 6e에 도시된 바와 같이 상부 배향막(108)이 형성된다.
도 7a 내지 도 7e는 하부 어레이 기판의 제조방법을 설명하기 위한 도면이다.
하부기판(132) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 도 7a에 도시된 바와 같이 음각패턴(103)을 가지는 게이트라인(105), 게이트전극(109)을 포함하는 게이트 패턴들이 형성된다. 한편, IPS 모드의 액정표시패널에서는 공통라인(119) 및 공통전극(118)이 동시에 형성된다. 여기서, 음각패턴(103)은 예를 들어, "ㅅ", "╂" 및 "井" 형태 중 어느 하나의 형태를 나타내게 형성될 수 있다.
게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
게이트 패턴들이 형성된 하부기판(132) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막, 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(140), 그 소스 전극(140)과 일체화된 드레인 전극(142)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(147)과 활성층(114)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(147)이 식각된다. 이에 따라, 채널부의 활성층(114)이 노출되어 활성층(114)이 활성화되지 않는 경우 소스 전극(140)과 드레인 전극(142)이 전기적으로 분리된다. 한편, 활성층(114) 및 오믹접촉층(147)을 포함하는 반도체층과 소스전극 등의 소스/드레인 패턴과 별도의 마스크를 이용한 패터닝공정에 의해 형성될 수 도 있다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy), 구리(Cu), 알루미늄계 금속 등이 이용된다.
소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법 으로 보호막이 전면 형성된 후 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 도 7c에 도시된 바와 같이 접촉홀(117)이 형성된다. 접촉홀은 보호막(150)을 관통하여 드레인 전극(142)이 노출되게 형성된다.
보호막(150)의 재료로는 게이트 절연막(144)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서, 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 도 7d에 도시된 바와 같이 화소전극(116)이 형성된다. 화소 전극(116)은 접촉홀(117)을 통해 드레인 전극(142)과 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
화소전극(116)이 형성된 하부기판(132) 상에 폴리이미드 등의 물질이 인쇄된 후 러빙됨으로써 도 7e에 도시된 바와 같이 하부 배향막(138)이 형성된다. 여기서, 게이트 절연막(144), 보호막(150) 및 하부 배향막(138)은 게이트 라인(103) 등에 형성된 음각패턴(103)에 의해 마련된 단차를 유지하며 순차적으로 형성된다. 이에 따라, 음각형태의 키패턴(170)을 형성할 수 있게 된다.
이와 같이 형성된 상부 어레이 기판과 하부 어레이 기판이 합착됨으로써 도 4에 도시된 바와 같은 액정표시패널이 형성된다.
이와 같이 본 발명의 제1 실시예에 따른 액정표시패널 및 그 제조방법은 하 부 어레이 기판의 게이트 라인(105) 및 공통라인(119) 중 적어도 어느 하나와 대응되는 영역에 음각형태의 키패턴(170)이 형성되며 컬럼 스페이서(113)가 음각형태의 키패턴(170)과 접촉될 수 있는 위치에 형성된다. 이에 따라, 컬럼 스페이서(113)가 음각형태의 키패턴(170)과 크로스 형태로 맞물려 고정될 수 있게 됨으로써 수평방향으로 외부압력 및 충격 등이 가해지더라도 셀갭이 균일하게 유지될 수 있게 된다. 그 결과, 화상구현시 얼룩 등이 발생되지 않는 등 화질저하가 방지된다.
도 8은 본 발명의 제2 실시예에 따른 액정표시패널을 나타내는 단면도이다.
도 8에 도시된 액정표시패널은 도 3 및 도 4에 도시된 액정표시패널과 대비하여 키패턴(170)이 적어도 하나의 돌출패턴을 포함하도록 형성됨과 아울러 스페이서가 적어도 2이상의 패턴으로 분할되어 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 3 및 도 4와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
도 8에 도시된 액정표시패널은 게이트 라인(105) 및 공통라인(119) 중 적어도 어느 하나와 중첩되는 영역에 적어도 하나의 돌출패턴(170c)을 포함하는 키패턴(170)이 형성된다. 이러한, 돌출패턴(170c)에는 반도체층, 소스/드레인 금속층 및 보호막 물질과 동일한 절연층 중 적어도 하나가 적층된 형태이다. 이러한, 돌출패턴(170c) 또한 본 발명의 제1 실시예에서와 같이 "ㅅ", "╂" 및 "井" 형태 중 어느 하나의 형태로 형성될 수 있다.
컬럼 스페이서(113)는 돌출패턴(170c)의 형상과 대응되도록 적어도 둘이상의 패턴으로 분할된 형태로 형성된다. 예를 들어, 도 9에 도시된 바와 같이 돌출패턴 (170c)이 "╂" 형태로 형성되는 경우 하나의 컬럼 스페이서(113)가 4개로 분할된 형태로 형성되고 각 분할 패턴 사이에는 돌출패턴(170c)이 삽입되게 된다. 이에 따라, 다수개로 패턴된 컬럼 스페이서(113)가 키패턴(170)과 크로스 형태로 맞물려 고정될 수 있게 됨으로써 수평방향으로 외부압력 및 충격 등이 가해지더라도 셀갭이 균일하게 유지될 수 있게 된다. 그 결과, 화상구현시 얼룩 등이 발생되지 않는 등 화질저하가 방지된다.
본 발명의 제2 실시예에 따른 액정표시패널의 제조방법은 본 발명의 제1 실시예와 비교하여 키패턴(170)이 음각형태가 아닌 돌출형태로 형성되고 하나의 컬럼 스페이서(113)가 다수개의 패턴으로 분할되어 형성되는 것을 제외하고는 도 6a 내지 도 7e와 동일한 방식에 의해 형성된다.
돌출패턴(170c)은 하부기판(132) 상에 돌출되게 형성되고 돌출패턴(170c)은 박막 트랜지스터의 반도체층(114,147) 및 소스/드레인 패턴 형성시 동시에 형성되고 하부기판(132)을 보호하기 위한 보호막물질을 선택적으로 포함할 수 있다. 컬럼 스페이서(113)는 돌출패턴(170c)의 형상에 따라 분할되는 패턴의 수가 달라지게 형성된다. 즉, 돌출패턴(170c)이 분할된 패턴들 사이에 삽입될 수 있도록 형성되며 각각의 분할 패턴들은 전체 키패턴(170)에서 돌출패턴(170c)을 제외하는 영역과 직접 접촉될 수 있도록 형성된다.
이하, 본 발명의 제2 실시예에 따른 액정표시패널의 제조방법은 돌출패턴(170c)을 포함하는 키패턴(170) 및 분할되게 컬럼 스페이서(113)가 형성되는 것을 제외한 다른 공정들은 도 6a 내지 도 7e에 도시된 본 발명의 제1 실시예에 따른 액 정표시패널의 제조방법과 동일한 공 상세한 설명은 생략하기로 한다.
도 10는 본 발명의 제3 실시예에 따른 액정표시패널을 나타내는 단면도이다.
도 10에 도시된 액정표시패널은 도 3 및 도 4에 도시된 액정표시패널과 대비하여 키패턴(170)이 원형의 띠 형태의 돌출패턴으로 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 3 및 도 4와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
도 10에 도시된 액정표시패널은 게이트 라인(102) 및 공통라인(119) 중 적어도 어느 하나와 중첩되는 영역에 원형의 띠 형태의 돌출패턴(170c)을 포함하는 키패턴(170)이 형성된다. 이러한, 돌출패턴(170c)에는 반도체층, 소스/드레인 금속층 및 보호막 물질과 동일한 절연층 중 적어도 하나가 적층된 형태이다.
컬럼 스페이서(113)는 도 10 및 도 11에 도시된 바와 같이 원형의 띠 형태의 돌출패턴(170c)에 의해 마련된 공간에 그의 일부가 위치하게 된다. 이에 따라, 컬럼 스페이서(113)가 원형의 띠 형태의 키패턴(170)에 의해 고정될 수 있게 됨으로써 수평방향으로 외부압력 및 충격 등이 가해지더라도 셀갭이 균일하게 유지될 수 있게 된다. 그 결과, 화상구현시 얼룩 등이 발생되지 않는 등 화질저하가 방지된다.
본 발명의 제3 실시예에 따른 액정표시패널의 제조방법은 본 발명의 제1 실시예와 비교하여 키패턴(170)이 음각형태가 아닌 원형의 띠 형태의 돌출패턴으로 형성되는 것을 제외하고는 도 6a 내지 도 7e와 동일한 방식에 의해 형성된다.
원형의 띠 형태의 돌출패턴(170c)은 하부기판(132) 상에 돌출되게 형성되고 돌출패턴(170c)은 박막 트랜지스터의 반도체층(114,147) 및 소스/드레인 패턴 형성시 동시에 형성되고 하부기판(132)을 보호하기 위한 보호막물질을 선택적으로 포함할 수 있다.
이하, 본 발명의 제3 실시예에 따른 액정표시패널의 제조방법은 원형의 띠 형태의 돌출패턴(170c)으로 이루어진 키패턴(170)이 형성되는 것을 제외한 다른 공정들은 도 6a 내지 도 7e에 도시된 본 발명의 제1 실시예에 따른 액정표시패널의 제조방법과 동일한 공 상세한 설명은 생략하기로 한다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시패널 및 그 제조방법은 하부 어레이 기판의 게이트 라인 및 공통라인 중 적어도 어느 하나와 대응되는 영역에 여러 형상의 키패턴이 형성되며 컬럼 스페이서가 키패턴에 의해 고정되게 된다. 이에 따라, 액정표시패널에 수평방향으로의 외부압력 및 충격 등이 가해지더라도 셀갭이 균일하게 유지될 수 있게 된다. 그 결과, 화상구현시 얼룩 등이 발생되지 않는 등 화질저하가 방지된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (36)

  1. 제1 박막 패턴 들이 형성된 제1 기판과;
    상기 제1 기판과 대향하며 제2 박막 패턴 들이 형성되는 제2 기판과;
    상기 제1 기판 및 제2 기판 사이에 위치하며 상기 제2 기판 상에 형성된 키(key)패턴 의해 고정되는 스페이서를 구비하고,
    상기 키 패턴은 오목영역과 볼록영역을 포함하는 음각형태인 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 제2 박막 패턴들은
    상기 제2 기판 상에 형성되는 박막 트랜지스터의 게이트 전극, 상기 게이트전극과 접속되는 게이트 라인을 포함하는 게이트 패턴과;
    상기 게이트 패턴을 덮도록 형성된 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 반도체 패턴과;
    상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속되는 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스 및 드레인 패턴과;
    상기 드레인 전극을 노출키기는 접촉홀을 가지는 보호막과;
    상기 접촉홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 포함하는 것을 특징으로 하는 액정표시패널.
  3. 제 2 항에 있어서,
    상기 스페이서는
    상기 게이트 라인과 대응되는 영역에 위치하는 것을 특징으로 하는 액정표시패널.
  4. 제 2 항에 있어서,
    상기 게이트 패턴과 동일물질로 형성된 공통라인을 더 구비하는 것을 특징으로 하는 액정표시패널.
  5. 제 4 항에 있어서,
    상기 스페이서는
    상기 공통라인과 대응되는 영역에 위치하는 것을 특징으로 하는 액정표시패널.
  6. 제 3 항 또는 제 5항에 있어서,
    상기 음각패턴은 상기 공통라인 및 게이트 라인 중 어느 하나와 대응되는 영역에 형성된 것을 특징으로 하는 액정표시패널.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 볼록영역은 "ㅅ", "╂" 및 "井" 형태 중 어느 하나인 것을 특징으로 하는 액정표시패널.
  9. 제 1 항에 있어서,
    상기 키패턴은
    상기 제2 기판 상에서 돌출된 돌출패턴을 포함하는 것을 특징으로 하는 액정표시패널.
  10. 제 9 항에 있어서,
    상기 돌출패턴은 "ㅅ", "╂" 및 "井" 형태 중 어느 하나인 것을 특징으로 하는 액정표시패널.
  11. 제 9 항에 있어서,
    상기 스페이서는 다수개의 서브 스페이서들로 분할되어 형성되고,
    상기 돌출패턴은 상기 다수개의 서브 스페이서들 사이에 삽입되는 것을 특징으로 하는 액정표시패널.
  12. 제 9 항에 있어서,
    상기 돌출패턴은 원형의 띠 형태인 것을 특징으로 하는 액정표시패널.
  13. 제 12 항에 있어서,
    상기 원형의 띠 형태의 돌출패턴에 의해 마련되는 공간 내에 상기 스페이서가 부분적으로 위치하는 것을 특징으로 하는 액정표시패널.
  14. 제 9 항 또는 제 12 항에 있어서,
    상기 돌출패턴은 반도체 패턴, 금속층 및 절연층을 포함하는 것을 특징으로 하는 액정표시패널.
  15. 제 1 항에 있어서,
    상기 제1 박막 패턴들은
    상기 제1 기판 상에 셀영역을 구획하는 블랙 매트릭스와;
    상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터를 포함하는 것을 특징으로 하는 액정표시패널.
  16. 제 15 항에 있어서,
    상기 컬러필터 상에 상기 블랙 매트릭스 및 컬러필터가 형성된 제1 기판을 평탄화시키는 평탄화층을 더 포함하는 것을 특징으로 하는 액정표시패널.
  17. 제 15 항에 있어서,
    상기 컬러필터가 형성된 제1 기판 상에 형성됨과 아울러 상기 제2 박막 패턴들에 포함되는 화소전극과 수직전계를 이루는 공통전극을 더 포함하는 것을 특징으로 하는 액정표시패널.
  18. 제 1 항에 있어서,
    상기 스페이서가 형성된 제1 기판 상에 형성된 제1 배향막과,
    상기 키패턴이 형성된 제2 기판 상에 형성된 제2 배향막을 더 포함하는 것을 특징으로 하는 액정표시패널.
  19. 제1 기판 상에 제1 박막 패턴들을 형성하는 단계와;
    상기 제1 기판과 대향하는 제2 기판 상에 제2 박막 패턴들을 형성함과 아울러 오목영역과 볼록영역을 포함하는 음각형태의 키(key)패턴을 형성하는 단계와;
    상기 제2 기판 상에 형성된 키(key)패턴 의해 고정되는 스페이서를 사이에 두고 상기 제1 기판 및 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  20. 제 19 항에 있어서,
    상기 제2 박막 패턴들을 형성하는 단계는
    상기 제2 기판 상에 박막 트랜지스터의 게이트 전극, 상기 게이트전극과 접속되는 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴을 덮도록 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 반도체 패턴을 형성하고 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속되는 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스 및 드레인 패턴을 형성하는 단계와;
    상기 드레인 전극을 노출키기는 접촉홀을 가지는 보호막을 형성하는 단계와;
    상기 접촉홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  21. 제 20 항에 있어서,
    상기 스페이서는
    상기 게이트 라인과 대응되는 영역에 위치하는 것을 특징으로 하는 액정표시패널의 제조방법.
  22. 제 20 항에 있어서,
    상기 게이트 패턴을 형성하는 단계는
    상기 게이트 패턴과 동일물질인 공통라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  23. 제 22 항에 있어서,
    상기 스페이서는
    상기 공통라인과 대응되는 영역에 위치하는 것을 특징으로 하는 액정표시패널의 제조방법.
  24. 제 21 항 또는 제 23 항에 있어서,
    상기 공통라인 및 게이트 라인 중 어느 하나를 형성하는 단계는
    상기 스페이서와 대응되는 영역에 상기 음각패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  25. 삭제
  26. 제 19 항에 있어서,
    상기 볼록영역은 "ㅅ", "╂" 및 "井" 형태 중 어느 하나인 것을 특징으로 하는 액정표시패널의 제조방법.
  27. 제 19 항에 있어서,
    상기 키패턴을 형성하는 단계는
    상기 제2 기판 상에서 돌출된 돌출패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  28. 제 27 항에 있어서,
    상기 돌출패턴은 "ㅅ", "╂" 및 "井" 형태 중 어느 하나인 것을 특징으로 하는 액정표시패널의 제조방법.
  29. 제 27 항에 있어서,
    상기 스페이서는 다수개의 서브 스페이서들로 분할되어 형성되고,
    상기 돌출패턴은 상기 다수개의 서브 스페이서들 사이에 삽입되는 것을 특징으로 하는 액정표시패널의 제조방법.
  30. 제 27 항에 있어서,
    상기 돌출패턴은 원형의 띠 형태로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  31. 제 30 항에 있어서,
    상기 원형의 띠 형태의 돌출패턴에 의해 마련되는 공간 내에 상기 스페이서 가 부분적으로 위치하는 것을 특징으로 하는 액정표시패널의 제조방법.
  32. 제 27 항 또는 제 30 항에 있어서,
    상기 돌출패턴은 반도체 패턴, 금속층 및 절연층을 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  33. 제 19 항에 있어서,
    상기 제1 박막 패턴들을 형성하는 단계는
    상기 제1 기판 상에 셀영역을 구획하는 블랙 매트릭스를 형성하는 단계와;
    상기 블랙 매트릭스에 의해 구획되는 셀영역에 컬러필터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  34. 제 33 항에 있어서,
    상기 컬러필터 상에 상기 블랙 매트릭스 및 컬러필터가 형성된 제1 기판을 평탄화시키는 평탄화층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  35. 제 33 항에 있어서,
    상기 컬러필터가 형성된 제1 기판 상에 위치함과 아울러 상기 제2 박막 패들 내에 포함되는 화소전극과 수직전계를 이루는 공통전극을 형성하는 단계를 더 포함 하는 것을 특징으로 하는 액정표시패널의 제조방법.
  36. 제 19 항에 있어서,
    상기 스페이서가 형성된 제1 기판 상에 제1 배향막을 형성하는 단계와;
    상기 키패턴이 형성된 제2 기판 상에 제2 배향막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020040105894A 2004-12-14 2004-12-14 액정표시패널 및 그 제조방법 KR100669099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040105894A KR100669099B1 (ko) 2004-12-14 2004-12-14 액정표시패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040105894A KR100669099B1 (ko) 2004-12-14 2004-12-14 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060067045A KR20060067045A (ko) 2006-06-19
KR100669099B1 true KR100669099B1 (ko) 2007-01-16

Family

ID=37161675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040105894A KR100669099B1 (ko) 2004-12-14 2004-12-14 액정표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100669099B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945045B1 (ko) 2008-05-09 2010-03-05 (주)엔디스 액정표시소자의 스페이서 및 마이크로 그루브 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258257B1 (ko) * 2006-11-27 2013-04-25 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
TWI514039B (zh) * 2014-01-13 2015-12-21 Au Optronics Corp 畫素結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158053A (ja) * 1991-12-05 1993-06-25 Sharp Corp 液晶表示装置の製造方法
JPH1138422A (ja) 1997-07-23 1999-02-12 Sharp Corp 液晶表示素子およびその製造方法
JP2000214469A (ja) 1999-01-25 2000-08-04 Sharp Corp 液晶表示素子
JP2001343654A (ja) 2000-06-01 2001-12-14 Nec Corp 液晶表示素子およびその製造方法
JP2002169165A (ja) 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法およびフレキソ印刷版
JP2004191841A (ja) 2002-12-13 2004-07-08 Fujitsu Ltd 液晶パネル及びその製造方法
KR20050122986A (ko) * 2004-06-26 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158053A (ja) * 1991-12-05 1993-06-25 Sharp Corp 液晶表示装置の製造方法
JPH1138422A (ja) 1997-07-23 1999-02-12 Sharp Corp 液晶表示素子およびその製造方法
JP2000214469A (ja) 1999-01-25 2000-08-04 Sharp Corp 液晶表示素子
JP2001343654A (ja) 2000-06-01 2001-12-14 Nec Corp 液晶表示素子およびその製造方法
JP2002169165A (ja) 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法およびフレキソ印刷版
JP2004191841A (ja) 2002-12-13 2004-07-08 Fujitsu Ltd 液晶パネル及びその製造方法
KR20050122986A (ko) * 2004-06-26 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945045B1 (ko) 2008-05-09 2010-03-05 (주)엔디스 액정표시소자의 스페이서 및 마이크로 그루브 형성방법

Also Published As

Publication number Publication date
KR20060067045A (ko) 2006-06-19

Similar Documents

Publication Publication Date Title
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US7436472B2 (en) Liquid crystal display device and method with color filters having overcoat layer thereover formed on substrate except for fourth color filter formed on the overcoat layer
US8054395B2 (en) Liquid crystal display device and fabrication method thereof
KR100920481B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
KR101267065B1 (ko) 액정표시장치 및 그 제조방법
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR101623188B1 (ko) 액정표시장치 및 그 제조방법
KR20130107379A (ko) 표시 패널 및 이의 제조 방법
US20200026133A1 (en) Array substrate and method of manufacturing the same, display panel and method of manufacturing the same, display device
KR101323473B1 (ko) 수평 전계 인가형 액정표시패널 및 그 제조방법
KR20120047569A (ko) 액정 표시 패널 및 그의 제조 방법
KR20060073379A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US8665413B2 (en) Thin film transistor array panel, liquid crystal display, and manufacturing method thereof
KR101350609B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101127822B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20080042466A (ko) 액정표시패널 및 그 제조방법
KR100669099B1 (ko) 액정표시패널 및 그 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US9671633B2 (en) Display device and method of manufacturing the same
KR20060073378A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101590381B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13