KR101601059B1 - 횡전계 방식 액정표시장치 - Google Patents

횡전계 방식 액정표시장치 Download PDF

Info

Publication number
KR101601059B1
KR101601059B1 KR1020090092728A KR20090092728A KR101601059B1 KR 101601059 B1 KR101601059 B1 KR 101601059B1 KR 1020090092728 A KR1020090092728 A KR 1020090092728A KR 20090092728 A KR20090092728 A KR 20090092728A KR 101601059 B1 KR101601059 B1 KR 101601059B1
Authority
KR
South Korea
Prior art keywords
connection pattern
substrate
layer
liquid crystal
thin film
Prior art date
Application number
KR1020090092728A
Other languages
English (en)
Other versions
KR20110035145A (ko
Inventor
정보영
박성일
김병구
김수호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090092728A priority Critical patent/KR101601059B1/ko
Publication of KR20110035145A publication Critical patent/KR20110035145A/ko
Application granted granted Critical
Publication of KR101601059B1 publication Critical patent/KR101601059B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 횡전계 방식 액정표시장치에 있어서, 상부기판에 투명 도전층을 형성하여 정전기를 제거하고자 하며, 이를 위해 하부기판에 게이트 배선 또는 데이터 배선과 동일물질로 이루어지는 제 1 연결패턴과 공통전극과 동일물질로 이루어지는 제 2 연결패턴을 이용함으로써, 보다 효율적인 정전기의 제거가 가능하다.
액정표시장치, 횡전계, 정전기

Description

횡전계 방식 액정표시장치 {In-plane switching mode liquid crystal display device}
본 발명은 횡전계 방식 액정표시장치에 관한 것으로, 특히 정전기에 의한 손상을 효과적으로 방지할 수 있는 횡전계 방식 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
위와 같이 횡전계 방식 액정표시장치는 넓은 시야각의 장점을 갖는다. 그러나, 상기 공통전극과 화소전극이 모두 하부기판에 형성되기 때문에 발생하는 문제가 있다. 즉, 횡전계 방식 액정표시장치가 구동되는 동안 상부기판인 컬러필터 기판에 정전기가 발생하는 경우, 이를 외부로 방출할 수 있는 구성이 존재하지 않는다.
즉, 하부기판에는 화소전극, 공통전극 등 금속물질로 이루어지는 구성 요소가 존재하기 때문에 이를 통해 정전기를 외부로 방출할 수 있으나, 횡전계 방식 액정표시장치의 경우 상부기판인 컬러필터 기판에는 컬러필터층 등 비금속물질로 이루어지는 구성 요소만이 존재하기 때문에, 정전기에 의한 손상이 발생하고 있다.
본 발명은 위와 같이 횡전계 방식 액정표시장치의 상부기판인 컬러필터 기판에서의 정전기에 의한 손상을 방지하고자 한다.
즉, 컬러필터 기판에 별도의 구성 요소를 형성하고, 이를 통해 정전기를 효과적으로 제거하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은 다수의 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을포함하는 제 1 기판의 상기 표시영역에서 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되며, 상기 각 화소영역에 위치하는 박막트랜지스터와; 상기 비표시영역의 상기 제 1 기판 상에 위치하는 제 1 연결패턴과; 상기 박막트랜지스터 및 상기 제 1 연결패턴을 덮으며, 상기 제 1 연결패턴의 일측 및 타측을 각각 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호층과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 박막트랜지스터와 연결된 화소전극과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 화소전극과 교대로 배열되는 공통전극과; 상기 보호층 상에 위치하며, 상기 제 1 콘택홀을 통해 상기 제 1 연결패턴의 일측과 연결된 제 2 연결패턴과; 상기 보호층 상에 위치하며, 상기 제 2 콘택홀을 통해 상기 제 1 연결패턴의 타측과 연결되고, 그라운드에 접지된 FPCB와; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 제 2 연결패턴과 접촉하는 도전 도트와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하는 횡전계 방식 액정표시장치을 제공한다.
다른 관점에서, 본 발명은 다수의 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에서 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되며, 상기 각 화소영역에 위치하는 박막트랜지스터와; 상기 비표시영역의 상기 제 1 기판 상에 위치하는 제 1 연결패턴과; 상기 박막트랜지스터 및 상기 제 1 연결패턴을 덮으며, 상기 제 1 연결패턴의 일측 및 타측을 각각 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호층과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 박막트랜지스터와 연결된 화소전극과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 화소전극과 교대로 배열되는 공통전극과; 상기 보호층 상에 위치하며, 일측이 상기 제 1 콘택홀을 통해 상기 제 1 연결패턴의 일측과 연결되고 타측이 상기 제 2 콘택홀을 통해 상기 제 1 연결패턴의 타측과 연결된 제 2 연결패턴과; 상기 보호층 상에 위치하며, 상기 제 2 연결패턴의 타측과 연결되며 그라운드에 접지된 FPCB와; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 제 2 연결패턴과 접촉하는 도 전 도트와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하는 횡전계 방식 액정표시장치을 제공한다.
상기 제 1 연결패턴은 상기 제 2 연결패턴보다 작은 저항을 갖는 물질로 이루어지는 것이 특징이다.
상기 제 1 연결패턴은 상기 게이트 배선 또는 상기 데이터 배선과 동일층에 동일물질로 이루어지며, 상기 제 2 연결패턴은 상기 공통전극과 동일층에 동일물질로 이루어지는 것이 특징이다.
상기 제 1 연결패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나로 이루어지고, 상기 제 2 연결패턴은 ITO 또는 IZO로 이루어지는 것이 특징이다.
상기 도전 도트는 은으로 이루어지는 것이 특징이다.
상기 제 2 기판의 제 2 면에 위치하며 상기 박막트랜지스터에 대응하는 블랙매트릭스와; 상기 제 2 기판의 제 2 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터를 포함하는 것이 특징이다.
본 발명은 횡전계 방식 액정표시장치의 컬러필터 기판 외부에 투명 도전층을 형성하고 하부 기판의 연결패턴에 연결되도록 하여, 컬러필터 기판에 발생한 정전기를 제거함으로써, 정전기에 의한 손상을 방지한다.
또한, 하부 기판의 제 2 연결패턴을 저저항 금속 물질로 이루어지는 제 1 연 결패턴과 연결시킴으로써, 정전기에 의한 제 2 연결패턴의 손상을 방지하여 효과적인 정전기의 제거가 가능하다.
또한, 하부 기판의 제 2 연결패턴과 저저항 금속 물질로 이루어지는 제 1 연결패턴의 투 웨이 패스(two-way path)를 이용하여 정전기를 제거함으로써, 정전기의 제거가 보다 용이해진다.
또한, 상기한 바와 같은 투 웨이 패스 구조의 제 1 및 제 2 연결패턴에 의해, 이중 어느 하나가 손상되더라도 정전기의 제거가 가능한 구조적 장점을 갖는다.
이하, 도면을 참조하여 본 발명에 대해 자세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.
도시한 바와 같이, 횡전계 방식 액정표시장치(100)는 마주보는 제 1 및 제 2 기판(110, 160)과, 상기 제 1 및 제 2 기판(110, 160) 사이에 개재되어 있는 액정층(170)과, 상기 제 1 및 제 2 기판(110, 160) 사이 가장자리에 위치하여 상기 액정층(170)의 누설을 방지하기 위한 씰패턴(182)을 포함하여 이루어진다.
상기 제 1 기판(110)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NA)으로 구분되어 있다.
먼저 상기 표시영역(DA)을 살펴보면, 상기 제 1 기판(110)에는 게이트 전 극(112)과, 상기 게이트 전극(112)을 덮는 게이트 절연막(120)과, 상기 게이트 절연막(120) 상에서 상기 게이트 전극(112)과 대응되며 액티브층(122) 및 오믹콘택층(124)으로 이루어지는 반도체층(126)과, 상기 반도체층(126) 상에서 서로 이격하여 위치하는 소스 전극(132) 및 드레인 전극(134)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(120)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(122)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(124)은 불순물 비정질 실리콘으로 이루어진다.
또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게이트 전극(112)과 연결되며, 상기 데이터 배선은 상기 박막트랜지스터(Tr)의 소스 전극(132)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.
상기 박막트랜지스터(Tr) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(134)을 노출시키는 드레인 콘택홀(142)을 포함하는 보호층(140)이 형성되어 있다. 상기 보호층(140)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.
상기 보호층(140) 상에는 서로 교대로 배열되는 화소전극(152)과 공통전극(154)이 위치하고 있다. 상기 화소전극(152)은 상기 드레인 콘택홀(142)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(134)과 연결되어 있으며, 상기 공통전극(154)과 수평 전계를 형성하여 상기 액정층(170)을 구동시킨다.
한편, 상기 비표시영역(NA)을 살펴보면, 상기 제 1 기판(110) 상에 상기 게이트 절연막(120)과 상기 보호층(140)이 적층되어 있고, 상기 보호층(140) 상부에 연결패턴(156)이 형성되어 있다. 또한, 상기 연결패턴(156)의 일측에는 FPCB(flexible printed circuit board)(186)가 연결되어 있다.
상기한 구성이 형성되어 있는 제 1 기판(110)은 어레이 기판으로 지칭될 수도 있다.
상기 제 1 기판(110)과 마주하는 상기 제 2 기판(160)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(162)와 상기 블랙매트릭스(162) 상에 위치하는 컬러필터층(164)이 형성되어 있다. 상기 블랙매트릭스(162)와 상기 컬러필터층(164)은 상기 제 1 기판(110)과 마주하도록 상기 제 2 기판(160)의 내측면에 위치하고 있다. 상기 블랙매트릭스(162)는 블랙 레진(resin)으로 이루어진다.
또한, 상기 제 2 기판(160)의 외측면에는 투명 도전성 물질로 이루어지는 투명 도전체층(166)이 형성되어 있다. 상기 투명 도전체층(166)은 상기 제 2 기판(160)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구성이 형성되어 있는 제 2 기판(160)은 컬러필터 기판이라 지칭될 수도 있다.
횡전계 방식 액정표시장치(100)에서는 화소전극(152)과 공통전극(154)이 모두 하부기판인 제 1 기판(110) 상에 형성되며 상부기판인 제 2 기판(160)에 형성되 는 블랙매트릭스(162)와 컬러필터층(164)은 모두 절연물질로 이루어지기 때문에, 제 2 기판(160)에 정전기가 발생하는 경우 이를 제거할 수 없게 된다. 따라서, 본 발명에서는 제 2 기판(160) 외측면에 도전성 물질을 이용하여 상기 투명 도전체층(166)을 형성함으로써, 정전기의 통로 역할을 한다. 또한, 횡전계 방식 액정표시장치(100)는 제 2 기판(160)으로 빛이 통과하여 영상을 구현하므로, 상기 투명 도전체층(160)이 투명한 물질로 이루어져야 한다.
상기 제 2 기판(160) 외측면의 상기 투명 도전체층(166)과 상기 제 1 기판(110)에 형성되어 있는 상기 연결패턴(156)을 연결하는 도전 도트(conductive dot)(184)가 형성되어 있다. 상기 도전 도트(184)는 은(Ag)으로 이루어질 수 있다.
위와 같은 구성에 의하면, 상기 제 2 기판(160) 상에 발생한 정전기는 상기 투명 도전체층(166), 상기 도전 도트(184), 상기 연결패턴(156)을 통해 상기 FPCB(186)로 전달되며, 상기 FPCB(186)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.
여기서, 상기 연결패턴(156)은 상기 공통전극(154) 또는 화소전극(152)과 동일하게 투명 도전성 물질인 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)로 이루어지는데, 상기 연결패턴(156)이 외부로 노출되기 때문에 손상에 의해 연결이 끊어지는 문제가 발생한다. 또한, ITO 또는 IZO와 같은 물질은 비교적 저항이 크기 때문에, 정전기에 의해 전기적 손상이 발생하게 된다. 이러한 경우, 제 2 기판(160)에 발생하는 정전기가 제거될 수 없기 때문에, 제 2 기판(160)에 정전기에 의한 손상이 발생하고 있다.
도 4는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도로, 상기한 제 1 실시예에서의 문제점을 극복하기 위한 것이다.
도시한 바와 같이, 횡전계 방식 액정표시장치(200)는 마주보는 제 1 및 제 2 기판(210, 260)과, 상기 제 1 및 제 2 기판(210, 260) 사이에 개재되어 있는 액정층(270)과, 상기 제 1 및 제 2 기판(210, 260) 사이 가장자리에 위치하여 상기 액정층(270)의 누설을 방지하기 위한 씰패턴(282)을 포함하여 이루어진다.
상기 제 1 기판(210)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NA)으로 구분되어 있다.
먼저 상기 표시영역(DA)을 살펴보면, 상기 제 1 기판(210)에는 게이트 전극(212)과, 상기 게이트 전극(212)을 덮는 게이트 절연막(220)과, 상기 게이트 절연막(220) 상에서 상기 게이트 전극(212)과 대응되며 액티브층(222) 및 오믹콘택층(224)으로 이루어지는 반도체층(226)과, 상기 반도체층(226) 상에서 서로 이격하여 위치하는 소스 전극(232) 및 드레인 전극(234)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(220)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(222)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(224)은 불순물 비정질 실리콘으로 이루어진다.
또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게 이트 전극(212)과 연결되며, 상기 데이터 배선은 상기 박막트랜지스터(Tr)의 소스 전극(232)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.
상기 박막트랜지스터(Tr) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(234)을 노출시키는 드레인 콘택홀(242)을 포함하는 보호층(240)이 형성되어 있다. 상기 보호층(240)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.
상기 보호층(240) 상에는 서로 교대로 배열되는 화소전극(252)과 공통전극(254)이 위치하고 있다. 상기 화소전극(252)은 상기 드레인 콘택홀(242)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(234)과 연결되어 있으며, 상기 공통전극(254)과 수평 전계를 형성하여 상기 액정층(270)을 구동시킨다.
한편, 상기 비표시영역(NA)을 살펴보면, 상기 제 1 기판(210) 상에 제 1 연결패턴(214)이 위치하고, 게이트 절연막(220)과 보호층(240)이 상기 제 1 연결패턴(214) 상에 순차 적층되어 있다. 이때, 상기 게이트 절연막(220)과 상기 보호층(240)에는 상기 제 1 연결패턴(214)의 양 측을 노출시키는 제 1 및 제 2 콘택홀(244, 246)이 형성되어 있다. 또한, 상기 보호층(240) 상에는 제 2 연결패턴(256)이 상기 제 1 콘택홀(244)을 통해 상기 제 1 연결패턴(214)의 일측과 접촉하여 연결되고 있으며, FPCB(286)가 상기 제 2 콘택홀(246)을 통해 상기 제 1 연결 패턴(214)의 타측과 접촉하여 연결되어 있다. 즉, 상기 제 2 연결패턴(256)과 상기 FPCB(286)는 상기 제 1 연결패턴(214)을 통해 서로 전기적으로 연결되어 있다.
상기 제 1 연결패턴(214)은 저저항 금속물질로 이루어지며, 상기 게이트 전극(212)과 동일층에 동일물질로 이루어진다. 이와 달리, 상기 제 1 연결패턴(214)은 상기 게이트 절연막(220) 상에 상기 소스 및 드레인 전극(232, 234)과 동일층에 동일물질로 이루어질 수 있다. 예를 들어, 상기 저저항 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나이다. 상기 제 2 연결패턴(256)은 상기 보호층(240) 상에 위치하며, 상기 화소전극(252) 및 상기 공통전극(254)과 동일층에 동일물질로 이루어진다. 즉, 상기 제 2 연결패턴(256)은 ITO 또는 IZO와 같은 투명 도전성 물질로 이루어진다. 이때, 상기 제 2 연결패턴(256)을 이루는 물질의 저항은 상기 제 1 연결패턴(214)을 이루는 물질의 저항보다 크다.
상기한 구성이 형성되어 있는 제 1 기판(210)은 어레이 기판으로 지칭될 수도 있다.
상기 제 1 기판(210)과 마주하는 상기 제 2 기판(260)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(262)와 상기 블랙매트릭스(262) 상에 위치하는 컬러필터층(264)이 형성되어 있다. 상기 블랙매트릭스(262)와 상기 컬러필터층(264)은 상기 제 1 기판(210)과 마주하도록 상기 제 2 기판(260)의 내측면에 위치하고 있다. 상기 블랙매트릭스(262)는 블랙 레진(resin)으로 이루어진다.
또한, 상기 제 2 기판(260)의 외측면에는 투명 도전성 물질로 이루어지는 투명 도전체층(266)이 형성되어 있다. 상기 투명 도전체층(266)은 상기 제 2 기판(260)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구성이 형성되어 있는 제 2 기판(260)은 컬러필터 기판이라 지칭될 수도 있다.
또한, 상기 제 2 기판(260) 외측면의 상기 투명 도전체층(266)과 상기 제 1 기판(210)에 형성되어 있는 상기 제 2 연결패턴(256)을 연결하는 도전 도트(conductive dot)(284)가 형성되어 있다. 상기 도전 도트(284)는 은(Ag)으로 이루어질 수 있다.
위와 같은 구성에 의하면, 상기 제 2 기판(260) 상에 발생한 정전기는 상기 투명 도전체층(266), 상기 도전 도트(284), 상기 제 2 연결패턴(256) 및 제 1 연결패턴(214)을 통해 상기 FPCB(286)로 전달되며, 상기 FPCB(286)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.
또한, ITO 등의 투명 도전성 물질로 이루어지는 상기 제 2 연결패턴(256)은 저저항 금속 물질로 이루어지는 상기 제 1 연결패턴(214)과 연결되기 때문에, 전기적 저항이 줄어들어 정전기에 의한 전기적 손상을 방지할 수 있다. 또한, 상기 제 1 연결패턴(214)은 상기 게이트 절연막(220) 및 상기 보호층(240)에 의해 덮여 있기 때문에, 제 1 실시예에서 상기 연결패턴(156)이 노출되어 발생하는 손상 또한 방지된다.
도 5는 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.
도시한 바와 같이, 횡전계 방식 액정표시장치(300)는 마주보는 제 1 및 제 2 기판(310, 360)과, 상기 제 1 및 제 2 기판(310, 360) 사이에 개재되어 있는 액정층(370)과, 상기 제 1 및 제 2 기판(310, 360) 사이 가장자리에 위치하여 상기 액정층(370)의 누설을 방지하기 위한 씰패턴(382)을 포함하여 이루어진다.
상기 제 1 기판(310)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NA)으로 구분되어 있다.
먼저 상기 표시영역(DA)을 살펴보면, 상기 제 1 기판(310)에는 게이트 전극(312)과, 상기 게이트 전극(312)을 덮는 게이트 절연막(320)과, 상기 게이트 절연막(320) 상에서 상기 게이트 전극(312)과 대응되며 액티브층(322) 및 오믹콘택층(324)으로 이루어지는 반도체층(326)과, 상기 반도체층(326) 상에서 서로 이격하여 위치하는 소스 전극(332) 및 드레인 전극(334)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(320)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(322)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(324)은 불순물 비정질 실리콘으로 이루어진다.
또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게이트 전극(312)과 연결되며, 상기 데이터 배선은 상기 박막트랜지스터(Tr)의 소스 전극(332)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.
상기 박막트랜지스터(Tr) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(334)을 노출시키는 드레인 콘택홀(342)을 포함하는 보호층(340)이 형성되어 있다. 상기 보호층(340)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.
상기 보호층(340) 상에는 서로 교대로 배열되는 화소전극(352)과 공통전극(354)이 위치하고 있다. 상기 화소전극(352)은 상기 드레인 콘택홀(342)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(334)과 연결되어 있으며, 상기 공통전극(354)과 수평 전계를 형성하여 상기 액정층(370)을 구동시킨다.
한편, 상기 비표시영역(NA)을 살펴보면, 상기 제 1 기판(310) 상에 제 1 연결패턴(314)이 위치하고, 게이트 절연막(320)과 보호층(340)이 상기 제 1 연결패턴(314) 상에 순차 적층되어 있다. 이때, 상기 게이트 절연막(320)과 상기 보호층(340)에는 상기 제 1 연결패턴(314)의 양 측을 노출시키는 제 1 및 제 2 콘택홀(344, 346)이 형성되어 있다. 또한, 상기 보호층(340) 상에는 제 2 연결패턴(356)이 형성되어 있다. 상기 제 2 연결패턴(356)의 일끝은 상기 제 1 콘택홀(344)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되고, 상기 제 2 연결패턴(356)의 타끝은 상기 제 2 콘택홀(346)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되어 있다. 또한, FPCB(486)가 상기 제 2 연결패턴(356)과 접촉하여 연결되어 있다.
상기 제 1 연결패턴(314)은 저저항 금속물질로 이루어지며, 상기 게이트 전극(312)과 동일층에 동일물질로 이루어진다. 이와 달리, 상기 제 1 연결패턴(314)은 상기 게이트 절연막(320) 상에 상기 소스 및 드레인 전극(332, 334)과 동일층에 동일물질로 이루어질 수 있다. 예를 들어, 상기 저저항 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나이다. 상기 제 2 연결패턴(356)은 상기 보호층(340) 상에 위치하며, 상기 화소전극(352) 및 상기 공통전극(354)과 동일층에 동일물질로 이루어진다. 즉, 상기 제 2 연결패턴(356)은 ITO 또는 IZO와 같은 투명 도전성 물질로 이루어진다. 이때, 상기 제 2 연결패턴(356)을 이루는 물질의 저항은 상기 제 1 연결패턴(314)을 이루는 물질의 저항보다 크다.
상기한 구성이 형성되어 있는 제 1 기판(310)은 어레이 기판으로 지칭될 수도 있다.
상기 제 1 기판(310)과 마주하는 상기 제 2 기판(360)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(362)와 상기 블랙매트릭스(362) 상에 위치하는 컬러필터층(364)이 형성되어 있다. 상기 블랙매트릭스(362)와 상기 컬러필터층(364)은 상기 제 1 기판(310)과 마주하도록 상기 제 2 기판(360)의 내측면에 위치하고 있다. 상기 블랙매트릭스(262)는 블랙 레진(resin)으로 이루어진다.
또한, 상기 제 2 기판(360)의 외측면에는 투명 도전성 물질로 이루어지는 투 명 도전체층(366)이 형성되어 있다. 상기 투명 도전체층(366)은 상기 제 2 기판(360)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구성이 형성되어 있는 제 2 기판(360)은 컬러필터 기판이라 지칭될 수도 있다.
또한, 상기 제 2 기판(360) 외측면의 상기 투명 도전체층(366)과 상기 제 1 기판(310)에 형성되어 있는 상기 제 2 연결패턴(356)을 연결하는 도전 도트(conductive dot)(384)가 형성되어 있다. 상기 도전 도트(384)는 은(Ag)으로 이루어질 수 있다.
위와 같은 구성에 의하면, 상기 제 2 기판(360) 상에 발생한 정전기는 상기 투명 도전체층(366), 상기 도전 도트(384), 상기 제 2 연결패턴(356) 및 제 1 연결패턴(314)을 통해 상기 FPCB(386)로 전달되며, 상기 FPCB(386)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다. 상기 도전 도트(384)는 상기 FPCB(386)과 상기 제 1 연결패턴(314) 및 상기 제 2 연결패턴(356)에 의해 병렬로 연결되기 때문에, 상기 제 1 및 제 2 연결패턴(314, 356) 중 어느 하나가 손상되더라도 전기적 연결을 유지할 수 있는 장점이 있다.
또한, ITO 등의 투명 도전성 물질로 이루어지는 상기 제 2 연결패턴(356)은 저저항 금속 물질로 이루어지는 상기 제 1 연결패턴(314)과 연결되기 때문에, 전기적 저항이 줄어들어 정전기에 의한 전기적 손상을 방지할 수 있다. 또한, 상기 제 1 연결패턴(314)은 상기 게이트 절연막(320) 및 상기 보호층(340)에 의해 덮여 있기 때문에, 제 1 실시예에서 상기 연결패턴(156)이 노출되어 발생하는 손상 또한 방지된다.
도 6은 본 발명의 횡전계 방식 액정표시장치용 어레이기판의 일부에 대한 개략적인 평면도이다.
도시한 바와 같이, 다수의 화소영역(P)을 포하하는 표시영역(DA)과 비표시영역(NA)가 정의된 상기 제 1 기판(310) 상에는 서로 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(316) 및 데이터 배선(336)이 형성되어 있다. 또한, 각 화소영역(P)에는 상기 게이트 배선(316) 및 데이터 배선(336)과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(316)과 연결된 상기 게이트 전극(312)과, 상기 게이트 전극(312)을 덮는 상기 게이트 절연막(도 5의 320)과, 상기 게이트 절연막(320) 상에서 상기 게이트 전극(312)과 대응되며 액티브층(도 5의 322) 및 오믹콘택층(도 5의 324)으로 이루어지는 상기 반도체층(도 5의 326)과, 상기 반도체층(326) 상에서 서로 이격하여 위치하는 소스 전극(332) 및 드레인 전극(334)으로 구성된다. 상기 소스 전극(332)은 상기 데이터 배선(336)과 연결되어 있다.
또한, 상기 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(334)과 연결된 화소전극(352)이 위치하고 있으며, 상기 화소전극(352)과 교대로 배열되는 공통전극(354)이 위치하고 있다. 도 6에서, 화소전극(352)이 드레인 전극(334)으로부터 직접 연결되는 것으로 도시되고 있으나, 도 5에 도시된 바와 같이 화소전극(352)은 보호층(340) 상에 형성되어 있는 드레인 콘택홀(342)을 통해 드레인 전극(334)와 연결되고 있다.
한편, 상기 비표시영역(NA)에는 전술한 바와 같이 횡전계 방식 액정표시장치의 상부기판인 제 2 기판의 외측면에 형성된 투명 도전체층과 연결되어 정전기를 외부로 방출하기 위한 정전기 방출 패드부(390)와, 상기 게이트 배선(316)에 전압을 인가하기 위한 게이트 패드부(392) 및 상기 데이터 배선(336)에 전압을 인가하기 위한 데이터 패드부(394)가 위치하고 있다.
도시하지 않았지만, 상기 게이트 패드부(392) 및 상기 데이터 패드부(394)에는 FPCB가 연결되어 외부로부터 전압이 인가된다.
그리고, 상기 정전기 방출 패드부(390)는 도 3 내지 도 5에 도시된 본 발명의 제 1 내지 제 3 실시예에서 설명된 구조를 갖는다.
도 5를 참조하면, 상기 제 1 기판(310) 상에 제 1 연결패턴(314)이 위치하고, 게이트 절연막(320)과 보호층(340)이 상기 제 1 연결패턴(314) 상에 순차 적층되어 있다. 이때, 상기 게이트 절연막(320)과 상기 보호층(340)에는 상기 제 1 연결패턴(314)의 양 측을 노출시키는 제 1 및 제 2 콘택홀(344, 346)이 형성되어 있다. 또한, 상기 보호층(340) 상에는 제 2 연결패턴(356)이 형성되어 있다. 상기 제 2 연결패턴(356)의 일끝은 상기 제 1 콘택홀(344)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되고, 상기 제 2 연결패턴(356)의 타끝은 상기 제 2 콘택홀(346)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되어 있다. 또한, FPCB(486)가 상기 제 2 연결패턴(356)과 접촉하여 연결되어 있다.
상기 제 1 연결패턴(314)은 저저항 금속물질로 이루어지며, 상기 게이트 전극(312)과 동일층에 동일물질로 이루어진다. 예를 들어, 상기 저저항 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나이다. 이와 달리, 상기 제 1 연결패턴(314)은 상기 게이트 절연막(320) 상에 상기 소스 및 드레인 전극(332, 334)과 동일층에 동일물질로 이루어질 수 있다. 상기 제 2 연결패턴(356)은 상기 보호층(340) 상에 위치하며, 상기 화소전극(352) 및 상기 공통전극(354)과 동일층에 동일물질로 이루어진다.
상기 제 1 기판(310)과 마주보는 상기 제 2 기판(360) 외측면의 상기 투명 도전체층(366)과 상기 제 1 기판(310)에 형성되어 있는 상기 제 2 연결패턴(356)을 연결하는 도전 도트(conductive dot)(384)가 형성되어 있다.
위와 같은 구성에 의하면, 상기 제 2 기판(360) 상에 발생한 정전기는 상기 투명 도전체층(366), 상기 도전 도트(384), 상기 제 2 연결패턴(356) 및 제 1 연결패턴(314)을 통해 상기 FPCB(386)로 전달되며, 상기 FPCB(386)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.
도 4는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.
도 5는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.
도 6은 본 발명의 횡전계 방식 액정표시장치용 어레이기판의 일부에 대한 개략적인 평면도이다.

Claims (7)

  1. 삭제
  2. 다수의 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에서 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
    상기 게이트 배선 및 상기 데이터 배선에 연결되며, 상기 각 화소영역에 위치하는 박막트랜지스터와;
    상기 비표시영역의 상기 제 1 기판 상에 위치하는 제 1 연결패턴과;
    상기 박막트랜지스터 및 상기 제 1 연결패턴을 덮으며, 상기 제 1 연결패턴의 일측 및 타측을 각각 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호층과;
    상기 화소영역의 상기 보호층 상에 위치하며, 상기 박막트랜지스터와 연결된 화소전극과;
    상기 화소영역의 상기 보호층 상에 위치하며, 상기 화소전극과 교대로 배열되는 공통전극과;
    상기 보호층 상에 위치하며, 일측이 상기 제 1 콘택홀을 통해 상기 제 1 연결패턴의 일측과 연결되고 타측이 상기 제 2 콘택홀을 통해 상기 제 1 연결패턴의 타측과 연결된 제 2 연결패턴과;
    상기 보호층 상에 위치하며, 상기 제 2 연결패턴의 타측과 연결되며 그라운드에 접지된 FPCB와;
    상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과;
    일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 제 2 연결패턴과 접촉하는 도전 도트와;
    상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하고,
    상기 제 1 연결패턴은 상기 제 1 및 제 2 콘택홀이 형성된 부분을 제외하고 상기 보호층에 의해 완전히 덮이는 횡전계 방식 액정표시장치.
  3. 제 2항에 있어서,
    상기 제 1 연결패턴은 상기 제 2 연결패턴보다 작은 저항을 갖는 물질로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.
  4. 제 3항에 있어서,
    상기 제 1 연결패턴은 상기 게이트 배선 또는 상기 데이터 배선과 동일층에 동일물질로 이루어지며, 상기 제 2 연결패턴은 상기 공통전극과 동일층에 동일물질로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.
  5. 제 3항에 있어서,
    상기 제 1 연결패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나로 이루어지고, 상기 제 2 연결패턴은 ITO 또는 IZO로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.
  6. 제 2항에 있어서,
    상기 도전 도트는 은으로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.
  7. 제 2항에 있어서,
    상기 제 2 기판의 제 2 면에 위치하며 상기 박막트랜지스터에 대응하는 블랙매트릭스와;
    상기 제 2 기판의 제 2 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터를 포함하는 것이 특징인 횡전계 방식 액정표시장치.
KR1020090092728A 2009-09-29 2009-09-29 횡전계 방식 액정표시장치 KR101601059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092728A KR101601059B1 (ko) 2009-09-29 2009-09-29 횡전계 방식 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092728A KR101601059B1 (ko) 2009-09-29 2009-09-29 횡전계 방식 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110035145A KR20110035145A (ko) 2011-04-06
KR101601059B1 true KR101601059B1 (ko) 2016-03-09

Family

ID=44043523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092728A KR101601059B1 (ko) 2009-09-29 2009-09-29 횡전계 방식 액정표시장치

Country Status (1)

Country Link
KR (1) KR101601059B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939799B1 (ko) * 2011-12-23 2019-01-18 엘지디스플레이 주식회사 표시장치
KR101945866B1 (ko) 2012-03-19 2019-02-11 삼성디스플레이 주식회사 차폐 도전체를 가지는 액정 표시 장치
KR101432891B1 (ko) * 2012-08-30 2014-08-21 엘지디스플레이 주식회사 액정표시장치
KR102047726B1 (ko) * 2013-01-28 2019-11-22 엘지디스플레이 주식회사 인셀 터치 방식 액정표시장치 및 그 제작 방법
KR102040084B1 (ko) 2013-03-25 2019-11-05 삼성디스플레이 주식회사 표시 장치
KR102019066B1 (ko) * 2013-03-27 2019-09-06 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자
KR102310301B1 (ko) * 2014-07-18 2021-10-12 삼성디스플레이 주식회사 표시 장치
KR102319565B1 (ko) * 2015-01-08 2021-11-01 삼성디스플레이 주식회사 액정 표시 장치
CN105629603A (zh) * 2016-03-16 2016-06-01 昆山龙腾光电有限公司 显示装置及其制备方法
KR102364137B1 (ko) 2017-08-30 2022-02-16 엘지디스플레이 주식회사 표시장치
CN108663865A (zh) * 2018-07-24 2018-10-16 武汉华星光电技术有限公司 Tft阵列基板及其制造方法与柔性液晶显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206565B1 (ko) * 1996-08-08 1999-07-01 윤종용 정전기 방전을 위한 평면 구동 액정 표시 장치 및 그 제조 방법
KR101267065B1 (ko) * 2006-01-23 2013-05-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101258085B1 (ko) * 2006-06-30 2013-04-25 엘지디스플레이 주식회사 정전기 방지가 가능한 액정표시장치 및 그 제조방법
KR101308445B1 (ko) * 2006-12-05 2013-09-16 엘지디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20110035145A (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
KR101601059B1 (ko) 횡전계 방식 액정표시장치
CN109427817B (zh) 薄膜晶体管基板以及显示器
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
KR102113607B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR102059785B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
KR101623188B1 (ko) 액정표시장치 및 그 제조방법
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR100620322B1 (ko) 횡전계 방식의 액정 표시장치 및 그 제조방법
KR101791578B1 (ko) 액정 표시 장치
CN104102057B (zh) 薄膜晶体管阵列面板及其制造方法
JP5940163B2 (ja) 半導体装置及び表示装置
US10656482B2 (en) Thin-film transistor substrate and liquid crystal display
US20100171896A1 (en) Liquid crystal display device and electronic apparatus
KR20110054727A (ko) 액정표시장치용 어레이 기판과 이를 포함하는 액정표시장치
KR20140115037A (ko) 표시 장치 및 이의 제조 방법
US10503035B2 (en) Display device
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20150086969A (ko) 액정 표시 장치 및 이의 제조 방법
KR20120044813A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법
KR101374111B1 (ko) 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR101637876B1 (ko) 횡전계 방식 액정표시장치
KR101668993B1 (ko) 횡전계 방식 액정표시장치
KR20120058231A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5