KR20080078089A

KR20080078089A - 표시기판 및 이의 제조 방법, 표시장치

Info

Publication number: KR20080078089A
Application number: KR1020070017643A
Authority: KR
Inventors: 정민경; 박용한; 김현영
Original assignee: 삼성전자주식회사
Priority date: 2007-02-22
Filing date: 2007-02-22
Publication date: 2008-08-27
Also published as: CN101320147A

Abstract

정전기성 불량을 감소시키기 위한 표시기판 및 이의 제조 방법, 표시장치가 개시된다. 표시기판은 기판, 가드 링 및 연결 라인을 포함한다. 기판은 복수의 단위 화소들이 정의된 화소영역 및 화소영역에 신호를 인가하기 위한 패드들이 형성된 주변영역을 포함하는 복수의 액티브 영역을 포함한다. 가드 링은 액티브 영역을 둘러싸도록 기판 상에 형성되며, 단위 화소에 형성된 화소 전극과 동일층으로 형성된다. 연결 라인은 가드 링과는 다른 층으로 형성되며, 가드 링과 패드를 전기적으로 연결시키는 연결 라인을 포함한다 가드 링과 패드를 전기적으로 연결시키는 연결 라인을 유기 절연층 형성 이전에 형성함으로써, 연결 라인을 화소 전극과 동일층으로 형성할 경우에 유기 절연층의 단차부에서 발생할 수 있는 연결 라인의 패터닝 불량을 방지할 수 있다. 이에 따라, 패드들 간의 쇼트 불량을 방지할 수 있다.

표시 기판용 모기판, 정전기, 연성인쇄회로기판 패드, 가드 링, 셀 가드 링,

Description

표시기판 및 이의 제조 방법, 표시장치{DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME, DISPLAY APPARATUS}

도 1은 본 발명의 실시예에 따른 표시기판의 개략도이다.

도 2는 도 1의 영역 A를 확대하여 도시한 확대도이다.

도 3은 도 2의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.

도 4 내지 도 9는 본 발명의 실시예에 따른 표시기판의 제조 방법을 도시한 공정도들이다.

도 10은 도 1의 영역 A를 본 발명의 다른 실시예에 따라 도시한 확대도이다.

도 11은 도 10의 III-III'선 및 IV-IV'선을 따라 절단한 단면도이다.

도 12 내지 도 18은 본 발명의 다른 실시예에 따른 표시기판의 제조 방법을 도시한 공정도들이다.

도 19는 본 발명의 실시예에 따른 표시장치의 개략도이다.

도 20은 도 19의 영역 B를 확대하여 도시한 확대도이다.

<도면의 주요부분에 대한 부호의 설명>

200 : 표시기판 GS : 베이스 기판

10 : 액티브 영역 PA : 화소영역

CA : 주변영역 11 : 패드들

12 : FPC 패드 13 : 금속 패드층

14 : 투명 패드층 PE : 화소 전극

20 : 가드 링 15 : 연결 라인

600 : 표시장치 300 : 제1 기판

400 : 제2 기판 30 : 연결 라인 잔류부

본 발명은 표시기판 및 이의 제조 방법, 표시장치에 관한 것으로, 보다 상세하게는 정전기성 불량을 감소시키기 위한 표시기판 및 이의 제조 방법, 표시장치에 관한 것이다.

일반적으로, 액정표시패널에 적용되는 표시기판의 제조 공정 중에는 배향막에 일정 방향의 결을 형성하기 위한 러빙 공정이 포함되며, 이러한 배향막 러빙 공정 진행 중에 정전기가 가장 많이 발생한다. 즉, 배향막 러빙 공정 중에는 양전하로 대전된 표시기판과 음전하로 대전된 러빙포 간의 강한 마찰에 의해 전하의 균형이 깨지면서 러빙포에 차지된 전하들이 표시기판으로 방전된다. 이에 따라 표시기판에는 정전기 불량이 발생하며, 이러한 정전기 불량은 특히 표시기판에 형성된 금속박막이 절연층 사이로 노출된 부분에서 많이 발생한다. 따라서, 표시기판의 제조 공정 중에는 전기 발생 시 기판 전면으로 정전기를 분산시키기 위하여 화소 전극과 동일 재질로 표시기판의 가장자리에 가드 링을 형성하는 것이 일반적이다.

이에 본 발명의 기술적 과제는 이러한 종래의 점에 착안한 것으로, 본 발명의 목적은 정전기성 불량을 개선하기 위한 표시기판을 제공하는 것이다.

본 발명의 다른 목적은 정전기성 불량을 개선하기 위한 표시기판의 제조 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 정전기성 불량을 개선하기 위한 표시장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시기판은 기판,가드 링 및 연결 라인을 포함한다. 상기 기판은 복수의 단위 화소들이 정의된 화소영역 및 상기 화소영역에 신호를 인가하기 위한 패드들이 형성된 주변영역을 포함하는 복수의 액티브 영역을 포함한다. 상기 가드 링은 상기 액티브 영역을 둘러싸도록 상기 기판 상에 형성되며, 상기 단위 화소에 형성된 화소 전극과 동일층으로 형성된다. 상기 연결 라인은 상기 가드 링과는 다른 층으로 형성되며, 상기 가드 링과 상기 패드를 전기적으로 연결시키는 연결 라인을 포함한다.

상기한 본 발명의 다른 목적을 실현하기 위하여 실시예에 따른 표시기판의 제조 방법은 화소영역 및 주변영역을 포함하는 액티브 영역이 정의된 기판 상에 게이트 라인을 포함하는 제1 금속패턴을 형성하는 단계와, 제1 금속패턴이 형성된 상기 기판 상에 제1 절연층을 형성하는 단계와, 제1 절연층 상에 데이터 라인을 포함하는 제2 금속패턴을 형성하는 단계와, 제2 금속패턴이 형성된 기판 상에 제2 절연 층을 형성하는 단계와, 제2 절연층 상에 단위 화소에 대응하는 화소 전극 및 액티브 영역을 둘러싸는 가드 링을 형성하는 단계와, 주변영역에 제1 금속패턴과 제2 금속패턴 중 적어도 하나로 형성된 제1 패드층을 포함하는 패드들을 형성하는 단계 및 가드 링과 다른 층으로, 가드 링과 패드를 전기적으로 연결시키는 연결 라인을 형성하는 단계를 포함한다.

상기한 본 발명의 또 다른 목적을 실현하기 위하여 실시예에 따른 표시장치는 복수의 단위 화소들이 정의된 화소영역 및 상기 화소영역에 신호를 인가하기 위한 패드들이 형성된 주변영역을 포함하는 제1 기판 및 상기 패드들에 각각 연결되어 상기 제1 기판의 가장자리 방향으로 연장되고, 상기 제1 기판의 가장자리에서 절단되며, 상기 제1 기판을 둘러싸도록 제1 기판용 모기판에 형성된 가드 링과는 다른층으로 형성된 연결 라인 잔류부을 포함한다. 이때, 상기 연결 라인 잔류부는 상기 제1 기판을 둘러싸도록 상기 제1 기판용 모기판에 형성된 가드 링과, 상기 패드들을 전기적으로 연결시키기 위해 형성한 연결 라인이 스크라이빙 공정에 의해 절단되어 잔류하는 부위이다.

이러한 표시기판 및 이의 제조 방법, 표시 장치에 의하면, 가드 링과 패드를 전기적으로 연결시키는 연결 라인을 제2 절연층 형성 이전에 형성함으로써, 제2 절연층의 단차부에서 발생할 수 있는 연결 라인의 패터닝 불량을 방지할 수 있다. 이에 따라, 패드들 간의 쇼트 불량을 방지할 수 있으므로 궁극적으로 공정 중 패드로부터 유입된 정전기를 가드 링을 통해 효과적으로 분산시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한 다.

도 1은 본 발명의 실시예에 따른 표시기판의 개략도이다.

도 1을 참조하면, 표시기판(200)은 베이스 기판(GS)을 포함한다. 상기 베이스 기판(GS) 내에는 복수의 액티브 영역(10)이 형성되어 있다.

상기 액티브 영역(10)은 박막 트랜지스터와 화소 전극을 포함하는 단위 화소들이 정의된 화소영역(PA)과 상기 화소영역(PA)에 구동신호를 인가하기 위한 주변영역(CA)을 포함한다.

상기 주변영역(CA)은 영상을 제어하기 위한 제어 신호를 발생시키는 인쇄회로기판과, 상기 인쇄회로기판과 상기 화소영역을 전기적으로 연결시키는 연성인쇄회로기판과, 상기 제어신호를 구동신호로 변경시키는 구동칩(Integrated circuit,IC) 등이 배치되는 영역으로써, 상기 구동칩과 상기 데이터 라인을 전기적으로 연결시키기 위한 IC 패드들 및 상기 연성인쇄회로기판을 부착시키기 위한 FPC 패드들과 같은 복수의 패드(11)들이 형성된다.

또한, 상기 베이스 기판(GS) 상에는 상기 표시기판(200)의 제조 공정 시 발생하는 정전기를 베이스 기판(GS) 전면으로 분산시키기 위하여 상기 각각의 액티브 영역(10)을 둘러싸도록 가드 링(20)이 형성된다. 각각의 액티브 영역(10)을 둘러싸는 각각의 가드 링(20)은 전기적으로 서로 연결된다.

한편, 상기 표시기판(200)의 전체 면적 중에서, 액정표시장치와 같은 표시장치에 실질적으로 적용되는 영역은 상기 액티브 영역(10)이며, 상기 액티브 영역(10)은 스크라이빙 공정에 의해 절단되어 표시장치의 어레이 기판으로 이용된다.

따라서, 상기 가드 링(20)이 형성된 영역은 상기 스크라이빙 공정 이후에 폐기되는 영역이며, 상기 연결 라인(15)은 상기 스크라이빙 공정 시 끊어진다.

상기 스크라이빙 공정에 의해 상기 액티브 영역(10)을 어레이 기판으로 이용하는 복수개의 표시장치가 형성되며, 각각의 표시장치에는 상기 연결 라인(15)의 일부 만이 잔류하게 된다. 상기 액티브 영역(10)을 어레이 기판으로 이용하는 표시장치는 도 19 내지 도 20에서 상세히 후술하도록 한다.

이하, 도 1 내지 도 3을 참조하여 본 발명의 실시예에 따른 표시기판을 더욱 상세하게 설명하도록 한다.

도 2는 도 1의 영역 A를 확대하여 도시한 확대도이다.

도 3은 도 2의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.

도 1 내지 도 3을 참조하면, 상기 화소영역(PA)에는 제1 방향으로 연장된 게이트 라인(GL)들과, 상기 제1 방향에 교차하는 제2 방향으로 연장된 데이터 라인(DL)들에 의해 복수의 단위 화소(P)들이 정의된다. 상기 게이트 라인(GL)은 베이스 기판 상(GS)에 형성되며, 제1 금속패턴으로 형성된다. 상기 제1 금속패턴이 형성된 상기 베이스 기판(GS) 상에는 게이트 절연층(110)이 형성된다. 상기 게이트 절연층(110)은 예를들어 질화 실리콘(SiNx) 내지는 산화 실리콘(SiOx)으로 이루어질 수 있다.

상기 데이터 라인(DL)은 상기 게이트 절연층(110) 상에 형성되며, 제2 금속패턴으로 형성된다. 상기 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의된 단위 화소(P)에는 스위칭 소자인 박막 트랜지스터(TFT) 및 상기 박막 트랜지스터(TFT)와 전기적으로 연결된 화소전극(PE)이 형성된다.

구체적으로, 각 박막 트랜지스터(TFT)는 게이트 전극(G), 채널층(A), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 상기 게이트 전극(G)은 상기 게이트 라인(GL)으로부터 돌출되어 형성된 제1 금속패턴이다.

상기 채널층(A)은 상기 게이트 전극(G)에 중첩되도록 상기 게이트 절연층(110) 상에 형성되며, 일례로 비정질 실리콘으로 이루어진 반도체(121)층 및 이온 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(122)이 적층된 구조로 형성된다.

상기 소스 전극(S)은 데이터 라인(DL)으로부터 돌출되어 형성된 제2 금속패턴이다. 이때, 상기 소스 전극(S)은 상기 채널층(A)과 일부 중첩된다. 상기 드레인 전극(D)은 상기 소스 전극(S)과 마찬가지로 제2 금속패턴으로 형성되며, 상기 소스 전극(S)으로부터 소정간격 이격되어 상기 채널층(A)과 일부 중첩된다.

이때, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서는 상기 오믹 콘택층(122)이 제거되어 상기 반도체층(121)이 노출된다.

상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(GS) 상에는 패시베이션층(130)이 형성된다. 상기 패시베이션층(130)은 일례로, 질화 실리콘(SiNx) 내지 산화 실리콘(SiOx)으로 형성될 수 있다. 또한, 상기 패시베이션층(130) 상에는 유기 조성물로 이루어진 유기 절연층(140)이 형성된다. 상기 패시베이션층(130)과 상기 유기 절연층(140) 내에는 상기 드레인 전극(D)의 일단부를 노출시키는 콘택홀(CH)이 형성된다. 한편, 상기 주변영역은 구동칩이나 연성인쇄회로기판과 같은 구동을 위한 부품들이 부착되는 영역이므로 부착의 용이성을 위하여, 상기 주변영역(CA)에 대응하는 상기 유기 절연층(140)은 여타의 영역에 비해 얇은 두께로 형성되는 것이 바람직하다.

상기 유기 절연층(140) 상에는 단위 화소(P)에 대응하여 상기 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명하면서 도전성인 물질로 형성된다. 일례로, 상기 화소 전극(PE)은 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide), 비정질 인듐 틴 옥사이드(Amorphous Indium Tin Oxide) 등으로 형성될 수 있다. 상기 화소 전극(PE)은 상기 패시베이션층(130) 및 상기 유기 절연층(140)내에 형성된 콘택홀(CH)을 통해 상기 드레인 전극(D)과 전기적으로 연결된다.

상기 주변영역(CA)에는 도 1에서 상술한 바와 같이 구동칩과 상기 데이터 라인(DL)을 전기적으로 연결시키기 위한 IC 패드들 및 상기 연성인쇄회로기판을 부착시키기 위한 FPC 패드들과 같은 복수의 패드(11)들이 형성된다. 이때, 도 2 내지 도 3에서는 상기 복수의 패드(11)들 중 FPC 패드를 예로 들어 도시 및 설명하도록 하며, 상기 FPC 패드(12)는 별도의 도면 번호를 부여하도록 한다.

구체적으로, 상기 FPC 패드(12)는 상기 게이트 라인(GL)을 형성하는 제1 금속패턴이나, 상기 데이터 라인(DL)을 형성하는 제2 금속패턴 중 적어도 하나로 형성된 금속 패드층(13)과, 상기 금속 패드층(13)에 전기적으로 연결되며 상기 화소 전극(PE)과 동일층으로 형성된 투명 패드층(14)을 포함한다.

도 3에서는 상기 금속 패드층(13)을 상기 제2 금속패턴 만으로 도시하였으 나, 상기 금속 패드층(13)은 상기 제2 금속패턴만으로 형성될 수도 있고 상기 제1 금속패턴 상에 제2 금속패턴이 적층된 구조로 형성될 수도 있다. 상기 금속 패드층(13)이 제1 금속패턴 상에 제2 금속패턴이 적층된 구조로 형성될 경우, 상기 게이트 절연층(110) 내에는 상기 금속 패드층(13)을 구성하는 제1 금속패턴과 제2 금속패턴을 전기적으로 연결시키기 위한 홀이 형성된다.

상기 금속패드층(13)과 상기 투명 패드층(14) 사이에는 상기 패시베이션층(130) 및 상기 유기 절연층(140)이 형성되어 있으며, 상기 패시베이션층(130) 및 상기 유기 절연층(140) 내에는 상기 금속 패드층(13)을 일부 노출시키는 제1 홀(H1)이 형성된다.

상기 투명 패드층(14)은 제1 홀(H1)을 통해 상기 금속 패드층(13)과 접촉하며, 상기 금속 패드층(13)보다 넓은 면적으로 형성되는 것이 바람직하다.

한편, 상기 화소 전극(PE)과 상기 투명 전극층(14)이 형성된 베이스 기판(GS) 상에는 액정분자를 일정 방향으로 배열하기 위한 배향막(150)이 더 형성될 수 있다. 상기 배향막(150)은 액정과 접하는 화소영역(PA)에만 형성된다. 상기 배향막(150)의 표면에는 액정 분자를 배열하기 위한 일정 방향의 결이 형성되어야 하며, 표시기판의 제조 공정 중에는 상술한 결을 형성하기 위하여 러빙포(RUBBING CLOTH)로 상기 배향막(150)을 문지르는 러빙 공정이 수행된다. 그러나, 러빙 공정 중에는 정전기가 많이 발생하며, 상기 패드(11)들과 같이 도전성 물질이 표면으로 노출된 영역에서 더욱 빈번하게 발생한다.

따라서, 상기 표시기판(200) 상에는 도 1에서 상술한 바와 같이 표시기 판(200)의 전면으로 정전기를 분산시킴으로써 상기 액티브 영역(10)의 손상을 감소시키기 위한 가드 링(20)을 형성한다. 상기 가드 링(20)은 상기 각각의 액티브 영역(10)을 둘러싸도록 형성되며, 상기 화소 전극(PE) 및 상기 투명 전극층(14)과 동일층으로 형성된다. 상기 가드 링(20)은 연결 라인(15)을 통해 상기 FPC 패드(12)에 각각 연결되며, 정전기 발생 시 상기 FPC 패드(12)에 방전된 전하는 상기 연결 라인(15)을 통해 상기 가드 링(20)으로 분산된다.

한편, 상기 유기 절연층(140) 내에는 연성인쇄회로기판의 부착을 용이하게 하기 위하여 상기 가드 링(20)과 상기 FPC 패드(12)들 사이에 대응하여 제1 개구패턴(OPA1)이 형성된다.

따라서, 상기 가드 링(20)과 상기 FPC 패드(12)들 사이에는 유기 절연층(140) 두께 만큼의 단차가 발생한다. 종래에는, 상기 투명 전극층(14) 및 상기 가드 링(20)과 동일층으로 상기 연결 라인(15)을 형성하는 것이 일반적이었다. 그러나, 유기 절연층(140)의 제1 개구 패턴(OPA1)에 의해 상술한 단차가 발생할 경우 연결 라인(15)을 형성하기 위한 투명 도전성 물질이 제1 개구 패턴(OPA1)의 가장자리에 잔사되어 연결 라인(15)의 패터닝 불량이 발생할 수 있다. 연결 라인(15)의 패터닝 불량이 발생할 경우, FPC 패드(12)들 간의 쇼트 불량이 발생하며 표시기판의 제조 공정 중에 발생한 정전기의 분산이 저해된다.

이에 따라, 본 발명에서는 상기 연결 라인(15)을 상기 유기 절연층(140) 형성 이전에 형성함으로써 상술한 패터닝 불량을 방지한다.

구체적으로, 본 발명의 실시예에 따르면 상기 연결 라인(15)은 상기 제2 금 속패턴으로 형성되며 상기 FPC 패드의 금속 패드층(13)에 직접 연결된다.

또한, 상기 패시베이션층(130)과 상기 유기 절연층(140) 내에는 상기 가드 링(20)과 상기 연결 라인(15)을 접촉시키기 위한 제2 홀(H2)이 형성된다. 이에 따라, 각각의 FPC 패드(12)와 상기 가드 링(20)이 전기적으로 연결되며, 상기 FPC 패드(12)에 방전된 정전기는 제2 금속패턴으로 형성된 연결 라인(15)을 따라 상기 가드 링(20)으로 분산된다.

이와 같이, 본 발명의 실시예에 따르면 상기 연결 라인(15)을 유기 절연층(140) 형성 이전에 형성함으로써, 연결 라인(15)의 패터닝 불량으로 인한 FPC 패드(12)들 간의 쇼트 불량을 방지할 수 있으며, 정전기를 효과적으로 분산시킬 수 있다. 이에 따라, 표시기판의 정전기성 불량을 감소시킬 수 있다.

한편, 본 발명의 실시예에서는 FPC 패드(12)와 가드 링(20)을 연결시키는 연결 라인(15) 만을 예로들어 설명하였으나 본 발명은 이에 한정되지 않으며, 주변영역(CA)에 형성되는 여타의 패드들과 가드 링(20)을 연결시키는 연결 라인에도 적용될 수 있음은 물론이다.

이하, 도 4 내지 도 9를 참조하여 본 발명의 실시예에 따른 표시기판의 제조 방법을 설명하도록 한다.

도 2 및 도 4를 참조하면, 베이스 기판(GS) 상에 제1 금속층(미도시)을 형성한다. 상기 제1 금속층은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.

이어서, 제1 마스크를 이용한 사진-식각 공정으로 상기 제1 금속층(미도시)을 패터닝하여, 게이트 라인(GL)들, 게이트 전극(G)을 포함하는 제1 금속패턴을 형성한다. 상기 제1 금속패턴을 형성하는 식각 공정은 일례로, 습식 식각 공정으로 진행된다.

도 2 및 도 5를 참조하면, 상기 제1 금속패턴이 형성된 베이스 기판(GS) 상에 화학 기상 증착 방법을 이용하여 게이트 절연층(110), 반도체층(121) 및 오믹 콘택층(122)을 연속적으로 형성한다. 일례로, 상기 게이트 절연층(110)은 질화 실리콘 내지는 산화 실리콘으로 이루어진다. 상기 반도체층(121)은 비정질 실리콘으로 이루어진다. 상기 오믹 콘택층(122)은 이온 도핑된 비정질 실리콘으로 이루어진다.

이어서, 제2 마스크를 이용한 사진-식각 공정으로 상기 오믹 콘택층(122) 및 상기 반도체층(121)을 동시에 패터닝하여 상기 게이트 전극(G)과 중첩되는 채널층(A)을 형성한다.

상기 채널층(A)을 형성하는 식각 공정은 건식 식각으로 진행되는 것이 바람직하다.

도 2 및 도 6을 참조하면, 상기 채널층(A)이 형성된 베이스 기판(GS) 상에 제2 금속층(미도시)을 형성한다. 상기 제2 금속층은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형 성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.

이어서, 제3 마스크를 이용한 사진-식각 공정으로 상기 제2 금속층을 패터닝하여 데이터 라인(DL)들, 소스 전극(S), 드레인 전극(D), FPC 패드(12)의 금속 패드층(13) 및 연결 라인(15)을 포함하는 제2 금속패턴을 형성한다. 상기 연결 라인(15)은 상기 금속패드층(13)에 직접 연결되어 형성된다.

한편, 도 6 에서는 상기 금속 패드층(13)을 제2 금속패턴만으로 형성하였으나, 상기 금속패드층(13)은 제1 금속패턴과 제2 금속패턴이 적층된 구조로 형성될 수도 있다. 제1 금속패턴과 제2 금속패턴이 적층된 구조로 상기 금속 패드층(13)이 형성될 경우, 상기 게이트 절연층(110) 내에 상기 제1 금속패턴과 제2 금속패턴을 전기적으로 연결시키는 홀을 형성하기 위한 사진 식각 공정이 더 수행된다.

다음으로, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서 노출된 상기 오믹 콘택층(122)을 식각한다. 상기 오믹 콘택층(122)의 식각은 건식식각으로 진행되는 것이 바람직하다.

이에 따라, 베이스 기판(GS) 상에는 게이트 전극(G), 채널층(A), 소스 전극(S) 및 드레인 전극(D)을 포함하는 박막 트랜지스터(TFT)가 형성된다.

도 2 및 도 7을 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(GS) 상에 화학 기상 증착 방법을 이용하여 패시베이션층(130)을 형성한다. 상기 패시베이션층(130)은 일례로, 질화 실리콘 내지는 산화 실리콘으로 형성할 수 있다.

이어서, 상기 패시베이션층(130) 상에 유기 조성물로 이루어진 유기 절연 층(140)을 형성한다. 상기 유기 절연층(140)은 감광성 유기 조성물로 이루어지는 것이 바람직하며, 상기 유기 절연층(140)에 의해 상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(GS)의 표면이 평탄화된다.

다음으로, 제4 마스크를 이용한 사진 공정을 수행하여 상기 유기 절연층(140)을 패터닝한다. 상기 유기 절연층(140)을 패터닝하기 위한 사진 공정 중에는 상기 주변영역(CA)과, 상기 주변영역(CA)을 제외한 나머지 영역에 조사되는 광 량을 조절하여 현상 후에 남게 되는 유기 절연층(140)의 영역별 두께를 조절하는 것이 바람직하다.

구체적으로, 상기 주변영역(CA)은 구동칩, 연성인쇄회로기판과 같은 구동에 필요한 부품들이 부착되는 영역이므로, 상기 부품들의 부착을 용이하게 하기 위하여 상기 주변영역(CA)에 대응하는 유기 절연층(140)은 상대적으로 낮은 두께로 잔류하도록 패터닝하는 것이 바람직하다.

또한, 상기 사진 공정에 의해 상기 유기 절연층(140) 내에는 가드 링(20) 형성 예정부와 상기 FPC 패드(12) 형성 예정부 사이에 대응하는 제1 개구 패턴(OPA1), 상기 드레인 전극(D)의 일단부에 대응하는 제2 개구 패턴(OPA2), 상기 금속 패드층(13)에 대응하는 제3 개구 패턴(OPA3), 상기 연결 라인(15)과 상기 가드 링(20) 형성 예정부가 중첩되는 영역에 대응하는 제4 개구 패턴(OP4)이 형성된다.

도 2, 도 7 및 도 8을 참조하면, 상기 유기 절연층(140)을 식각 마스크로 이용한 건식 식각 공정으로 상기 제1,제2,제3 및 제4 개구 패턴(OP1,OP2,OP3,OP4)에 서 노출된 패시베이션층(130)을 식각한다. 이에 따라, 상기 유기 절연층(14) 및 상기 패시베이션층(130) 내에는 상기 드레인 전극(D)의 일단부를 노출시키는 콘택홀(CH), 상기 금속 패드층(13)을 노출시키는 제1 홀(H1), 상기 연결 라인(15)의 상기 가드 링(20) 형성 예정부에 중첩되는 영역을 노출시키는 제2 홀(H2)이 형성된다. 이때, 도 7의 제1 개구 패턴(OPA1)에서 노출된 패시베이션층(130)은 노출 면적이 제2, 제3 및 제4 개구 패턴(OPA2,OPA3,OPA4)에 비해 상대적으로 매우 넓으므로 동일한 식각 시간을 적용하여도 식각되는 양이 다르다. 따라서, 상기 제1 개구 패턴(OPA1)에 대응하는 패시베이션층(130)은 건식 식각 공정이 종료된 후에도 소정 두께로 잔류하여 상기 연결 라인(15)을 보호한다.

도 2 및 도 9를 참조하면, 상기 콘택홀(CH), 제1 홀(H1) 및 제2 홀(H2)이 형성된 유기 절연층(140) 상에 투명한 도전성 물질층(미도시)을 증착한다. 상기 투명한 도전성 물질층은 일례로, 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 형성할 수 있으며 스퍼터링 방법으로 증착한다.

이어서, 제5 마스크(MASK5)를 이용한 사진-식각 공정으로 상기 투명한 도전성 물질층을 식각하여 상기 단위 화소(P)에 대응하는 화소 전극(PE)과, 상기 금속 패드층(13)에 대응하는 투명 패드층(14) 및 상기 액티브 영역(10)을 둘러싸는 가드 링(20)을 형성한다.

상기 화소 전극(PE)은 상기 콘택홀(CH)을 통해 상기 드레인 전극(D)과 접촉하며 상기 박막 트랜지스터(TFT)로부터 화소 전압을 인가받는다. 상기 투명 패드층(14)은 상기 제1 홀(H1)을 통해 상기 금속 패드층(13)과 전기적으로 연결되며, 상기 금속 패드층(13)과 상기 투명 패드층(14)은 FPC 패드(12)를 형성한다. 상기 가드 링(20)은 상기 제2 홀(H2)을 통해 상기 연결 라인(15)과 전기적으로 연결된다.

한편, 도시하지는 않았으나 표시기판(200)의 제조 공정은 상기 화소 전극(PE)이 형성된 화소영역(PA) 상에 배향막을 형성하는 공정 및 배향막에 일정 방향의 결을 형성하는 러빙 공정을 더 포함한다.

본 발명의 따르면, 상기 연결 라인(15)을 유기 절연층(140) 형성 이전에 형성함으로써, 제1 개구 패턴(OPA1)과 같은 단차부에서 발생할 수 있는 연결 라인(15)의 패터닝 불량을 방지할 수 있다. 따라서, 연결 라인(15)의 패터닝 불량으로 인한 FPC 패드(12)들 간의 쇼트 불량을 방지할 수 있으며, 상기 배향막 러빙 공정 중에 정전기가 발생하더라도 정전기를 효과적으로 분산시킬 수 있다. 이에 따라, 표시기판(200)의 정전기성 불량을 감소시킬 수 있다.

이하, 도 10 및 도 11을 참조하여 본 발명의 다른 실시예에 따른 표시기판을 설명하도록 한다.

본 발명의 다른 실시예에 따른 액정표시패널용 표시기판은 주변영역(CA)에 형성된 FPC 패드(12)와 연결 라인(15)의 연결 관계를 제외하면 앞서 설명한 본 발명의 실시예와 동일한 구성을 가지므로, 그 중복된 설명은 생략하기로 하며 동일한 구성 요소에 대해서는 동일한 도면 번호 및 명칭을 사용하기로 한다.

도 11는 도 10의 III-III'선 및 IV-IV'선을 따라 절단한 단면도이다.

도 10 및 도 11을 참조하면, 상기 FPC 패드(12)는 주변영역(CA)에 형성된 회로선(CL)에 연결되어 형성된다. 상기 FPC 패드(12)는 상기 게이트 라인(GL)을 형성하는 제1 금속 패턴이나, 상기 데이터 라인(DL)을 형성하는 제2 금속 패턴 중 적어도 하나로 형성된 금속 패드층(13)과, 상기 금속 패드층(13)에 전기적으로 연결되며 상기 화소 전극(PE)과 동일층으로 형성된 투명 패드층(14)을 포함한다.

도 11에서는 상기 금속 패드층(13)을 상기 제2 금속패턴 만으로 도시하였으나, 상기 금속 패드층(13)은 상기 제2 금속 패턴만으로 형성될 수도 있고 상기 제1 금속 패턴 상에 제2 금속 패턴이 적층된 구조로 형성될 수도 있다. 상기 금속 패드층(13)이 제1 금속 패턴 상에 제2 금속패턴이 적층된 구조로 형성될 경우, 게이트 절연층(110) 내에는 상기 금속 패드층(13)을 구성하는 제1 금속패턴과 제2 금속패턴을 전기적으로 연결시키기 위한 홀이 형성된다.

상기 금속 패드층(13)과 상기 투명 패드층(14) 사이에는 상기 패시베이션층(130) 및 유기 절연층(140)이 형성되어 있으며, 상기 패시베이션층(130) 및 상기 유기 절연층(140) 내에는 상기 금속 패드층(13)을 일부 노출시키는 제1 홀(H1)이 형성된다.

상기 투명 패드층(14)은 제1 홀(H1)을 통해 상기 금속 패드층(13)과 전기적으로 연결되며, 상기 금속 패드층(13)보다 넓은 면적으로 형성되는 것이 바람직하다.

상기 연결 라인(15)은 상기 FPC 패드(12)의 금속 패드층(13)으로부터 소정 간격 이격되어 형성되며, 게이트 라인(GL)과 마찬가지로 제1 금속패턴으로 형성된 다. 이때, 상기 게이트 절연층(110) 상에는 상기 연결 라인(15)의 양 단부에 대응하여 제1 커버패턴(17) 및 제2 커버패턴(18)이 형성될 수 있다. 상기 제1 커버패턴(17)과 상기 제2 커버패턴(18)은 제2 금속패턴으로 형성되며, 상기 게이트 절연층(110) 내에 형성된 홀(미도시)들을 통해 상기 연결 라인(15)과 접촉한다.

또한, 상기 패시베이션층(130) 및 유기 절연층(140) 내에는 상기 제1 커버패턴(17)을 노출시키는 제3 홀(H3) 및 제2 커버패턴(18)을 노출시키는 제2 홀(H2)이 형성된다. 상기 제2 홀(H2) 및 제3 홀(H3) 각각은 하나의 홀로 형성될 수도 있고, 도 10에 도시한 바와 같이 복수의 홀로 형성될 수도 있다.

상기 투명 패드층(14)은 상기 제3 홀(H3)을 통해 상기 제1 커버패턴(17)과 접촉한다. 상기 가드 링(20)은 상기 제2 홀(H2)을 통해 상기 제2 커버패턴(18)과 접촉한다.

이에 따라, 상기 FPC 패드(12), 상기 연결 라인(15) 및 상기 가드 링(20)은 전기적으로 연결된다. 따라서, 표시기판(200)의 제조 공정 중에 정전기가 발생할 경우, 표시기판(200) 표면에 방전된 정전기는 상기 투명 패드층(14), 연결 라인(15), 가드 링(20)을 통해 베이스 기판(GS) 전면으로 분산될 수 있다.

이와 같이, 본 발명의 다른 실시예에 따르면 유기 절연층(140) 형성 이전에 연결 라인(15)을 형성함으로써, 유기 절연층(140) 내 단차부에서 발생할 수 있는 연결 라인(15)의 패터닝 불량을 방지할 수 있다. 따라서, 연결 라인(15)의 패터닝 불량으로 인한 FPC 패드(12)들 간의 쇼트 불량을 방지할 수 있으며, 표시기판의 제조 공정 중에 정전기가 발생하더라도 정전기를 효과적으로 분산시킬 수 있다. 이에 따라, 표시기판(200)의 정전기성 불량을 감소시킬 수 있다.

또한, FPC 패드(12)의 금속 패드층(13)과 연결 라인(15)을 분리하여 형성하고, 연결 라인(15)과 FPC 패드(12)는 부식에 강한 투명 패드층(14)을 통해 전기적으로 연결시킨다. 따라서, 베이스 기판(GS) 상에 형성된 금속 라인을 따라서 부식이 진행된다 하더라도 연결 라인(15)에서 금속 라인이 서로 분리되므로 베이스 기판(GS) 전면으로 부식이 진행되는 것을 방지할 수 있다.

이하, 본 발명의 다른 실시예에 따른 표시기판의 제조 방법을 설명하도록 한다.

도 10 및 도 12를 참조하면, 베이스 기판 상에 제1 금속층(미도시)을 형성한다. 상기 제1 금속층은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.

이어서, 제1 마스크를 이용한 사진- 식각 공정으로 상기 제1 금속층(미도시)을 패터닝하여, 게이트 라인(GL)들, 게이트 전극(G) 및 연결 라인(15)을 포함하는 제1 금속패턴을 형성한다.

상기 제1 금속패턴을 형성하는 식각 공정은 일례로, 습식 식각 공정으로 진행된다.

도 10 및 도 13를 참조하면, 상기 제1 금속패턴이 형성된 베이스 기판(GS) 상에 화학 기상 증착 방법을 이용하여 게이트 절연층(110)을 형성한다.

이어서, 제2 마스크를 이용한 사진-식각 공정으로 상기 게이트 절연층(110)을 패터닝하여 상기 연결 라인(15)의 양단부를 노출시키는 홀(H)들을 형성한다.

도 10 및 도 14를 참조하면, 상기 홀(H)들이 형성된 게이트 절연층(110) 상에 반도체층(121) 및 오믹 콘택층(122)을 연속적으로 형성한다. 일례로, 상기 반도체층(121)은 비정질 실리콘으로 이루어지고, 상기 오믹 콘택층(122)은 이온 도핑된 비정질 실리콘으로 이루어진다. 상기 반도체층(121) 및 오믹 콘택층(122)은 화학 기상 증착 방법으로 형성할 수 있다.

이어서, 제3 마스크를 이용한 사진-식각 공정으로 상기 오믹 콘택층(122) 및 상기 반도체층(121)을 동시에 패터닝하여 상기 게이트 전극(G)과 중첩되는 채널층(A)을 형성한다.

도 10 및 도 15를 참조하면, 상기 채널층(A)이 형성된 게이트 절연층(110) 상에 제2 금속층(미도시)을 형성한다. 상기 제2 금속층은 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.

이어서, 제4 마스크를 이용한 사진- 식각 공정으로 상기 제2 금속층을 패터닝하여 데이터 라인(DL)들, 소스 전극(S), 드레인 전극(D), FPC 패드(12)의 금속 패드층(13), 제1 커버 패턴(17) 및 제2 커버패턴(18)을 포함하는 제2 금속패턴을 형성한다. 상기 금속 패드층(13)은 상기 연결 라인(15)으로부터 소정 간격 이격되어 형성된다.

한편, 도 15 에서는 상기 금속 패드층(13)을 제2 금속패턴만으로 형성하였으나, 상기 금속 패드층(13)은 제1 금속패턴과 제2 금속패턴이 적층된 구조로 형성될 수도 있다. 제1 금속패턴과 제2 금속패턴이 적층된 구조로 상기 금속 패드층(13)이 형성될 경우, 도 14에서 상술한 제3 마스크를 이용한 사진-식각 공정 중에 상기 제1 금속패턴과 제2 금속패턴을 전기적으로 연결시키기 위한 홀(미도시)을 더 형성하는 것이 바람직하다.

도 10 및 도 16을 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(GS) 상에 화학 기상 증착 방법을 이용하여 패시베이션층(130)을 형성한다. 상기 패시베이션층(130)은 일례로, 질화 실리콘 내지는 산화 실리콘으로 형성할 수 있다.

이어서, 상기 패시베이션층(130) 상에 유기 조성물로 이루어진 유기 절연층(140)을 형성한다. 상기 유기 절연층(140)은 감광성 유기 조성물로 이루어지는 것이 바람직하며, 상기 유기 절연층(140)에 의해 상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(GS)의 표면이 평탄화된다.

다음으로, 제5 마스크를 이용한 사진 공정을 수행하여 상기 유기 절연 층(140)을 패터닝한다. 상기 유기 절연층(140)을 패터닝하기 위한 사진 공정 중에는 상기 주변영역(CA)과, 상기 주변영역(CA)을 제외한 나머지 영역에 조사되는 광 량을 조절하여 현상 후에 남게 되는 유기 절연층(140)의 영역별 두께를 조절하는 것이 바람직하다.

구체적으로, 상기 주변영역(CA)은 구동칩, 연성인쇄회로기판과 같은 구동에 필요한 부품들이 부착되는 영역이므로, 상기 부품들의 부착을 용이하게 하기 위하여 상기 주변영역(CA)에 대응하는 유기 절연층(140)은 상대적으로 낮은 두께로 잔류하도록 패터닝하는 것이 바람직하다. 또한, 상기 사진 공정에 의해 상기 유기 절연층(140) 내에는 가드 링(20) 형성 예정부와 상기 FPC 패드(12) 형성 예정부 사이에 대응하는 제1 개구 패턴(OPA1), 상기 드레인 전극(D)의 일단부에 대응하는 제2 개구 패턴(OPA2), 상기 금속 패드층(13)에 대응하는 제3 개구 패턴(OPA3), 상기 연결 라인(15)의 제1 커버패턴(17)에 대응하는 제4 개구 패턴(OPA4) 및 상기 제2 커버패턴(18)에 대응하는 제5 개구 패턴(OPA5)이 형성된다.

도 10 및 도 17을 참조하면, 상기 유기 절연층(140)을 식각 마스크로 이용한 건식 식각 공정으로 패시베이션층(130)을 식각하여 상기 드레인 전극(D)의 일단부를 노출시키는 콘택홀(CH), 상기 금속 패드층(13)을 노출시키는 제1 홀(H1), 상기 연결 라인(15)의 제2 커버패턴(18)를 노출시키는 제2 홀(H2) 및 상기 제1 커버패턴(H1)를 노출시키는 제3 홀(H3)을 형성한다.

도 1, 도 10 및 도 18을 참조하면, 상기 콘택홀(CH), 제1 홀(H1), 제2 홀(H2) 및 제3 홀(H3)이 형성된 유기 절연층(140) 상에 투명한 도전성 물질층(미도 시)을 증착한다. 상기 투명한 도전성 물질층은 일례로, 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 형성할 수 있으며 스퍼터링 방법으로 증착한다.

이어서, 제6 마스크(MASK6)를 이용한 사진- 식각 공정으로 상기 투명한 도전성 물질층을 식각하여 상기 단위 화소(P)에 대응하는 화소 전극(PE)과, 상기 금속 패드층(13)에 대응하는 투명 패드층(14) 및 상기 액티브 영역(10)을 둘러싸는 가드 링(20)을 형성한다.

상기 화소 전극(PE)은 상기 콘택홀(CH)을 통해 상기 드레인 전극(D)과 접촉하며 상기 박막 트랜지스터(TFT)로부터 화소 전압을 인가받는다.

상기 투명 패드층(14)은 상기 제1 홀(H1)을 통해 상기 금속 패드층(13)과 전기적으로 연결되며, 상기 금속 패드층(13)과 상기 투명 패드층(14)은 FPC 패드(12)를 형성한다. 이때, 상기 금속 패드층은 상기 제3 홀(H3)을 통해 상기 제1 커버 패턴(17)과 접촉하며, 상기 제1 커버패턴(17)은 상기 연결 라인(15)과 접촉하므로 상기 FPC 패드(12)와 상기 연결 라인(15)은 전기적으로 연결된다.

상기 가드 링(20)은 상기 제2 홀(H2)을 통해 상기 제2 커버패턴(18)과 접촉하고, 상기 제2 커버패턴(17)은 상기 연결 라인(15)과 접촉하므로 상기 가드 링(20)은 연결 라인(15)과 전기적으로 연결된다. 따라서, FPC 패드(12), 연결 라인(15) 및 가드 링(20)이 전기적으로 연결되므로, 표시기판의(200) 제조 공정 중에 정전기가 발생할 경우 액티브 영역(10)의 손상을 감소시키면서 베이스 기판(GS) 전면으로 정전기를 분산시킬 수 있다.

한편, 도시하지는 않았으나 표시기판(200)의 제조 공정은 상기 화소 전극(PE)이 형성된 화소영역(PA) 상에 배향막을 형성하는 공정 및 배향막에 일정 방향의 결을 형성하는 러빙 공정을 더 포함한다. 상기 러빙 공정이 종료하면 표시기판(200)이 완성된다.

이와 같이, 본 발명의 다른 실시예에 따르면 유기 절연층(140) 형성 이전에 연결 라인(15)을 형성함으로써, 유기 절연층(140) 내 단차부에서 발생할 수 있는 연결 라인(15)의 패터닝 불량을 방지할 수 있다. 따라서, 연결 라인(15)의 패터닝 불량으로 인한 FPC 패드(12)들 간의 쇼트 불량을 방지할 수 있으며, 상술한 러빙 공정 중에 정전기가 발생하더라도 정전기를 효과적으로 분산시킬 수 있다. 이에 따라, 표시기판(200)의 정전기성 불량을 감소시킬 수 있다.

또한, FPC 패드(12)의 금속 패드층(13)과 연결 라인(15)을 분리하여 형성함으로써 연결 라인(15)과 FPC 패드(12)는 부식에 강한 투명 패드층(14)을 통해 전기적으로 연결된다. 따라서, 베이스 기판(GS) 상에 형성된 금속 라인을 따라서 부식이 진행된다 하더라도 연결 라인(15)에서 금속 라인이 서로 분리되므로 베이스 기판(GS) 전면으로 부식이 진행되는 것을 방지할 수 있다.

한편, 표시기판(200)이 완성된 이후에는 상기 액티브 영역(10)을 어레이 기판으로 사용하는 표시장치를 제조하기 위하여, 상기 표시기판(200)을 절단하는 공정이 수행될 수 있다.

이하, 도 1, 도 2, 도 19 및 도 20을 참조하여 본 발명의 실시예에 따른 표시장치를 상세히 설명하도록 한다.

도 19는 본 발명의 실시예에 따른 표시장치의 개략도이다.

도 1 및 도 19를 참조하면, 본 발명의 실시예에 따른 표시장치(600)는 일례로, 제1 기판(300), 제2 기판(400) 및 상기 제1 기판(300)과 제2 기판(400) 사이에 개재된 액정층(미도시)을 포함하는 액정표시장치(600)이다. 이때, 상기 액정표시장치(600)는 도 1에서 상술한 표시기판(200)의 어레이 영역(10)을 상기 제1 기판(300)으로 이용한다.

구체적으로, 상기 제1 기판(300)은 도 1의 표시기판(200) 중 어레이 영역(10)을 따라 절단하여 형성한 기판으로써, 박막 트랜지스터 및 신호 라인들이 형성된 어레이 기판이다.

제1 기판(300)에 포함된 구성요소는 도 1 내지 도 3에서 어레이 영역(10)을이용하여 상술하였으므로 이에 대한 중복 설명은 생략하도록 한다.

상기 제2 기판(400)은 상기 제1 기판(100)의 화소영역(PA)에 대응하여 배치되며, 일례로 단위 화소들에 대응하는 컬러필터들이 형성된 컬러필터 기판이다.

상기 액정표시장치(600)는 도 1 내지 도 3에서 상술한 표시기판(200)의 화소 영역(PA)에 대응하여 상기 제2 기판(400)을 부착하고, 상기 표시기판(200)과 제2 기판(400) 사이에 액정층(미도시)을 주입시킨 후 상기 액티브 영역(10)을 따라 상기 표시기판(200)을 절단하는 방식으로 제조할 수 있다.

도 20은 도 19의 영역 B를 확대하여 도시한 확대도이다.

도 1, 도 2 및 도 20을 참조하면, 상기 액티브 영역(10)을 따라 상기 표시기판(200)을 절단하는 스크라이빙 공정에 의해 상기 표시기판(200) 상에 형성된 연결 라인(15)이 끊어지면서 상기 표시장치(600)의 제1 기판(300) 상에는 연결 라인(15)의 일부인 연결 라인 잔류부(30)만이 잔류하게 된다.

즉, 상기 연결 라인 잔류부(30)는 FPC 패드(12)와 같은 패드(11)들에 각각 연결되어 상기 제1 기판(300)의 가장자리 방향으로 연장되며, 상기 제1 기판(300)의 가장자리에서 절단된 형상으로 잔류하게 된다.

상기 연결 라인 잔류부(30)는 본 발명의 제1 실시예 내지 제2 실시예에 따른 표시기판에서 상술한 연결 라인(15)과 동일한 층으로 형성되고, 동일한 공정에 의해 형성되므로 이에 대한 상세한 설명은 생략하도록 한다.

이상에서 설명한 바와 같이, 가드 링과 패드를 전기적으로 연결시키는 연결 라인을 유기 절연층 형성 이전에 형성함으로써, 유기 절연층의 단차부에서 발생할 수 있는 연결 라인의 패터닝 불량을 방지할 수 있다. 이에 따라, 유기막 단차부에 도전막이 잔사하여 발생하는 패드들 간의 쇼트 불량을 방지할 수 있으므로 정전기를 효과적으로 분산시킬 수 있다.

또한, 본 발명의 다른 실시예에서는 연결 라인과 제1 패드층이 서로 이격되어 형성되고, ITO와 같이 부식에 강한 재질로 형성된 제2 패드층을 통해 연결 라인과 제2 패드층이 전기적으로 연결된다. 따라서, 연결 라인을 따라 부식이 진행된다해도 패드들에 부식이 진행되는 것은 방지할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

복수의 단위 화소들이 정의된 화소영역 및 상기 화소영역에 신호를 인가하기 위한 패드들이 형성된 주변영역을 포함하는 복수의 액티브 영역을 포함하는 기판;

상기 액티브 영역을 둘러싸도록 상기 기판 상에 형성되며, 상기 단위 화소에 형성된 화소 전극과 동일층으로 형성된 가드 링; 및

상기 가드 링과는 다른 층으로 형성되며, 상기 가드 링과 상기 패드를 전기적으로 연결시키는 연결 라인을 포함하는 표시기판.
제1 항에 있어서, 상기 화소영역은 상기 복수의 단위 화소들을 정의하는 신호 라인들을 포함하며, 상기 신호 라인들은

상기 기판 상에 형성되며 제1 금속패턴으로 형성된 게이트 라인; 및

상기 제1 금속패턴이 형성된 상기 기판 상에 형성되며, 제2 금속패턴으로 형성된 데이터 라인을 포함하는 것을 특징으로 하는 표시기판.
제2 항에 있어서, 상기 제1 금속패턴과 상기 제2 금속패턴 사이에 형성된 제1 절연층; 및

상기 제2 금속패턴과 상기 화소 전극 사이에 형성된 제2 절연층을 더 포함하는 것을 특징으로 하는 표시기판.
제3 항에 있어서, 상기 제2 절연층은 유기 절연층을 포함하는 것을 특징으로 하는 표시기판.
제4 항에 있어서, 상기 연결 라인은 상기 제2 금속패턴으로 형성되어 상기 제2 절연층의 하부에 형성되는 것을 특징으로 하는 표시기판.
제5 항에 있어서, 상기 제2 절연층에는 상기 가드 링과 상기 연결 라인을 접촉시키는 제1 홀이 형성된 것을 특징으로 하는 표시기판.
제6 항에 있어서, 상기 패드는 상기 연결 라인에 직접 연결되어 상기 제2 금속패턴으로 형성된 제1 패드층; 및

상기 화소 전극과 동일층으로 형성되고, 상기 제1 패드층과 전기적으로 접촉하는 제2 패드층을 포함하는 것을 특징으로 하는 표시기판.
제4 항에 있어서, 상기 연결 라인은 상기 제1 금속패턴으로 형성되어 상기 제2 절연층 하부에 형성된 것을 특징으로 하는 표시기판.
제8 항에 있어서, 상기 패드는 상기 연결 라인으로부터 소폭 이격되며, 상기 제1 금속패턴으로 형성된 제1 패드층; 및

상기 화소 전극과 동일층으로 형성되고, 상기 연결 라인과 상기 제1 패드층 에 동시에 접촉하는 제2 패드층을 포함하는 것을 특징으로 하는 표시기판.
제9 항에 있어서, 상기 제2 절연층 내에는 상기 가드 링과 상기 연결 라인을 접촉시키는 제1 홀;

상기 연결 라인과 상기 제2 패드층을 접촉시키는 제2 홀; 및

상기 제1 패드층과 상기 제2 패드층을 접촉시키는 제3 홀이 형성된 것을 특징으로 하는 표시기판.
제8 항에 있어서, 상기 패드는 상기 연결 라인으로부터 소폭 이격되며, 상기 제1 금속패턴으로 형성된 제1 패드층;

상기 제2 금속패턴으로 형성되어 상기 제1 패드층 상에 적층되며, 상기 제1 절연층 내에 형성된 제1 홀을 통해 상기 제1 패드층과 접촉하는 제2 패드층; 및

상기 화소 전극과 동일층으로 형성되고, 상기 연결 라인과 상기 제2 패드층에 동시에 접촉하는 제3 패드층을 포함하는 것을 특징으로 하는 표시기판.
제11 항에 있어서, 상기 제2 절연층 내에는

상기 가드 링과 상기 연결 라인을 접촉시키는 제2 홀,

상기 연결 라인과 상기 제3 패드층을 접촉시키는 제3 홀; 및

상기 제2 패드층과 상`기 제3 패드층을 연결시키는 제4 홀이 형성된 것을 특징으로 하는 표시기판.
제12 항에 있어서, 상기 제2 금속패턴은

상기 제2 홀에 대응하여 형성되며 상기 연결 라인과 접촉하는 제1 커버패턴; 및

상기 제3 홀에 대응하여 형성되며 상기 연결 라인과 접촉하는 제2 커버패턴을 더 포함하는 것을 특징으로 하는 표시기판.
제3 항에 있어서, 상기 제2 절연층은

패시베이션층; 및

상기 패시베이션층 상에 형성된 유기 절연층을 포함하는 것을 특징으로 하는 표시기판.
제1 항에 있어서, 상기 패드는 FPC 와 접촉하는 FPC 패드인 것을 특징으로 하는 표시기판.
제1 항에 있어서, 상기 화소영역에 대응하여 상기 화소 전극 상에 형성된 배향막을 더 포함하는 것을 특징으로 하는 표시기판.
화소영역 및 주변영역을 포함하는 액티브 영역이 정의된 기판 상에 게이트 라인을 포함하는 제1 금속패턴을 형성하는 단계;

상기 제1 금속패턴이 형성된 상기 기판 상에 제1 절연층을 형성하는 단계;

상기 제1 절연층 상에 데이터 라인을 포함하는 제2 금속패턴을 형성하는 단계;

상기 제2 금속패턴이 형성된 상기 기판 상에 제2 절연층을 형성하는 단계;

상기 제2 절연층 상에 단위 화소에 대응하는 화소 전극 및 상기 액티브 영역을 둘러싸는 가드 링을 형성하는 단계;

상기 주변영역에 상기 제1 금속패턴과 상기 제2 금속패턴 중 적어도 하나로 형성된 제1 패드층을 포함하는 패드들을 형성하는 단계; 및

상기 가드 링과 다른 층으로, 상기 가드 링과 상기 패드를 전기적으로 연결시키는 연결 라인을 형성하는 단계를 포함하는 표시기판의 제조 방법.
제17 항에 있어서, 상기 패드들을 형성하는 단계는,

상기 화소 전극과 동일층으로 상기 제1 패드층을 커버하는 제2 패드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시기판의 제조 방법.
제18 항에 있어서, 상기 연결 라인은 상기 제2 금속패턴으로 형성되며, 상기 제1 패드층에 직접 연결된 것을 특징으로 하는 표시기판의 제조 방법.
제19 항에 있어서, 상기 제2 절연층을 패터닝하여

상기 가드 링과 상기 연결 라인을 접촉시키는 제1 홀 및

상기 제1 패드층과 상기 제2 패드층을 접촉시키는 제2 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시기판의 제조 방법.
제18 항에 있어서, 상기 연결 라인은 상기 제1 금속패턴으로 형성되며, 상기 제1 패드층으로부터 소정 간격 이격되어 형성된 것을 특징으로 하는 표시기판의 제조 방법.
제21 항에 있어서, 상기 제2 절연층을 패터닝하여

상기 가드 링과 상기 연결 라인을 접촉시키는 제1 홀,

상기 연결 라인과 상기 제2 패드층을 접촉시키는 제2 홀 및

상기 제1 패드층과 상기 제2 패드층을 접촉시키는 제3 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시기판의 제조 방법.
제22 항에 있어서, 상기 제2 금속패턴을 형성하는 단계는 상기 제1 홀에 대응하며 상기 연결 라인과 접촉하는 제1 커버 패턴; 및

상기 제2 홀에 대응하며 상기 연결 라인과 접촉하는 제2 커버 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시기판의 제조 방법.
제17 항에 있어서, 상기 제2 절연층을 형성하는 단계는

상기 제2 금속패턴이 형성된 상기 기판 상에 패시베이션층을 형성하는 단계; 및

상기 패시베이션층 상에 유기 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시기판의 제조 방법.
제17 항에 있어서, 상기 화소 전극이 형성된 화소 영역 상에 배향막을 형성하는 단계; 및

상기 배향막을 러빙하는 단계를 더 포함하는 것을 특징으로 하는 표시기판의 제조 방법.
복수의 단위 화소들이 정의된 화소영역 및 상기 화소영역에 신호를 인가하기 위한 패드들이 형성된 주변영역을 포함하는 제1 기판; 및

상기 패드들에 각각 연결되어 상기 제1 기판의 가장자리 방향으로 연장되고, 상기 제1 기판의 가장자리에서 절단되며, 상기 제1 기판을 둘러싸도록 제1 기판용 모기판에 형성된 가드 링과는 다른층으로 형성된 연결 라인 잔류부을 포함하는 표시장치.
제26 항에 있어서, 상기 연결 라인 잔류부는

상기 제1 기판을 둘러싸도록 상기 제1 기판용 모기판에 형성된 가드 링과, 상기 패드들을 전기적으로 연결시키기 위해 형성한 연결 라인이 스크라이빙 공정에 의해 절단되어 잔류하는 부위인 것을 특징으로 하는 표시장치.
제27 항에 있어서, 상기 제1 기판은

게이트 라인을 포함하는 제1 금속패턴;

상기 제1 금속패턴 상에 형성된 제1 절연층;

상기 제1 절연층 상에 형성되며, 데이터 라인을 포함하는 제2 금속패턴; 및

상기 제2 금속패턴 상에 형성된 제2 절연층; 및

상기 단위 화소에 대응하여 상기 제2 절연층 상에 형성된 화소 전극을 더 포함하는 것을 특징으로 하는 표시장치.
제28 항에 있어서, 상기 가드 링은 상기 화소 전극과 동일층으로 형성된 것을 특징으로 하는 표시장치.
제28 항에 있어서, 상기 연결 라인 잔류부는 상기 제1 금속패턴과 제2 금속패턴 중 적어도 하나로 형성되어 상기 제2 절연층의 하부에 형성되는 것을 특징으로 하는 표시장치.
제26 항에 있어서, 상기 화소영역에 대응하여 상기 제1 기판 상에 배치된 제2 기판; 및

상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 더 포함하는 것을 특징으로 하는 표시장치.