KR20190131586A - 어레이 기판 및 그 제조 방법 - Google Patents

어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20190131586A
KR20190131586A KR1020197032858A KR20197032858A KR20190131586A KR 20190131586 A KR20190131586 A KR 20190131586A KR 1020197032858 A KR1020197032858 A KR 1020197032858A KR 20197032858 A KR20197032858 A KR 20197032858A KR 20190131586 A KR20190131586 A KR 20190131586A
Authority
KR
South Korea
Prior art keywords
protection wire
electrostatic protection
substrate
static electricity
array substrate
Prior art date
Application number
KR1020197032858A
Other languages
English (en)
Other versions
KR102326572B1 (ko
Inventor
샤오리 허
솨이 린
샹첸 왕
즈화 장
야오 리
Original Assignee
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Publication of KR20190131586A publication Critical patent/KR20190131586A/ko
Application granted granted Critical
Publication of KR102326572B1 publication Critical patent/KR102326572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 의해 어레이 기판 및 그 제조 방법이 제공된다. 베이스 기판 상에 다수의 바인딩 단자 그룹들이 형성되고; 베이스 기판의 주변 구역 상에 제1 정전기 방지 와이어가 형성되고, 제2 정전기 방지 와이어는 바인딩 단자들과 제1 정전기 방지 와이어를 접속하며, 그에 따라 바인딩 단자들 상의 정전기는 제2 정전기 방지 와이어를 통해 제1 정전기 방지 와이어로 유도되어, 소모되는 전기 전하량을 밸런싱함으로써, 어레이 기판을 효과적으로 보호하는 목적을 달성한다.

Description

어레이 기판 및 그 제조 방법
본 출원은 패널 디스플레이 분야에 관한 것으로, 특히 어레이 기판 및 그 제조 방법에 관한 것이다.
현재, 패널 디스플레이 기술이 점차 성숙해짐에 따라, 소비자들은 패널 디스플레이들의 외관 및 다양한 기능들에 점차 주목하고 있다. 따라서, 좁은 베젤 디자인을 갖는 패널 디스플레이들은 현재의 시장에서 매우 보편적이다. 좁은 베젤 디자인을 갖는 패널 디스플레이는 사이즈를 최소화할 수 있으며 동시에 사람에게 보다 큰 시각 영역을 효과적으로 제공할 수 있다. 따라서, 좁은 베젤 디자인은 향후의 패널 디스플레이들의 발전 추세와 방향이 된다.
그러나, 베젤이 좁아지도록 설계됨에 따라, 가장자리 와이어 영역(marginal wire area)이 또한 좁아지므로 정전기 방지 기능이 약해지게 된다. 생산 과정에서, 장비 또는 작업자가 제품에 닿게 되면 정전기가 필연적으로 발생하게 되어, 제품에 쉽게 손상을 입힐 수 있고 제품 수율에 영향을 미칠 수 있다.
종래 기술에 있어서, 정전기에 의해 야기되는 손상들은 일반적으로 다음과 같은 방법들을 통해 방지된다. 예를 들어, 좁은 베젤 디자인 시에 가장자리 접지 와이어의 폭은 증가하게 된다. 그러나, 좁은 베젤 메커니즘의 한계로 인해 와이어의 폭을 증가시키는 것은 상대적으로 어렵다. 다른 예를 들면, 작업자가 정전기 방지 손목 스트랩들을 착용할 것을 요구하는 작업 기술 사양들이 수립되고; 이온 팬과 같은 정전기 방지 장비가 추가되고; 정전기 방지 기능을 향상시키기 위해 우수한 정전기 방지 성능을 갖춘 머신들을 구입하여 완벽하게 접지되도록 보장한다. 그러나, 이러한 방법들 어느 것도 정전기로 인해 야기되는 손상을 효과적으로 방지할 수는 없다.
따라서, 정전기 손상을 방지하는 것은 본 기술 분야의 기술자들이 해결해야 할 긴급한 기술적 문제이다.
본 출원의 목적은 정전기 손상을 피하고 어레이 기판을 보호하기 위해 어레이 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 출원은 기판, 상기 기판 상에 위치되는 복수의 본딩 단자 그룹들, 상기 기판의 가장자리 영역 상에 위치되는 제1 정전기 보호 와이어, 및 상기 기판 상에 위치되는 제2 정전기 보호 와이어를 포함하는 어레이 기판을 제공하며, 각각의 본딩 단자 그룹은 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어에 접속된다.
선택적으로, 상기 기판은 복수의 유효 영역들과, 상기 복수의 유효 영역들을 둘러싸는 주변 영역을 포함하고, 상기 제1 정전기 보호 와이어는 상기 주변 영역 내에 위치되며, 상기 복수의 본딩 단자 그룹들은 상기 복수의 유효 영역들 내에 제각기 위치된다.
선택적으로, 상기 유효 영역은 표시 영역 및 상기 표시 영역을 둘러싸는 비 표시 영역을 포함하고, 본딩 단자들은 상기 비 표시 영역 내에 위치된다.
선택적으로, 각각의 유효 영역은 그 주변부에 배치된 제1 정전기 보호 와이어 및/또는 제2 정전기 보호 와이어에 전기적으로 접속된다.
선택적으로, 상기 제1 정전기 보호 와이어 및 상기 제2 정전기 보호 와이어는 모두 금속 와이어이다.
선택적으로, 상기 제1 정전기 보호 와이어는 타원, 원 또는 다각형의 폐쇄된 형상이다.
따라서, 본원은 추가로 어레이 기판에 대한 제조 방법을 제공하며, 이 방법은:
기판을 제공하는 단계; 및
상기 기판 상에 복수의 본딩 단자 그룹들을 형성하고, 상기 기판의 가장자리 영역 내에 제1 정전기 보호 와이어 및 제2 정전기 보호 와이어를 형성하는 단계를 포함하고, 각 본딩 단자 그룹은 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어에 접속된다.
선택적으로, 상기 기판은 복수의 유효 영역들과, 상기 복수의 유효 영역들을 둘러싸는 주변 영역을 포함하고, 상기 제1 정전기 보호 와이어는 상기 주변 영역 내에 형성되며, 상기 복수의 본딩 단자 그룹들은 상기 복수의 유효 영역들 내에 제각기 형성된다.
선택적으로, 각각의 유효 영역은 그 주변부에 배치된 제1 정전기 보호 와이어 및/또는 제2 정전기 보호 와이어에 전기적으로 접속된다.
선택적으로, 본딩 단자들, 복수의 본딩 단자 그룹들을 형성하는 것과, 제1 정전기 보호 와이어 및 제2 정전기 보호 와이어를 형성하는 것은 동시에 처리된다.
종래 기술과 비교하여, 본 출원에서 제공되는 어레이 기판 및 그 제조 방법에 있어서, 복수의 본딩 단자 그룹들이 기판 상에 형성되고, 제1 정전기 보호 와이어가 상기 기판의 가장자리 영역 상에 형성되고, 제2 정전기 보호 와이어가 상기 본딩 단자들과 상기 제1 정전기 보호 와이어를 접속하도록 형성되며, 그에 따라 상기 본딩 단자들 상의 정전기가 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어로 유도되어 전기 전하들을 밸런싱 및 소모함으로써, 어레이 기판을 효과적으로 보호하는 목적을 달성한다.
또한, 제1 정전기 보호 와이어 및 제2 정전기 보호 와이어를 형성하는 것과 복수의 본딩 단자 그룹들을 형성하는 것은 동시에 처리되기 때문에, 처리 단계 또는 처리 비용이 추가될 수 없다.
도 1은 본 출원의 일 실시예에 따른 어레이 기판의 개략적인 구조도이다.
도 2는 본 출원의 일 실시예에 따른 도 1의 포인트 A의 확대도이다.
도 3은 본 출원의 또 다른 실시예에 따른 도 1의 포인트 A의 확대도이다.
도 4는 본 출원의 일 실시예에 따른 또 다른 어레이 기판의 개략적인 구조도이다.
배경 섹션에서 설명한 바와 같이, 가장자리 와이어를 위한 좁은 영역은 정전기 방지 기능을 약화시킨다. 생산 과정에서, 장비 또는 작업자가 제품에 닿게 되면 정전기가 필연적으로 발생하게 되어, 제품에 쉽게 손상을 입힐 수 있고 제품 수율에 영향을 미칠 수 있다.
정전기 손상을 방지하기 위해, 본 출원은 기판, 상기 기판 상에 위치되는 복수의 본딩 단자 그룹들, 상기 기판의 가장자리 영역 상에 위치되는 제1 정전기 보호 와이어, 및 상기 기판 상에 위치되는 제2 정전기 보호 와이어를 포함하는 어레이 기판을 제공하며, 본딩 단자들은 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어에 접속된다.
본 출원에 의해 제공되는 어레이 기판에서, 복수의 본딩 단자 그룹들이 기판 상에 형성되고, 제1 정전기 보호 와이어가 기판의 가장자리 영역 상에 형성되고, 제2 정전기 보호 와이어가 상기 본딩 단자들과 상기 제1 정전기 보호 와이어를 접속하도록 형성되며, 그에 따라 상기 본딩 단자들 상의 정전기가 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어로 유도되어 전기 전하들을 밸런싱 및 소모함으로써, 어레이 기판을 효과적으로 보호하는 목적을 달성한다.
본 출원의 내용이 보다 쉽게 이해되도록 하기 위해, 본 출원의 내용은 첨부된 도면들을 참조하여 이하에서 더 설명된다. 물론, 본 출원은 특정 실시예들에 제한되지 않으며, 본 기술 분야의 기술자들에게 잘 알려진 일반적인 대체물들 또한 본 출원의 보호 범위 내에 속한다.
그 다음, 개략적인 도면들이 본 출원을 상세하게 설명하는 데 사용된다. 본 출원의 실시예를 상세히 설명할 때, 개략적인 도면들은 설명의 용이함을 위해 전반적인 비율들을 따르지 않고 부분적으로 확대되고, 본 출원은 이에 제한되지 않는다.
도 1을 참조하면, 도 1은 본 출원의 일 실시예에 따른 어레이 기판의 개략적인 구조도이다. 도 1에 도시된 바와 같이, 본 출원은 기판(10), 상기 기판(10) 상에 위치되는 복수의 본딩 단자(20) 그룹들, 상기 기판(10)의 가장자리 영역 상에 위치되는 제1 정전기 보호 와이어(30), 및 상기 기판(10) 상에 위치되는 제2 정전기 보호 와이어(40)를 포함하는 어레이 기판을 제공하며, 본딩 단자들(20)은 상기 제2 정전기 보호 와이어(40)를 통해 상기 제1 정전기 보호 와이어(30)에 접속된다.
바람직하게는, 상기 기판(10)은 복수의 유효 영역들(11) 및 상기 유효 영역들(11)을 둘러싸는 주변 영역(12)을 포함한다. 상기 유효 영역들(11)은 바람직하게는 직사각형인 디스플레이 스크린들을 후속적으로 형성하기 위한 구역들이며, 상기 주변 영역(12)은 후속의 절단 후에 폐기될 영역이다. 즉, 기판(10)은 디스플레이 스크린들을 형성하도록 유효 영역들(11)이 유지되게 최종적으로 절단되고, 절단 후 주변 영역(12)은 폐기물이 된다. 제1 정전기 보호 와이어(30)는 주변 영역(12) 내에 위치되고, 복수의 본딩 단자(20) 그룹들은 복수의 유효 영역들(11)에 제각기 위치된다.
유효 영역(11)은 표시 영역(110) 및 상기 표시 영역(110)을 둘러싸는 비 표시 영역(112)을 포함한다(한쪽의 비 표시 영역만이 도 1에 도시되어 있다). 표시 영역(110)에 복수의 픽셀들이 구성되어 픽셀 어레이를 형성한다. 비 표시 영역(112)에 복수의 금속층들이 배치되어 주변 회로를 형성한다. 일반적으로, 각 픽셀은 적어도 하나의 박막 트랜지스터 및 상기 박막 트랜지스터에 접속된 픽셀 전극을 포함한다. 각 픽셀은 인접한 두 개의 스캔 라인들과 두 개의 인접한 데이터 라인들에 의해 둘러싸여 있다. 상기 스캔 라인들 및 상기 데이터 라인들은 상기 표시 영역(110)에서 상기 비 표시 영역(112)으로 연장되며, 상기 비 표시 영역(112)의 주변 회로를 통해 구동 칩에 전기적으로 접속되어, 디스플레이 스크린의 정상적인 동작을 구현한다. 본딩 단자들(20)은 상기 비 표시 영역(112)의 본딩 구역 내에 위치되며, 상기 구동 칩에 본딩되도록 사용된다.
편의상, 도 1은 9 개의 본딩 단자(20) 그룹만을 도시하지만, 본딩 단자(20) 그룹의 수는 다른 실시예들에서 제한되지 않는다. 기판 상에 형성된 본딩 단자(20) 그룹의 수는 어레이 기판이 절단된 후에 형성될 디스플레이 스크린들의 수와 동일하다. 즉, 하나의 디스플레이 스크린은 하나의 본딩 단자(20) 그룹을 필요로 한다. 또한, 하나의 본딩 단자(20) 그룹 내의 본딩 단자들의 수는 또한 디스플레이 스크린의 요건에 따라 결정되며, 본 출원에서 제한되지 않는다.
제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)는 모두 도전성 재료로 제조된 와이어들이며, 바람직하게는 금속 와이어들이다. 제1 정전기 보호 와이어(30)는 주변 영역(12) 내에 위치된다. 불필요한 주변 영역(12) 내에 가장자리 와이어들을 배치함으로 인해, 제1 정전기 보호 와이어(30)의 폭이 넓을수록 더 좋다. 바람직하게는, 제1 정전기 보호 와이어(30)의 폭은 0.1mm보다 크다. 제2 정전기 보호 와이어(40)는 본딩 단자들(20)과 제1 정전기 보호 와이어(30)를 접속하기 위해 사용된다. 마찬가지로, 제2 정전기 보호 와이어(40)의 폭은 바람직하게는 0.1mm 보다 크다.
도 1 및 도 2에 도시된 바와 같이, 각 본딩 단자(20)는 제2 정전기 보호 와이어(40)를 통해 제1 정전기 보호 와이어(30)에 접속된다. 도 2를 참조하면, 도 2는 본 출원의 일 실시예에 따른 도 1의 포인트 A의 확대도이다. 각 본딩 단자(20) 그룹 내의 각 본딩 단자는 수평 방향을 따라 규칙적으로 배열되고, 수직 방향을 따라 연장되는 제2 정전기 보호 와이어를 통해 수평 방향을 따라 연장되는 제2 정전기 보호 와이어에 접속된다. 즉, 정전기 보호 와이어(40)는 수직 방향을 따라 배열된 복수의 제2 정전기 보호 브랜치들(41)을 포함하고, 상기 제2 정전기 보호 브랜치들(41)의 수는 각 그룹 내의 본딩 단자들(20)의 수와 동일하다. 제2 정전기 보호 브랜치들(41)은 본딩 단자들(20)에 일대일 대응되고 전기적으로 접속된다. 또한, 제2 정전기 보호 와이어(40)는 수평 방향을 따라 배치된 제2 정전기 보호 브랜치들(42)을 더 포함한다. 상기 제2 정전기 보호 브랜치들(41)은 상기 제2 정전기 보호 브랜치(42)에 접속되고, 최종적으로 제1 정전기 보호 와이어(30)에 접속된다. 복수의 제2 정전기 보호 브랜치들(41)은 동일한 라인 폭 및 길이를 가지며, 병렬로 배열된다.
도 2에서, 각 본딩 단자(20) 그룹 내의 각 본딩 단자는 직사각형이며, 상기 본딩 단자들은 수평 방향을 따라 규칙적으로 배열되어 있다. 또한, 상기 본딩 단자들의 단변(short side)은 수평 방향을 따르고, 그 장변(long side)은 수직 방향을 따른다. 그러나, 다른 실시예들에서, 본딩 단자들은 상이한 형상 및 배열을 가질 수 있다. 도 3을 참조하면, 도 3은 본 출원의 또 다른 실시예에 따른 도 1의 포인트 A의 확대도이다. 도 3에 도시된 바와 같이, 각 본딩 단자(20) 그룹 내의 각 본딩 단자는 직사각형이며, 상기 본딩 단자들은 대략 부채꼴 형상으로 배열되어 있다. 또한, 각 본딩 단자의 장변 방향을 따른 (바람직하게는 중심 축을 통하는) 가상 연장 라인(21)은 베이스 라인(22)(수직 방향)과의 경사각을 형성하고 동일한 포인트 P에서 베이스 라인(22)과 교차한다. 물론, 본딩 단자들은 바깥쪽으로 수렴할 수 있으며, 즉, 포인트 P는 (도 3에 도시된 바와 같이) 표시 영역으로부터 먼 측에 위치되거나; 또는 본딩 단자들은 바깥쪽으로 발산할 수 있으며, 즉, 포인트 P는 표시 영역에 가까운 측에 위치된다. 동일한 본딩 단자 그룹에서, 베이스 라인(22)으로부터 더 먼 본딩 단자의 가상 연장 라인(21)은 베이스 라인(22)과의 더 큰 각을 형성한다.
이 실시예에서, 각 본딩 단자에 의해 점유되는 면적은 동일할 수 있으며, 즉, 각 본딩 단자는 동일한 형상 및 사이즈를 가지거나; 또는 베이스 라인(30)의 방향을 따른 각각의 본딩 단자의 길이는 동일하다. 바람직하게는, 각 본딩 단자의 2 개의 단부는 삼각형, 쐐기, 사다리꼴 등의 형상을 가질 수 있다. 즉, 구동 칩에 본딩될 필요가 있는 본딩 단자의 일부는 압착 구역(crimping area)을 보장하기 위해 직사각형 형상으로 유지되지만, 본딩 단자의 두 개의 단부들은 인접하는 본딩 단자들 사이의 갭(gap)을 증가시키도록 향해지며, 이로써 인접하는 본딩 단자들 간의 단락을 효과적으로 방지할 수 있다.
도 3을 참조하면, 각 본딩 단자(20) 그룹 내의 각각의 본딩 단자는 가상 연장 라인(21)의 방향을 따라 연장되는 제2 정전기 보호 와이어를 통해 수평 방향을 따라 연장되는 제2 정전기 보호 와이어에 접속된다. 즉, 정전기 보호 와이어(40)는 본딩 단자들(20)의 가상 연장 라인들(21)의 방향을 따라 배열된 복수의 제2 정전기 보호 브랜치들(41)을 포함하고, 상기 제2 정전기 보호 브랜치들(41)의 수는 각 그룹 내의 본딩 단자들(20)의 수와 동일하다. 제2 정전기 보호 브랜치들(41)은 본딩 단자들(20)에 일대일 대응되고 전기적으로 접속된다. 또한, 제2 정전기 보호 와이어(40)는 수평 방향을 따라 배치된 제2 정전기 보호 브랜치들(42)을 더 포함한다. 상기 제2 정전기 보호 브랜치들(41)은 상기 제2 정전기 보호 브랜치(42)에 접속되고, 최종적으로 제1 정전기 보호 와이어(30)에 접속된다. 복수의 제2 정전기 보호 브랜치들(41)은 동일한 폭을 가질 수 있다.
이 실시예에서, 각 본딩 단자의 장변의 방향을 따르는 가상 연장 라인(21)은, 바깥쪽으로 수렴되고 표시 영역으로부터 먼 측에 위치되는 동일한 포인트 P에서 베이스 라인(22)과 교차한다. 또한, 포인트 P는 표시 영역으로부터 먼 제2 정전기 보호 브랜치(42)의 측 상에 위치된다. 다른 실시예들에서, 포인트 P는 또한 제2 정전기 보호 브랜치(42) 상에 위치될 수 있으며, 이 경우, 가상 연장 라인들(21)은 제2 정전기 보호 브랜치들(41)과 정확히 일치한다. 물론, 포인트 P는 또한 상기 표시 영역과 상기 제2 정전기 보호 브랜치(42) 사이에 위치될 수 있으며, 이는 본 출원에서 제한되지 않는다.
물론, 도 2 및 도 3은 도 1의 포인트 A의 개략적인 확대도들이며, 중간 포지션에 위치되는 본딩 단자들의 접속 상황을 도시한다. 본딩 단자들(20)(즉, 최종적으로 형성된 디스플레이 스크린)이 기판(10)의 하부 에지에 위치되면, 제2 정전기 보호 브랜치(42)는 필요하지 않으며, 제2 정전기 보호 브랜치들(41)은 제1 정전기 보호 와이어(30)에 직접 접속된다.
본딩 단자들(20)은 제2 정전기 보호 와이어(40)를 통해 제1 정전기 보호 와이어(30)에 접속된다. 그 후, 후속의 제조 공정에서, 본딩 단자들(20)에 의해 발생된 (또는 유효 영역(11)에서 발생된) 정전기는 제2 정전기 보호 와이어(40)를 통해 제1 정전기 보호 와이어(30)에 유도되어 전기 전하들을 밸런싱 및 소모할 수 있으며, 이로써 정전기에 의해 야기되는 손상들을 방지할 수 있고 어레이 기판을 효과적으로 보호하는 목적을 달성할 수 있다.
이해될 수 있는 것은 제1 정전기 보호 와이어(30)를 통해 정전기가 또한 방출될 수 있다는 것이다. 예를 들어, 제1 정전기 보호 와이어(30)는 제로 전위에 접속된다. 대안으로, 제1 정전기 보호 와이어(30) 상에 테이퍼진 부분(tapered portion)이 형성될 수 있고, 즉 제1 정전기 보호 와이어의 일부가 좁아지며, 이에 따라 정전기가 테이퍼진 부분으로부터 용이하게 방출될 수 있고, 정전기들의 방출 속도가 또한 증가될 수 있다.
이 실시예에서, 제1 정전기 보호 와이어(30)는 폐쇄된 타원, 원 또는 다각형과 같은 폐쇄된 형상, 또는 본 기술 분야의 기술자에게 공지된 또 다른 형상이다. 다각형은 삼각형, 사각형, 오각형 등일 수 있다. 설명을 위해 도 1에서 직사각형인 제1 정전기 보호 와이어(30)가 예로서 사용되지만, 본 출원은 이에 제한되는 것은 아니다. 물론, 다른 실시예들에서, 제1 정전기 보호 와이어(30)는 또한 비 폐쇄된 형상을 가질 수 있다.
도 4를 참조하면, 도 4는 본 출원의 일 실시예에 또 다른 어레이 기판의 개략적인 구조도이다. 도 4에 도시된 바와 같이, 본 출원은 기판(10), 상기 기판(10) 상에 위치되는 복수의 본딩 단자(20) 그룹들, 상기 기판(10)의 가장자리 영역 상에 위치되는 제1 정전기 보호 와이어(30), 및 상기 기판(10) 상에 위치되는 제2 정전기 보호 와이어(40)를 포함하는 어레이 기판을 제공하며, 본딩 단자들(20)은 상기 제2 정전기 보호 와이어(40)를 통해 상기 제1 정전기 보호 와이어(30)에 접속된다. 어레이 기판 내에서, 각각의 유효 영역(11)은 그 주변부에 배치된 제1 정전기 보호 와이어(30) 및/또는 제2 정전기 보호 와이어(40)에 전기적으로 접속된다. 도 4에 도시된 바와 같이, 이 실시예에서, 제2 정전기 보호 와이어(40)가 수직 방향을 따라 유효 영역들(11) 사이에 또한 배치되고, 제2 정전기 보호 와이어는 수평 방향을 따라 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어들에 전기적으로 접속되어 정전기 보호 와이어들의 전체 면적 또는 길이를 향상시킴으로써, 정전기를 추가로 밸런싱 및 소모한다.
이해될 수 있는 것은, 본 출원의 수평 방향 및 수직 방향은 모두 본 출원을 설명하기 위해 도면들에 도시된 내용을 참고 표준으로 간주하며 실제의 제품에서의 수평 방향 및 수직 방향을 지칭하는 것이 아니라는 것이다. 예를 들어, 본 출원의 "수직 방향"은 도면들에서의 수직 방향일 수 있거나, 도면들에서 수직 방향에 수직인 수평 방향을 지칭할 수도 있으며; "수평 방향"은 도면들에서의 수평 방향일 수 있거나 또는 도면들에서의 수평 방향에 수직인 수직 방향을 지칭할 수도 있다. 즉, 본 출원의 "수평 방향" 및 "수직 방향"의 의미는 종래의 의미에서의 "수평 방향" 및 "수직 방향"으로 제한되는 것은 아니다.
따라서, 본 출원은 전술한 두 개의 실시예들의 어레이 기판들을 형성하는 데 사용되는 어레이 기판 제조 방법을 추가로 제공한다. 도 1 내지 도 4를 참조하면, 어레이 기판 제조 방법은:
기판(10)을 제공하는 단계;
기판(10) 상에 복수의 본딩 단자(20) 그룹을 형성하고 기판(10)의 가장자리 영역 상에 제1 정전기 보호 와이어(30)를 형성하는 단계; 및
기판(10) 상에 제2 정전기 보호 와이어(40)를 형성하는 단계를 포함하며, 본딩 단자들(20)은 제2 정전기 보호 와이어(40)를 통해 제1 정전기 보호 와이어(30)에 접속된다.
구체적으로, 기판(10)이 제공된다. 기판(10)은 투명 재료, 예컨대, 유리, 석영, 실리콘 웨이퍼, 폴리카보네이트, 폴리메틸메타아크릴레이트, 금속 호일 등으로 제조될 수 있다. 기판(10)은 강성 기판 또는 가요성 기판일 수 있다. 기판(10)의 선택 및 전처리는 본 기술 분야의 기술자들에게 익숙하므로 다시 상세하게 설명되지는 않는다.
상기 기판(10)은 복수의 유효 영역들(11) 및 상기 유효 영역들(11)을 둘러싸는 주변 영역(12)을 포함한다. 유효 영역들(11)은 후속적으로 디스플레이 스크린들을 형성하기 위한 구역들이다. 주변 영역(12)은 절단 후 폐기될 구역이다. 유효 영역(11)은 표시 영역(110) 및 상기 표시 영역(110)을 둘러싸는 비 표시 영역(112)을 포함한다. 표시 영역(110)은 후속적으로 기판(10) 상에 스캔 라인들, 데이터 라인들, 트랜지스터 스위치들, 픽셀 전극들 등을 형성하기 위해 사용된다. 비 표시 영역(112)은 후속적으로 기판(10) 상에 주변 와이어들을 형성하여 표시 영역(110) 상의 스캔 라인들, 데이터 라인들 등을 구동 칩에 접속하는 데 사용된다.
다음에, 표시 영역(110) 내에는 스캔 라인들, 데이터 라인들, 트랜지스터 스위치들, 픽셀 전극들 등이 형성된다. 비 표시 영역(112) 내에 복수의 금속층들이 형성되어 주변 회로를 형성한다. 또한, 비 표시 영역(112) 내에 본딩 단자들(20)이 형성될 경우, 기판(10)의 가장자리 영역(즉, 주변 영역(12)) 상에 제1 정전기 보호 와이어(30)가 형성되고, 기판(10) 상에 제2 정전기 보호 와이어(40)가 형성된다. 제1 정전기 보호 와이어(30)는 제2 정전기 보호 와이어(40)를 통해 본딩 단자들(20)에 접속된다.
제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)의 형성 및 본딩 단자들(20)의 형성은 동시에 처리될 수 있다. 물론, 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)는 또한 표시 영역(110) 내의 스캔 라인들, 데이터 라인들, 트랜지스터 스위치들 또는 픽셀 전극들로서, 또는 비 표시 영역(112) 내의 복수의 금속층들 중의 하나로서 동일한 처리 단계에서 형성될 수 있다. 즉, 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)의 형성은 어떠한 처리 단계 또는 처리 비용도 추가하지 않을 것이다.
일례로서 본딩 단자들(20)을 사용하게 되면, 먼저 기판(10) 상에 금속층이 형성되고, 금속층 상에 패터닝된 포토레지스트 층이 형성된다. 패터닝된 포토레지스트 층은 본딩 단자들, 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)에 대한 구역들을 노출한다. 그 후, 패터닝된 포토레지스트 층을 마스크로서 사용하여 금속 스퍼터링을 수행하여, 본딩 단자들(20), 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)를 형성한다. 따라서, 형성된 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)는 어떠한 처리 단계도 추가하지 않을 것이다.
이해될 수 있는 것은, 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)가 비 표시 영역(112) 내의 복수의 금속층들과 동일한 처리 단계에서 형성될 경우, 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)는 또한 보호 와이어들의 단면적들을 증가시켜 정전기를 추가로 밸런싱 및 소모하도록 하는 복수의 층들을 포함할 수 있다는 것이다. 즉, 제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)는 단일 층 또는 복수의 층들을 포함할 수 있다. 물론, 상기 제1 정전기 보호 와이어(30) 및 상기 제2 정전기 보호 와이어(40)는 또한 독립적으로 형성될 수 있다.
제1 정전기 보호 와이어(30) 및 제2 정전기 보호 와이어(40)는, 도전성 재료, 바람직하게는 금속 와이어들로 제조된 와이어들이거나, 또는 본딩 단자들(20), 픽셀 전극들 또는 동일한 처리 단계에서 형성된 복수의 금속층들의 것과 동일한 재료로 제조된다.
상기 스캔 라인들 및 상기 데이터 라인들은 상기 표시 영역(110)에서 상기 비 표시 영역(112)으로 연장되며, 상기 비 표시 영역(112)의 주변 회로를 통해 구동 칩에 전기적으로 접속되며, 상기 구동 칩은 상기 비 표시 영역(112)에 본딩되는 구동 단자들(20)을 제공한다. 따라서, 유효 영역(11)에서 발생된 정전기가 구동 단자들(20)에 전달될 수 있고, 그 후 제2 정전기 보호 와이어(40)를 통해 제1 정전기 보호 와이어(30)로 유도될 수 있어, 어레이를 효과적으로 보호하는 목적을 달성하도록 전기가 밸런싱 및 소모된다.
결론적으로, 본 출원에서 제공되는 어레이 기판 및 그 제조 방법에 있어서, 복수의 본딩 단자 그룹들이 기판 상에 형성되고, 제1 정전기 보호 와이어가 상기 기판의 가장자리 영역 상에 형성되고, 제2 정전기 보호 와이어가 상기 본딩 단자들과 상기 제1 정전기 보호 와이어를 접속하도록 형성되며, 그에 따라 상기 본딩 단자들 상의 정전기가 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어로 유도되어 전기 전하들을 밸런싱 및 소모함으로써, 어레이 기판을 효과적으로 보호하는 목적을 달성한다.
또한, 상기 제1 정전기 보호 와이어 및 상기 제2 정전기 보호 와이어를 형성하는 것과 상기 본딩 단자들을 형성하는 것은 동시에 처리되기 때문에, 처리 단계 또는 처리 비용이 추가될 수 없다.
전술한 설명은 단지 본 출원의 바람직한 실시예에 불과할 뿐이며, 본 출원의 범위를 제한하려는 것이 아니다. 상기 개시 내용에 따라 본 기술 분야의 통상의 기술자들에 의해 행해지는 모든 변경들 및 수정들은 첨부된 청구범위의 범위 내에 있어야 한다.

Claims (10)

  1. 어레이 기판으로서,
    기판;
    상기 기판 상에 위치되는 복수의 본딩 단자 그룹들;
    상기 기판의 가장자리 영역 상에 위치되는 제1 정전기 보호 와이어; 및
    상기 기판 상에 위치되는 제2 정전기 보호 와이어
    를 포함하며, 각각의 본딩 단자 그룹은 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어에 전기적으로 접속되는
    어레이 기판.
  2. 제1항에 있어서, 상기 기판은 복수의 유효 영역들과, 상기 복수의 유효 영역들을 둘러싸는 주변 영역을 포함하고, 상기 제1 정전기 보호 와이어는 상기 주변 영역 내에 위치되며, 상기 복수의 본딩 단자 그룹들은 상기 복수의 유효 영역들 내에 제각기 위치되는
    어레이 기판.
  3. 제2항에 있어서, 상기 유효 영역은 표시 영역 및 상기 표시 영역을 둘러싸는 비 표시 영역을 포함하고, 상기 본딩 단자들은 상기 비 표시 영역 내에 위치되는
    어레이 기판.
  4. 제2항에 있어서, 각각의 유효 영역은 그 주변부에 배치된 상기 제1 정전기 보호 와이어 및/또는 상기 제2 정전기 보호 와이어에 전기적으로 접속되는
    어레이 기판.
  5. 제4항에 있어서, 상기 제1 정전기 보호 와이어 및 상기 제2 정전기 보호 와이어는 모두 도전성 재료로 제조되는
    어레이 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 정전기 보호 와이어는 타원, 원 또는 다각형의 폐쇄된 형상인
    어레이 기판.
  7. 어레이 기판 제조 방법으로서,
    기판을 제공하는 단계; 및
    상기 기판 상에 복수의 본딩 단자 그룹들을 형성하고, 상기 기판의 가장자리 영역 상에 제1 정전기 보호 와이어 및 제2 정전기 보호 와이어를 형성하는 단계
    를 포함하고, 각각의 본딩 단자 그룹은 상기 제2 정전기 보호 와이어를 통해 상기 제1 정전기 보호 와이어에 접속되는
    어레이 기판 제조 방법.
  8. 제7항에 있어서, 상기 기판은 복수의 유효 영역들과, 상기 복수의 유효 영역들을 둘러싸는 주변 영역을 포함하고, 상기 제1 정전기 보호 와이어는 상기 주변 영역 내에 형성하며, 상기 복수의 본딩 단자 그룹들은 상기 복수의 유효 영역들 내에 제각기 형성되는
    어레이 기판 제조 방법.
  9. 제8항에 있어서, 각각의 유효 영역은 그 주변부에 배치된 상기 제1 정전기 보호 와이어 및/또는 상기 제2 정전기 보호 와이어에 전기적으로 접속되는
    어레이 기판 제조 방법.
  10. 제7항에 있어서, 복수의 본딩 단자 그룹들을 형성하는 것과, 제1 정전기 보호 와이어 및 제2 정전기 보호 와이어를 형성하는 것은 동시에 처리되는
    어레이 기판 제조 방법.
KR1020197032858A 2017-09-29 2018-05-25 어레이 기판 및 그 제조 방법 KR102326572B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710909022.3 2017-09-29
CN201710909022.3A CN109585422B (zh) 2017-09-29 2017-09-29 阵列基板及其制造方法
PCT/CN2018/088350 WO2019062170A1 (zh) 2017-09-29 2018-05-25 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
KR20190131586A true KR20190131586A (ko) 2019-11-26
KR102326572B1 KR102326572B1 (ko) 2021-11-16

Family

ID=65431119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032858A KR102326572B1 (ko) 2017-09-29 2018-05-25 어레이 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US11462491B2 (ko)
EP (1) EP3690943A4 (ko)
JP (1) JP6967611B2 (ko)
KR (1) KR102326572B1 (ko)
CN (1) CN109585422B (ko)
TW (1) TWI662331B (ko)
WO (1) WO2019062170A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706402B (zh) * 2019-06-13 2020-10-01 友達光電股份有限公司 顯示面板及其製作方法
US20230145250A1 (en) * 2020-07-30 2023-05-11 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Substrate structure, on-chip structure, and method for manufacturing on-chip structure
CN114167655A (zh) * 2020-09-11 2022-03-11 Oppo广东移动通信有限公司 电致变色模组、盖板组件及电子设备
CN112991941B (zh) * 2021-02-01 2022-09-06 深圳英伦科技股份有限公司 ePanel个性化尺寸的阵列基板及加工方法
CN114188381B (zh) * 2021-12-03 2023-05-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080078089A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 표시기판 및 이의 제조 방법, 표시장치
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
JP2010152091A (ja) * 2008-12-25 2010-07-08 Mitsubishi Electric Corp アレイ基板及び表示装置
CN203616554U (zh) * 2013-12-25 2014-05-28 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
JP2014186085A (ja) * 2013-03-22 2014-10-02 Seiko Epson Corp 回路基板の製造方法
KR20140126283A (ko) * 2013-03-26 2014-10-30 허페이 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 용량성 인-셀 터치 패널 및 디스플레이 장치
CN106842691A (zh) * 2017-03-31 2017-06-13 成都京东方光电科技有限公司 一种液晶显示面板及制作方法、显示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168969A (ja) 1992-12-01 1994-06-14 Hitachi Ltd 半導体装置及びその基板
JPH11509938A (ja) 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP3752824B2 (ja) 1998-03-27 2006-03-08 セイコーエプソン株式会社 アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
JP3883720B2 (ja) 1998-12-18 2007-02-21 シャープ株式会社 液晶表示装置の製造方法
JP2000347206A (ja) 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置
CN1195243C (zh) 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2002334736A (ja) 2001-05-07 2002-11-22 Advanced Display Inc 高密度基板の端子部
EP1472739A1 (en) * 2002-02-08 2004-11-03 Qinetiq Limited Photodetector circuit
CN1228669C (zh) * 2003-10-17 2005-11-23 友达光电股份有限公司 静电放电防护结构
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
KR100977978B1 (ko) * 2006-05-25 2010-08-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP4976089B2 (ja) 2006-09-15 2012-07-18 インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド 多面取り薄膜トランジスタアレイ基板および液晶表示装置
KR101383964B1 (ko) * 2007-03-15 2014-04-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TW200937069A (en) 2008-02-25 2009-09-01 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
JP2009205084A (ja) 2008-02-29 2009-09-10 Hitachi Displays Ltd ガラス基板を用いた画像表示装置およびその製造方法
CN201174016Y (zh) * 2008-03-21 2008-12-31 上海广电光电子有限公司 液晶显示装置的tft完成基板
CN101998754A (zh) * 2009-08-26 2011-03-30 金宝电子工业股份有限公司 静电放电防护结构与使用其的电子装置
CN102023408B (zh) * 2009-09-11 2013-04-03 北京京东方光电科技有限公司 液晶显示器的彩膜基板及其制造方法
TWI401492B (zh) 2010-05-17 2013-07-11 Au Optronics Corp 主動元件陣列基板及其修補方法
CN101923256B (zh) * 2010-07-30 2012-01-18 南京中电熊猫液晶显示科技有限公司 液晶显示器的制造方法
JP2012195432A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体集積回路
TW201327312A (zh) * 2011-12-19 2013-07-01 Wintek Corp 具有靜電防護結構之觸控面板
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
CN104298380B (zh) 2013-07-16 2017-05-24 宏达国际电子股份有限公司 触控面板
JP2015021843A (ja) 2013-07-19 2015-02-02 株式会社島津製作所 放射線検出器、放射線検出装置及び放射線分析装置
CN104297967B (zh) * 2014-10-16 2018-04-20 昆山龙腾光电有限公司 阵列母基板及其加热装置
TWM502189U (zh) 2014-12-22 2015-06-01 Chunghwa Picture Tubes Ltd 顯示母基板及顯示基板
DE102015104409B4 (de) * 2015-03-24 2019-12-12 Tdk-Micronas Gmbh Halbleiter-Anordnung mit ESD-Schutzschaltung
CN205193390U (zh) * 2015-12-08 2016-04-27 上海中航光电子有限公司 显示面板、显示装置及基板
CN205334003U (zh) 2015-12-30 2016-06-22 深圳秋田微电子有限公司 一种具有静电防护条的液晶显示屏
KR102321868B1 (ko) * 2017-04-03 2021-11-08 삼성전자주식회사 반도체 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080078089A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 표시기판 및 이의 제조 방법, 표시장치
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
JP2010152091A (ja) * 2008-12-25 2010-07-08 Mitsubishi Electric Corp アレイ基板及び表示装置
JP2014186085A (ja) * 2013-03-22 2014-10-02 Seiko Epson Corp 回路基板の製造方法
KR20140126283A (ko) * 2013-03-26 2014-10-30 허페이 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 용량성 인-셀 터치 패널 및 디스플레이 장치
CN203616554U (zh) * 2013-12-25 2014-05-28 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN106842691A (zh) * 2017-03-31 2017-06-13 成都京东方光电科技有限公司 一种液晶显示面板及制作方法、显示装置

Also Published As

Publication number Publication date
EP3690943A1 (en) 2020-08-05
US11462491B2 (en) 2022-10-04
CN109585422A (zh) 2019-04-05
KR102326572B1 (ko) 2021-11-16
US20210335732A1 (en) 2021-10-28
JP2020521169A (ja) 2020-07-16
EP3690943A4 (en) 2020-10-28
TW201843505A (zh) 2018-12-16
WO2019062170A1 (zh) 2019-04-04
TWI662331B (zh) 2019-06-11
CN109585422B (zh) 2021-06-11
JP6967611B2 (ja) 2021-11-17

Similar Documents

Publication Publication Date Title
KR102326572B1 (ko) 어레이 기판 및 그 제조 방법
CN107331297A (zh) 一种异形显示面板和显示装置
US10451913B2 (en) Liquid crystal display panel
EP3278360B1 (en) Array substrates, methods for fabricating the same, and display device containing the same
WO2019047151A1 (zh) 一种显示模组、显示面板、显示装置及电子设备
CN109343285B (zh) 显示面板和显示装置
US20070290375A1 (en) Active device array mother substrate
CN100530662C (zh) 母板、像素阵列基板、光电装置及其制造方法
US9013648B1 (en) Antistatic structure of array substrate
KR20160010826A (ko) 표시 장치
US20210018802A1 (en) Display panel, display device and manufacturing method thereof
US9105528B2 (en) Display panel structure of electrophoretic display device with flat protection layer over active region and protection circuit region
TW201447451A (zh) 顯示面板及其製造方法
CN215494959U (zh) 显示装置及显示设备
CN205621412U (zh) 显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
CN107290907B (zh) 一种面板成盒结构
CN105676499A (zh) 液晶显示面板及其静电放电电路
JP2010230885A (ja) 液晶表示装置
JP2005049738A (ja) 液晶表示パネル
US20050184392A1 (en) Method for fabricating interconnect and interconnect fabricated thereby
WO2024109061A1 (zh) 一种显示面板及显示装置
JP5275599B2 (ja) 液晶表示装置用アレイ基板及び液晶表示装置用アレイ基板の製造方法
JP2013225015A (ja) 液晶表示装置
CN114384720A (zh) 显示模组及显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant