JP2020521169A - アレイ基板及びその製造方法 - Google Patents

アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2020521169A
JP2020521169A JP2019563616A JP2019563616A JP2020521169A JP 2020521169 A JP2020521169 A JP 2020521169A JP 2019563616 A JP2019563616 A JP 2019563616A JP 2019563616 A JP2019563616 A JP 2019563616A JP 2020521169 A JP2020521169 A JP 2020521169A
Authority
JP
Japan
Prior art keywords
electrostatic protection
protection wire
substrate
array substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019563616A
Other languages
English (en)
Other versions
JP6967611B2 (ja
Inventor
キアオリ ヘ
キアオリ ヘ
シュアイ リン
シュアイ リン
キアンクイアン ワン
キアンクイアン ワン
ジフア ジャン
ジフア ジャン
ヤオ リ
ヤオ リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Publication of JP2020521169A publication Critical patent/JP2020521169A/ja
Application granted granted Critical
Publication of JP6967611B2 publication Critical patent/JP6967611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

アレイ基板及びその製造方法が提供される。複数群のボンディング端子が基板上に形成され、第１静電保護ワイヤがその基板の周縁領域上に形成され、且つボンディング端子及び第１静電保護ワイヤを接続するよう第２静電保護ワイヤが形成されるため、ボンディング端子上の静電気が第２静電保護ワイヤを介し第１静電保護ワイヤへと案内されて電荷が平衡し消費され、ひいてはアレイ基板を効果的に保護するという目的が達成される。

Description

本願はパネルディスプレイの分野、具体的にはアレイ基板及びその製造方法に関する。
昨今ではパネルディスプレイテクノロジがますます成熟し、それにつれ消費者が徐々にパネルディスプレイの外見及び多角的機能に対する注意を払うようになっている。そのため、現在の市場では、狭額（ナローベゼル）設計を採るパネルディスプレイが非常に一般化している。狭額設計を採るパネルディスプレイは、小型化が可能であるのと同時に、より広い視認エリアを人々に対し効果的に提供することができる。そのため、狭額設計が、将来のパネルディスプレイに向けた開発トレンド及び方向となっている。
しかしながら、額（ベゼル）の設計が狭まると周縁ワイヤエリアも同様に狭まり、帯電防止能が弱まる。生産プロセスにおいては、器具又はオペレータが製品に接触した際に静電気が不可避的に発生するので、製品が損傷して製品歩留まりに影響が及ぶこととなりやすい。
従来技術では、静電気により引き起こされる損傷が、一般的に以下の方法を通じ防止されている。例えば、設計時に周縁接地ワイヤの幅を広げる方法である。しかしながら、狭縁機構なる制限故に、ワイヤの幅を広げるのは割合に難しい。また例えば、オペレータに帯電防止リストストラップの着用を求める操作技術仕様を定める方法、帯電防止器具例えばイオンファンを付加する方法、良好な帯電防止性能を有する機械を購入及び確保して完全な接地により帯電防止能の改善を図る方法がある。しかしながら、これらの方法のいずれでも、静電気により引き起こされる損傷を効果的に避けることができなかった。
従って、静電損傷を防止することが、本件技術分野に習熟した者（いわゆる当業者）により解決されるべき喫緊の技術的問題である。
本願の目的は、静電損傷を避けアレイ基板を守ることができるよう、アレイ基板及びその製造方法を提供することにある。
上掲の目的を達成するため、本願では、基板と、その基板上に所在する複数群のボンディング端子と、その基板の周縁領域上に所在する第１静電保護ワイヤと、その基板上に所在する第２静電保護ワイヤと、を有し、各群のボンディング端子が第２静電保護ワイヤを介し第１静電保護ワイヤに電気的に接続されたアレイ基板を提供する。
付随的には、その基板が、複数個の有効領域及びそれら複数個の有効領域を囲む周辺領域を有し、第１静電保護ワイヤがその周辺領域内に所在し、且つ上記複数群のボンディング端子が当該複数個の有効領域内にそれぞれ所在する。
付随的には、その有効領域が、表示領域及びその表示領域を囲む非表示領域を有し、ボンディング端子がその非表示領域内に所在する。
付随的には、各有効領域が、その周辺に配置されている第１静電保護ワイヤ及び／又は第２静電保護ワイヤに電気的に接続される。
付随的には、第１静電保護ワイヤ及び第２静電保護ワイヤを共に金属ワイヤとする。
付随的には、第１静電保護ワイヤが閉じた形状の楕円、円又は多角形をなす。
対応するが如く、本願では更に、
基板を準備するステップと、
その基板上に複数群のボンディング端子を形成し且つその基板の周縁領域内に第１静電保護ワイヤ及び第２静電保護ワイヤを形成するステップと、
を有し、各群のボンディング端子が第２静電保護ワイヤを介し第１静電保護ワイヤに接続されるアレイ基板製造方法が提供される。
付随的には、その基板が、複数個の有効領域及びそれら複数個の有効領域を囲む周辺領域を有し、第１静電保護ワイヤがその周辺領域内に形成され、且つ上記複数群のボンディング端子が当該複数個の有効領域内にそれぞれ形成される。
付随的には、各有効領域が、その周辺に配置されている第１静電保護ワイヤ及び／又は第２静電保護ワイヤに電気的に接続される。
付随的には、複数群のボンディング端子の形成と、第１静電保護ワイヤ及び第２静電保護ワイヤの形成とが、同時に処理される。
従来技術に比し、本願にて提供されるアレイ基板及びその製造方法では、複数群のボンディング端子が基板上に形成され、第１静電保護ワイヤがその基板の周縁エリア上に形成され、ボンディング端子と第１静電保護ワイヤを接続するよう第２静電保護ワイヤが形成されるので、ボンディング端子上の静電気を第２静電保護ワイヤを介し第１静電保護ワイヤへと案内して電荷を平衡させ消費することができ、ひいてはアレイ基板を効果的に保護するという目的を達成することができる。
更に、第１静電保護ワイヤ及び第２静電保護ワイヤの形成と複数群のボンディング端子の形成とを同時に処理すれば、処理工程や処理コストが追加されない。
本願の実施形態に係るアレイ基板の模式的構造図である。 本願の実施形態に係る図１中の点Ａの拡大図である。 本願の他の実施形態に係る図１中の点Ａの拡大図である。 本願の実施形態に係る他のアレイ基板の模式的構造図である。
背景技術欄で述べたように、周縁ワイヤ用のエリアが狭いと帯電防止能が弱い。生産プロセスでは、器具やオペレータが製品に接触した際に静電気が不可避的に発生するので、製品が損傷して製品歩留まりに影響が及ぶこととなりやすい。
静電損傷を避けるため、本願では、基板と、その基板上に所在する複数群のボンディング端子と、その基板の周縁エリア上に所在する第１静電保護ワイヤと、その基板上に所在する第２静電保護ワイヤと、を有し、ボンディング端子が第２静電保護ワイヤを介し第１静電保護ワイヤに接続されたアレイ基板を提供する。
本願により提供されるアレイ基板では、複数群のボンディング端子が基板上に形成され、第１静電保護ワイヤがその基板の周縁領域上に形成され、ボンディング端子と第１静電保護ワイヤを接続するよう第２静電保護ワイヤが形成されるので、ボンディング端子上の静電気を第２静電保護ワイヤを介し第１静電保護ワイヤへと案内して電荷を平衡させ消費することで、アレイ基板を効果的に保護するという目的を達成することができる。
本願の内容をよりわかりやすくするため、以下、添付図面を参照して本願の内容を更に述べることにする。確かなことに、本願はそれら具体的実施形態に限定されず、いわゆる当業者にとり周知な一般的置換物もまた本願の保護範囲内に収まる。
その際、模式図を用い本願を詳細に描出する。本願の実施形態を詳細に描出するに当たり、それら模式図は、記述を容易化する目的で以て部分的に拡大されていて、一般的な寸法比率に従っておらず、本願はそうしたものに限定されない。
図１に示されているのは、本願の実施形態に係るアレイ基板の模式的構造図である。図１に示すように、本願では、基板１０と、基板１０上に所在する複数群のボンディング端子２０と、基板１０の周縁領域上に所在する第１静電保護ワイヤ３０と、基板１０上に所在する第２静電保護ワイヤ４０とを有し、ボンディング端子２０が第２静電保護ワイヤ４０を介し第１静電保護ワイヤ３０に接続されたアレイ基板が提供されている。
好ましいことに、基板１０は、複数個の有効領域１１と、それら有効領域１１を囲む周辺領域１２とを有している。有効領域１１は、表示スクリーンが追々形成されるエリアであって、好ましくも長方形であり、周辺領域１２は後の切断後に廃棄されるエリアである。即ち、最終的に基板１０は切断されて、有効領域１１は表示スクリーンを形成すべく留置され、また周辺領域１２は切断後に廃材となる。第１静電保護ワイヤ３０は周辺領域１２内に所在しており、複数群のボンディング端子２０は複数個の有効領域１１内にそれぞれ所在している。
有効領域１１は、表示領域１１０と、表示領域１１０を囲む非表示領域１１２（図１にはある一辺上の非表示領域のみが示されている）とを有している。複数個の画素が表示領域１１０内に作成され、それにより画素アレイが形成されている。複数個の金属層が非表示領域１１２内に配置され、それにより周辺回路が形成されている。総じて、各画素は、少なくとも１個の薄膜トランジスタと、その薄膜トランジスタに接続された画素電極とを有している。各画素は、２本の近隣スキャンライン及び２本の近隣データラインにより囲まれている。それらスキャンライン及びデータラインが表示領域１１０から非表示領域１１２へと延び、非表示領域１１２の周辺回路を介し駆動チップに接続されているので、その表示スクリーンの通常動作を実現することができる。ボンディング端子２０は非表示領域１１２のボンディングエリア内に所在しており、駆動チップにボンディングされるべく用いられている。
至便性なる目的を踏まえ、図１にはボンディング端子２０を９群しか示していないが、他の諸実施形態でのボンディング端子２０の群数は限定されない。基板上に形成されるボンディング端子２０の群数は、アレイ基板切断後に形成される表示スクリーンと同数である。即ち、１個の表示スクリーンが１群のボンディング端子２０を必要とする。加えて、ボンディング端子２０の１群内のボンディング端子の個数も、表示スクリーンの条件／要請に従い決まるのであり、本願では限定されない。
第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０は共に導電素材製のワイヤであり、金属ワイヤであるのが望ましい。第１静電保護ワイヤ３０は周辺領域１２内に所在している。不要になる周辺領域１２内に周縁ワイヤが配置されるため、第１静電保護ワイヤ３０の幅は広ければ広いほどよい。第１静電保護ワイヤ３０の幅は０．１ｍｍ超であるのが望ましい。第２静電保護ワイヤ４０は、ボンディング端子２０と第１静電保護ワイヤ３０とを接続するのに用いられている。同様に、第２静電保護ワイヤ４０の幅は０．１ｍｍ超であるのが望ましい。
図１及び図２に示すように、各ボンディング端子２０は、第２静電保護ワイヤ４０を介し第１静電保護ワイヤ３０に接続されている。図２に示されているのは、本願の実施形態に係る図１中の点Ａの拡大図である。ボンディング端子２０の各群内の各ボンディング端子は水平方向（横方向）に沿い規則的に配列されており、垂直方向（縦方向）沿いに延びる第２静電保護ワイヤを介し、水平方向沿いに延びる第２静電保護ワイヤに接続されている。即ち、静電保護ワイヤ４０は垂直方向に沿い配置された複数本の第２静電保護ブランチ４１を有しており、その第２静電保護ブランチ４１の本数が各群内のボンディング端子２０と同数とされている。第２静電保護ブランチ４１はボンディング端子２０と１対１に対応し、それに電気的に接続されている。その上、第２静電保護ワイヤ４０は、水平方向に沿い配置された第２静電保護ブランチ４２をも有している。第２静電保護ブランチ４１は第２静電保護ブランチ４２に接続されており、最終的には第１静電保護ワイヤ３０に接続されている。複数本ある第２静電保護ブランチ４１は、同じライン幅及び長さを有し平行に配列されている。
図２では、ボンディング端子２０の各群内の各ボンディング端子が長方形であり、それらボンディング端子が水平方向に沿い規則的に配列されている。更に、ボンディング端子の短辺が水平方向に沿っており、またその長辺が垂直方向に沿っている。しかしながら、他の諸実施形態では、ボンディング端子が別の形状及び配列を呈することがある。図３に示されているのは、本願の他の実施形態に係る図１中の点Ａの拡大図である。図３に示すように、ボンディング端子２０の各群内の各ボンディング端子は長方形であり、それらボンディング端子が概ね扇形をなし配列されている。更に、各ボンディング端子の長辺方向に沿った仮想延長線２１（好ましくは中心軸を通るもの）が、ベースライン（基線）２２（垂直方向）に対しある傾斜角をなし、且つ同一点Ｐにてベースライン２２と交差している。確かなことに、ボンディング端子が外寄りで収束していて、従って点Ｐが表示領域から離れた側に所在するのでもよいし（図３に示すそれ）、ボンディング端子が外寄りで発散していて、従って点Ｐが表示領域寄りの側に所在するのでもよい。ボンディング端子の同一群内では、ベースライン２２からより遠く離れているボンディング端子の仮想延長線２１が、ベースライン２２に対し、より大きな角度をなしている。
本実施形態では、各ボンディング端子が占める面積を同じにすること、即ち各ボンディング端子を同じ形状及びサイズにすることや、ベースライン３０の方向に沿った各ボンディング端子の長さを同じにすることができる。好ましいことに、各ボンディング端子の二端を、三角形、楔形、台形等の形状を呈するものとすることができる。即ち、ボンディング端子のうち駆動チップにボンディングされるべき部分を長方形に保つことで、圧着面積を確保する一方、ボンディング端子の二端を先細りにすることで、近隣ボンディング端子間ギャップを広げて近隣ボンディング端子間回路短絡を効果的に防止することができる。
図３に示すように、ボンディング端子２０の各群内の各ボンディング端子は、仮想延長線２１の方向沿いに延びる第２静電保護ワイヤを介し、水平方向沿いに延びる第２静電保護ワイヤに接続されている。即ち、静電保護ワイヤ４０はボンディング端子２０の仮想延長線２１の方向に沿い配置された複数本の第２静電保護ブランチ４１を有しており、それら第２静電保護ブランチ４１の本数が各群内のボンディング端子２０と同数とされている。第２静電保護ブランチ４１は、ボンディング端子２０と１対１に対応しそれに電気的に接続されている。更に、第２静電保護ワイヤ４０は、水平方向に沿い配置された第２静電保護ブランチ４２をも有している。第２静電保護ブランチ４１は第２静電保護ブランチ４２に接続されており、最終的には第１静電保護ワイヤ３０に接続されている。複数本ある第２静電保護ブランチ４１を同じ幅にすることができる。
本実施形態では、各ボンディング端子の長辺方向に沿った仮想延長線２１が、ベースライン２２と、ある同じ点Ｐにて、即ち外寄り収束点であり表示領域から離れた側に所在する点にて交差している。更に、点Ｐは、第２静電保護ブランチ４２の片側、表示領域から遠い方に所在している。他の諸実施形態では、点Ｐが第２静電保護ブランチ４２上に所在していることもあり得、この場合には仮想延長線２１が第２静電保護ブランチ４１と厳密に一致する。確かなことに、点Ｐが表示領域・第２静電保護ブランチ４２間に所在していることもあり得、これは本願にて限定されるものではない。
確かなことに、図２及び図３は図１中の点Ａの模式的拡大図であり、中庸位置に所在するボンディング端子の接続状況を示している。そのボンディング端子２０（ひいては最終的に形成される表示スクリーン）が基板１０の下縁に所在しているのなら、第２静電保護ブランチ４２は必要なく、第２静電保護ブランチ４１が直に第１静電保護ワイヤ３０に接続される。
ボンディング端子２０は、第２静電保護ワイヤ４０を介し第１静電保護ワイヤ３０に接続される。その後、後続の製造プロセスにて、ボンディング端子２０により生じた（或いは有効領域１１内で生じた）静電気を、第２静電保護ワイヤ４０を介し第１静電保護ワイヤ３０へと案内して電荷を平衡させ消費することができるので、静電気により引き起こされる損傷を防いで、アレイ基板を効果的に保護するという目的を達成することができる。
ご理解頂けるように、静電気を第１静電保護ワイヤ３０を介し排出することもできる。例えば、第１静電保護ワイヤ３０がゼロ電位に接続される。或いは、第１静電保護ワイヤ３０上にテーパ部を形成すること、即ち第１静電保護ワイヤの一区画を狭めていくことで、静電気をそのテーパ部から容易に逃がすことができ、またその静電荷の解放速度を高めることもできる。
本実施形態では、第１静電保護ワイヤ３０が閉じた形状、例えば閉じた楕円、円又は多角形或いはいわゆる当業者にとり既知な他形状を呈している。その多角形は三角形、四角形、五角形等でありうる。長方形をなす第１静電保護ワイヤ３０が図１にて例として用いられているが、本願はそれに限定されない。確かなことに、他の諸実施形態では、第１静電保護ワイヤ３０が閉じていない形状を呈することもありうる。
図４に示されているのは、本願の実施形態に係る他のアレイ基板の模式的構造図である。図４に示すように、本願では、基板１０と、基板１０上に所在する複数群のボンディング端子２０と、基板１０の周縁領域上に所在する第１静電保護ワイヤ３０と、基板１０上に所在する第２静電保護ワイヤ４０とを有し、ボンディング端子２０が第２静電保護ワイヤ４０を介し第１静電保護ワイヤ３０に接続されたアレイ基板を提供している。このアレイ基板では、各有効領域１１が、その周辺に配置された第１静電保護ワイヤ３０及び／又は第２静電保護ワイヤ４０に電気的に接続されている。図４に示すように、本実施形態では、第２静電保護ワイヤ４０が垂直方向に沿い有効領域１１間にも配置されており、その第２静電保護ワイヤを、第１静電保護ワイヤ３０と、水平方向に沿う第２静電保護ワイヤとに接続することで、静電保護ワイヤの総面積又は全長を改善して静電気を更に平衡させ消費している。
ご理解頂けるように、本願における水平方向及び垂直方向は、共に、図示内容を本願描出用の参照基準として捉えるものであり、実際の製品における水平方向及び垂直方向を示すものではない。例えば、本願における「垂直方向」は、図中の垂直方向であることも、図中の垂直方向に対し垂直な水平方向を指すこともあるし、「水平方向」は、図中の水平方向であることも、図中の水平方向に対し垂直な垂直方向を指すこともある。即ち、本願における「水平方向」及び「垂直方向」の意味合いは、従来的な感覚での「水平方向」及び「垂直方向」に限定されない。
対応するが如く、本願では更に、先に述べた２個の実施形態のアレイ基板を形成するのに用いられるアレイ基板製造方法を提供している。図１〜図４に示すように、本アレイ基板製造方法は、
基板１０を準備するステップと、
基板１０上に複数群のボンディング端子２０を且つ基板１０の周縁領域上に第１静電保護ワイヤ３０を形成するステップと、
基板１０上に第２静電保護ワイヤ４０を形成するステップと、を有し、ボンディング端子２０が第２静電保護ワイヤ４０を介し第１静電保護ワイヤ３０に接続されるものである。
具体的には基板１０が準備される。基板１０は透明素材、例えばガラス、石英、シリコンウェハ、ポリカーボネート、ポリメチルメタクリレート、金属箔等で作成することができる。基板１０はリジッド基板でもフレキシブル基板でもよい。基板１０の選択及び前処理は、いわゆる当業者にとりなじみ深いので詳細には再述しない。
基板１０は、複数個の有効領域１１と、有効領域１１を囲む周辺領域１２とを有している。有効領域１１は表示スクリーンが追々形成されるエリアである。周辺領域１２は切断後に廃棄されるエリアである。有効領域１１は、表示領域１１０と、表示領域１１０を囲む非表示領域１１２とを有している。表示領域１１０は、基板１０上にスキャンライン、データライン、トランジスタスイッチ、画素電極等を形成するのに追々用いられる。非表示領域１１２は、基板１０上に周辺ワイヤを形成することで表示領域１１０上のスキャンライン、データライン等を駆動チップに接続するのに、追々用いられる。
次いで、スキャンライン、データライン、トランジスタスイッチ、画素電極等が表示領域１１０内に形成される。複数個の金属層が非表示領域１１２内に形成され、それにより周辺回路が形成される。更に、ボンディング端子２０が非表示領域１１２内に形成される際に、第１静電保護ワイヤ３０が基板１０の周縁領域（即ち周辺領域１２）上に形成され、第２静電保護ワイヤ４０が基板１０上に形成される。第１静電保護ワイヤ３０は第２静電保護ワイヤ４０を介しボンディング端子２０に接続される。
第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０の形成と、ボンディング端子２０の形成は、同時に処理することができる。確かなことに、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０を、表示領域１１０内のスキャンライン、データライン、トランジスタスイッチ又は画素電極と、或いは非表示領域１１２内の複数個の金属層のうち一つと、同じ処理工程にて形成することもできる。即ち、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０の形成では処理工程又は処理コストが何も付加されないであろう。
ボンディング端子２０を例として用いると、まず、金属層が基板１０上に形成され、パターン化フォトレジスト層がその金属層上に形成される。パターン化フォトレジスト層により、ボンディング端子、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０用のエリアが露出される。その上で、そのパターン化フォトレジスト層をマスクとして用い金属スパッタリングを実行することで、ボンディング端子２０、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０を形成することができる。従って、形成された第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０では処理工程が何も付加されないであろう。
ご理解頂けるように、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０を非表示領域１１２内の複数個の金属層と同じ処理工程にて形成する際には、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０をも複数層を有するものとし、ひいては保護ワイヤの断面積を増やして静電気を更に平衡させ消費することができる。即ち、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０が単一層を有するのでも複数層を有するのでもよい。確かなことに、第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０を相独立に形成してもよい。
第１静電保護ワイヤ３０及び第２静電保護ワイヤ４０は導電素材製のワイヤ、好ましくは金属ワイヤとされ、或いは同じ処理工程にて形成されたボンディング端子２０、画素電極又は複数個の金属層のそれと同じ素材で作成される。
スキャンライン及びデータラインが、表示領域１１０から非表示領域１１２へと延び、非表示領域１１２の周辺回路を介し駆動チップに電気的に接続されるので、その駆動チップにより、非表示領域１１２にボンディングされている端子２０の駆動が実現される。従って、有効領域１１内で生じた静電気を駆動端子２０へと転送し、次いで第２静電保護ワイヤ４０を介し第１静電保護ワイヤ３０へと案内することができるので、その電気を平衡させ消費して、アレイを効果的に保護するという目的を達成することができる。
結論として、本願にて提供されるアレイ基板及びその製造方法では、複数群のボンディング端子が基板上に形成され、第１静電保護ワイヤがその基板の周縁領域上に形成され、ボンディング端子と第１静電保護ワイヤを接続するよう第２静電保護ワイヤが形成されるので、ボンディング端子上の静電気を第２静電保護ワイヤを介し第１静電保護ワイヤへと案内して電荷を平衡させ消費することができ、ひいてはアレイ基板を効果的に保護するという目的を達成することができる。
更に、第１静電保護ワイヤ及び第２静電保護ワイヤの形成とボンディング端子の形成とが同時に処理されるので、処理工程や処理コストが追加されない。
上掲の記述は本願の単なる好適諸実施形態であり、本願の技術的範囲を限定する意図のものではない。上掲の開示に従いいわゆる当業者がなす全ての改変及び修正は、別項の諸請求項の技術的範囲内に収まろう。

Claims (10)

  1. 基板と、
    上記基板上に所在する複数群のボンディング端子と、
    上記基板の周縁領域上に所在する第１静電保護ワイヤと、
    上記基板上に所在する第２静電保護ワイヤと、
    を備え、各群のボンディング端子が第２静電保護ワイヤを介し第１静電保護ワイヤに電気的に接続されたアレイ基板。
  2. 上記基板が、複数個の有効領域及びそれら複数個の有効領域を囲む周辺領域を有し、第１静電保護ワイヤがその周辺領域内に所在し、且つ上記複数群のボンディング端子が当該複数個の有効領域内にそれぞれ所在することを特徴とする請求項１記載のアレイ基板。
  3. 上記有効領域が、表示領域及びその表示領域を囲む非表示領域を有し、上記ボンディング端子がその非表示領域内に所在することを特徴とする請求項２記載のアレイ基板。
  4. 各有効領域が、その周辺に配置されている第１静電保護ワイヤ及び／又は第２静電保護ワイヤに電気的に接続されたことを特徴とする請求項２記載のアレイ基板。
  5. 第１静電保護ワイヤ及び第２静電保護ワイヤが共に導電素材製であることを特徴とする請求項４記載のアレイ基板。
  6. 第１静電保護ワイヤが閉じた形状の楕円、円又は多角形をなすことを特徴とする請求項１〜５のうちいずれか記載のアレイ基板。
  7. 基板を準備するステップと、
    上記基板上に複数群のボンディング端子を形成し且つその基板の周縁領域上に第１静電保護ワイヤ及び第２静電保護ワイヤを形成するステップと、
    を有し、各群のボンディング端子が第２静電保護ワイヤを介し第１静電保護ワイヤに接続されるアレイ基板製造方法。
  8. 上記基板が、複数個の有効領域及びそれら複数個の有効領域を囲む周辺領域を有し、第１静電保護ワイヤがその周辺領域内に形成され、且つ上記複数群のボンディング端子が当該複数個の有効領域内にそれぞれ形成されることを特徴とする請求項７記載のアレイ基板製造方法。
  9. 各有効領域が、その周辺に配置されている第１静電保護ワイヤ及び／又は第２静電保護ワイヤに電気的に接続されることを特徴とする請求項８記載のアレイ基板製造方法。
  10. 複数群のボンディング端子の形成と、第１静電保護ワイヤ及び第２静電保護ワイヤの形成とが、同時に処理されることを特徴とする請求項７記載のアレイ基板製造方法。
JP2019563616A 2017-09-29 2018-05-25 アレイ基板及びその製造方法 Active JP6967611B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710909022.3 2017-09-29
CN201710909022.3A CN109585422B (zh) 2017-09-29 2017-09-29 阵列基板及其制造方法
PCT/CN2018/088350 WO2019062170A1 (zh) 2017-09-29 2018-05-25 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
JP2020521169A true JP2020521169A (ja) 2020-07-16
JP6967611B2 JP6967611B2 (ja) 2021-11-17

Family

ID=65431119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563616A Active JP6967611B2 (ja) 2017-09-29 2018-05-25 アレイ基板及びその製造方法

Country Status (7)

Country Link
US (1) US11462491B2 (ja)
EP (1) EP3690943A4 (ja)
JP (1) JP6967611B2 (ja)
KR (1) KR102326572B1 (ja)
CN (1) CN109585422B (ja)
TW (1) TWI662331B (ja)
WO (1) WO2019062170A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706402B (zh) * 2019-06-13 2020-10-01 友達光電股份有限公司 顯示面板及其製作方法
US20230145250A1 (en) * 2020-07-30 2023-05-11 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Substrate structure, on-chip structure, and method for manufacturing on-chip structure
CN114167655A (zh) * 2020-09-11 2022-03-11 Oppo广东移动通信有限公司 电致变色模组、盖板组件及电子设备
CN112991941B (zh) * 2021-02-01 2022-09-06 深圳英伦科技股份有限公司 ePanel个性化尺寸的阵列基板及加工方法
CN114188381B (zh) * 2021-12-03 2023-05-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168969A (ja) * 1992-12-01 1994-06-14 Hitachi Ltd 半導体装置及びその基板
JPH11282386A (ja) * 1998-03-27 1999-10-15 Seiko Epson Corp アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
US6013923A (en) * 1995-07-31 2000-01-11 1294339 Ontario, Inc. Semiconductor switch array with electrostatic discharge protection and method of fabricating
JP2000347206A (ja) * 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001166338A (ja) * 1999-09-30 2001-06-22 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002334736A (ja) * 2001-05-07 2002-11-22 Advanced Display Inc 高密度基板の端子部
JP2005517300A (ja) * 2002-02-08 2005-06-09 キネティック リミテッド 光検出器回路
CN101145565A (zh) * 2006-09-15 2008-03-19 龙腾光电（控股）有限公司 多倒角薄膜晶体管阵列基板及液晶显示装置
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
JP2009205084A (ja) * 2008-02-29 2009-09-10 Hitachi Displays Ltd ガラス基板を用いた画像表示装置およびその製造方法
US20100163284A1 (en) * 2008-12-25 2010-07-01 Mitsubishi Electric Corporation Array, substrate, and display device and its manufacturing method
JP2014186085A (ja) * 2013-03-22 2014-10-02 Seiko Epson Corp 回路基板の製造方法
JP2015021843A (ja) * 2013-07-19 2015-02-02 株式会社島津製作所 放射線検出器、放射線検出装置及び放射線分析装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP3883720B2 (ja) 1998-12-18 2007-02-21 シャープ株式会社 液晶表示装置の製造方法
CN1228669C (zh) * 2003-10-17 2005-11-23 友达光电股份有限公司 静电放电防护结构
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
KR100977978B1 (ko) * 2006-05-25 2010-08-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR20080078089A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 표시기판 및 이의 제조 방법, 표시장치
KR101383964B1 (ko) * 2007-03-15 2014-04-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TW200937069A (en) 2008-02-25 2009-09-01 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
CN201174016Y (zh) * 2008-03-21 2008-12-31 上海广电光电子有限公司 液晶显示装置的tft完成基板
CN101998754A (zh) * 2009-08-26 2011-03-30 金宝电子工业股份有限公司 静电放电防护结构与使用其的电子装置
CN102023408B (zh) * 2009-09-11 2013-04-03 北京京东方光电科技有限公司 液晶显示器的彩膜基板及其制造方法
TWI401492B (zh) 2010-05-17 2013-07-11 Au Optronics Corp 主動元件陣列基板及其修補方法
CN101923256B (zh) * 2010-07-30 2012-01-18 南京中电熊猫液晶显示科技有限公司 液晶显示器的制造方法
JP2012195432A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体集積回路
TW201327312A (zh) * 2011-12-19 2013-07-01 Wintek Corp 具有靜電防護結構之觸控面板
CN103186307B (zh) * 2013-03-26 2015-10-14 合肥京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
CN104298380B (zh) 2013-07-16 2017-05-24 宏达国际电子股份有限公司 触控面板
CN203616554U (zh) * 2013-12-25 2014-05-28 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN104297967B (zh) * 2014-10-16 2018-04-20 昆山龙腾光电有限公司 阵列母基板及其加热装置
TWM502189U (zh) 2014-12-22 2015-06-01 Chunghwa Picture Tubes Ltd 顯示母基板及顯示基板
DE102015104409B4 (de) * 2015-03-24 2019-12-12 Tdk-Micronas Gmbh Halbleiter-Anordnung mit ESD-Schutzschaltung
CN205193390U (zh) * 2015-12-08 2016-04-27 上海中航光电子有限公司 显示面板、显示装置及基板
CN205334003U (zh) 2015-12-30 2016-06-22 深圳秋田微电子有限公司 一种具有静电防护条的液晶显示屏
CN106842691A (zh) * 2017-03-31 2017-06-13 成都京东方光电科技有限公司 一种液晶显示面板及制作方法、显示装置
KR102321868B1 (ko) * 2017-04-03 2021-11-08 삼성전자주식회사 반도체 메모리 장치

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168969A (ja) * 1992-12-01 1994-06-14 Hitachi Ltd 半導体装置及びその基板
US6013923A (en) * 1995-07-31 2000-01-11 1294339 Ontario, Inc. Semiconductor switch array with electrostatic discharge protection and method of fabricating
JPH11282386A (ja) * 1998-03-27 1999-10-15 Seiko Epson Corp アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
JP2000347206A (ja) * 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001166338A (ja) * 1999-09-30 2001-06-22 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002334736A (ja) * 2001-05-07 2002-11-22 Advanced Display Inc 高密度基板の端子部
JP2005517300A (ja) * 2002-02-08 2005-06-09 キネティック リミテッド 光検出器回路
CN101145565A (zh) * 2006-09-15 2008-03-19 龙腾光电（控股）有限公司 多倒角薄膜晶体管阵列基板及液晶显示装置
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
JP2008203856A (ja) * 2007-02-22 2008-09-04 Samsung Electronics Co Ltd 表示基板、及びその製造方法、表示装置
JP2009205084A (ja) * 2008-02-29 2009-09-10 Hitachi Displays Ltd ガラス基板を用いた画像表示装置およびその製造方法
US20100163284A1 (en) * 2008-12-25 2010-07-01 Mitsubishi Electric Corporation Array, substrate, and display device and its manufacturing method
JP2010152091A (ja) * 2008-12-25 2010-07-08 Mitsubishi Electric Corp アレイ基板及び表示装置
JP2014186085A (ja) * 2013-03-22 2014-10-02 Seiko Epson Corp 回路基板の製造方法
JP2015021843A (ja) * 2013-07-19 2015-02-02 株式会社島津製作所 放射線検出器、放射線検出装置及び放射線分析装置

Also Published As

Publication number Publication date
EP3690943A1 (en) 2020-08-05
US11462491B2 (en) 2022-10-04
CN109585422A (zh) 2019-04-05
KR102326572B1 (ko) 2021-11-16
US20210335732A1 (en) 2021-10-28
EP3690943A4 (en) 2020-10-28
KR20190131586A (ko) 2019-11-26
TW201843505A (zh) 2018-12-16
WO2019062170A1 (zh) 2019-04-04
TWI662331B (zh) 2019-06-11
CN109585422B (zh) 2021-06-11
JP6967611B2 (ja) 2021-11-17

Similar Documents

Publication Publication Date Title
KR102326572B1 (ko) 어레이 기판 및 그 제조 방법
KR101844692B1 (ko) 디스플레이 패널 및 그의 팬아웃라인 구조
CN104900633B (zh) 一种阵列基板制造方法、阵列基板和显示装置
WO2019047151A1 (zh) 一种显示模组、显示面板、显示装置及电子设备
CN207895774U (zh) 显示面板以及显示装置
CN109377874A (zh) 显示面板和显示装置
US20170269420A1 (en) Structure of chip on soft panel and liquid crystal display panel equipped with chip on soft panel
TW201533640A (zh) 防靜電觸控面板
US20200033996A1 (en) Touch screen and manufacturing method thereof, display substrate, and touch display device
KR20160010826A (ko) 표시 장치
US10473992B2 (en) Display panel, methods of fabricating and repairing the same
WO2016201741A1 (zh) 走线结构及阵列基板
TW201508601A (zh) 觸控面板與觸控顯示面板
CN112162650A (zh) 一种触控面板和显示装置
JP2016532142A (ja) 配列基板の静電気防止構造
CN211150560U (zh) 阵列基板、显示面板和显示装置
CN215494959U (zh) 显示装置及显示设备
KR102011315B1 (ko) 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스
TWI569079B (zh) 顯示裝置
WO2017198146A1 (zh) 显示装置及其制作方法
JP2010230885A (ja) 液晶表示装置
TWM502189U (zh) 顯示母基板及顯示基板
JP2005049738A (ja) 液晶表示パネル
WO2024109061A1 (zh) 一种显示面板及显示装置
WO2024113297A1 (zh) 阵列基板及液晶显示面板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211025

R150 Certificate of patent or registration of utility model

Ref document number: 6967611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150