JP2010230885A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2010230885A
JP2010230885A JP2009077054A JP2009077054A JP2010230885A JP 2010230885 A JP2010230885 A JP 2010230885A JP 2009077054 A JP2009077054 A JP 2009077054A JP 2009077054 A JP2009077054 A JP 2009077054A JP 2010230885 A JP2010230885 A JP 2010230885A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
dummy pattern
wiring
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009077054A
Other languages
English (en)
Other versions
JP5279574B2 (ja
Inventor
Takuji Yoshida
卓司 吉田
Yoshinori Numano
良典 沼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009077054A priority Critical patent/JP5279574B2/ja
Publication of JP2010230885A publication Critical patent/JP2010230885A/ja
Application granted granted Critical
Publication of JP5279574B2 publication Critical patent/JP5279574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】基板切断時に電極が受ける衝撃を抑えつつ、静電気による破壊に起因した短絡および電気腐食の発生を防止できる表示パネルを備えた液晶表示装置を提供する。
【解決手段】液晶表示装置の表示パネルは、複数のゲート配線2が形成されたTFTアレイ基板と、それに対向する対向基板を備える。ゲート配線2の端子部7が配設される表示パネルの端部近傍において、TFTアレイ基板は、ゲート配線2の上方にゲート絶縁膜3を介して形成された導電性のダミーパターン5を有し、対向基板のガラス8は、ダミーパターン5に対応する位置で切断される。ダミーパターン5は、個々のゲート配線2ごとに個別に設けられ、且つ、個々のゲート配線2の上で2以上に分割されている。
【選択図】図1

Description

本発明は、液晶表示装置に関し、特に、表示パネルの配線の保護構造に関するものである。
液晶表示装置は、家庭用テレビや携帯電話の表示部など、様々な用途に使用されるものとして広く知られている。このような一般的な目的に使用される製品では、品質を高めることはもちろんのこと、生産時における歩留まりの向上や工程数の削減などによりコストダウンを図ることが重要である。
液晶表示装置の生産時に起こる不良の一つに、基板切断時における端子部の破損が挙げられる。例えばTFT(Thin Film Transistors)型の液晶パネルの製造工程では、マトリックス状に配列した複数のTFTを備えるTFTアレイ基板と、カラーフィルタが形成された対向基板とをシール剤を介して接合し、両基板の間に液晶を注入して封止した後、端子部の上方に位置する対向基板の余分なガラスを切断して除去するという一連の組立工程が一般的である。端子部の破損は、そのガラスを切断する際の衝撃により、下層の配線などが破損することであり、特に配線がAl系合金など比較的柔らかい素材の場合に生じやすい。この問題の解決法の一つとして、配線の上層に保護用のダミーパターン(ダミー配線)を形成することが挙げられる。
例えば下記の特許文献1では、IPS(In Plane Switching)型の液晶表示装置において、ゲート配線の下部にアモルファスシリコン(a−Si)の半導体層を形成すると共に、ゲート配線の上部にソース/ドレイン配線と同層のダミーパターンを形成することにより、ゲート配線からの電界をシールドして、電界の影響による画質の劣化を防止する技術が開示されている。同文献のダミーパターンは、ゲート配線の破損を防止する目的で設けられたものではないが、それが存在することによりガラス切断時にゲート配線が受ける衝撃を緩和できると考えられる。また、ダミーパターンがソース/ドレイン配線と同じ配線層を用いて形成されるため、製造工程数の増加を伴わないという利点もある。
特開2004−012731号公報
配線の上層にダミーパターンを形成すると、基板切断時の衝撃を緩和することができるが、ダミーパターンの存在に起因して別の問題が引き起こされる可能性もある。例えば、ダミーパターンに介した配線間ショートや静電気破壊である。
ダミーパターンの形成手法としては、大別して次の3つがある。第1に、保護する複数の配線の上方に、それらをまとめて覆う一体的な平板状のダミーパターンを形成する手法である。この場合のダミーパターンの電位はフローティングにされる。第2に、保護する個々の配線の上方に、孤立したダミーパターンをそれぞれ形成し、且つ、各ダミーパターンを対応する配線に電気的に接続させる手法である。そして第3に、保護する個々の配線の上方に、孤立したダミーパターンをそれぞれ形成し、且つ、各ダミーパターンの電位をフローティングにする手法である。
第1の手法では、配線とダミーパターンとの層間ショートによる不良が発生しやすい。つまり、複数の配線が1つの平板状のダミーパターンによって覆われているため、2つ以上の配線がダミーパターンと層間ショートすると、それらの配線同士が接続することとなるからである。
また第2の手法では、各ダミーパターンがそれに対応する配線に接続しているため、ダミーパターン同士がショートしただけでも、配線間ショートが生じることとなる。ダミーパターンによって配線を衝撃から保護できるものの、配線間ショートの発生確率が上がるため、ダミーパターンを設けたことで却って不良の発生率が上がる可能性もある。
第1および第2の手法には以上の欠点があるため、基板切断時の衝撃緩和のために配線上にダミーパターンを形成する手法としては、第3の手法が最善であると言える。
しかし第3の手法においても、静電気に起因する端子破壊などの不良が発生する可能性が残る。例えばダミーパターンをソース/ドレイン配線と同じ配線層を用いて形成した場合、当該ダミーパターンの上層には0.5μm以下の絶縁膜が一層形成されるだけであるため、ダミー配線が外部の静電気の影響を受けやすい。仮に、静電気の影響でダミーパターン自身が破壊されたり、その破片を通してダミーパターンとその下層の配線とが短絡しても表示パネルの機能に大きな影響はない。しかし、その破片を通して対向基板と接続したりすると、TFT基板の配線と対向基板との短絡、もしくは電気腐食などの致命欠陥になる。
本発明は以上のような問題を解決するためになされたものであり、基板切断時に配線が受ける衝撃を抑えつつ、静電気による破壊に起因した短絡および電気腐食の発生を防止できる表示パネルを備えた液晶表示装置を提供することを目的とする。
本発明に係る液晶表示装置は、複数の配線が形成された第1の基板と、前記第1の基板に対向する第2の基板と、前記第1および第2の基板の間に挟持された液晶とを有する表示パネルとを備える液晶表示装置であって、前記配線の端子部が形成される前記表示パネルの端部近傍において、前記第1の基板は、前記配線の上方に絶縁膜を介して形成された導電性のダミーパターンを有し、前記第2の基板は、前記ダミーパターンに対応する位置で切断されており、前記ダミーパターンは、個々の前記配線ごとに個別に設けられ、且つ、個々の前記配線の上で2以上に分割されているものである。
本発明に係る液晶表示装置によれば、第2の基板の切断時に、第1の基板のダミーパターンが配線への衝撃を吸収するよう機能する。なお且つ、ダミーパターンが2以上に分割されているため、第2の基板の切断時にダミーパターンが静電気を帯びた場合に、他の部分への影響を抑えることができ、ダミーパターンの静電気を起因とする静電気破壊の発生が抑制される。
実施の形態1に係る表示パネルの端子部の構成を示す図である。 実施の形態2に係る表示パネルの端子部の構成を示す図である。 実施の形態3に係る表示パネルの端子部の構成を示す図である。
<実施の形態1>
図1(a),(b)は、本発明の実施の形態1に係る表示パネルの構成を説明するための図である。図1(a)は、端子部が形成される表示パネル端部近傍の上面図であり、図1(b)は図1(b)に示すA−A線に沿った断面図である。ここで、当該表示パネルは、各画素(表示素子)に設けられるスイッチ素子として、a−Si TFTが用いられたTFT型液晶表示パネルであるとする。
表示パネルのTFTアレイ基板は、例えばガラスなどの透明な絶縁性の基板1と、当該基板1上に形成されるTFTのゲート電極に信号を供給するためのゲート配線2とを備える。ゲート配線2の上にはゲート絶縁膜3を介して、TFTのソース/ドレインが形成される半導体層(不図示)が配設され、その上にTFTのソース/ドレイン配線(不図示)のための配線層が配設される。それら半導体層および配線層の上は絶縁膜6により覆われている。なお、ゲート配線2の端部近傍の領域は端子部7となるため、その上方のゲート絶縁膜3および絶縁膜6は除去されている。
図1(a),(b)の如く、本実施の形態の表示パネルは、TFTアレイ基板の端部近傍における各ゲート配線2の上方に、当該ゲート配線2を保護するための導電性のダミーパターン(ダミー配線)5を備えている。このダミーパターン5は、ソース/ドレイン配線と同じ配線層(ゲート絶縁膜3と絶縁膜6との間の配線層)を用いて形成されている。
ここで、ダミーパターン5が配設される位置について説明する。先に述べたように、液晶表示パネルは、TFT基板とカラーフィルタを有する対向基板とを接合し、その間に液晶を注入して封止した後、端子部の上方に位置する対向基板の余分なガラスを切断して除去することで組み立てられる。そのため図1(a),(b)に示すように、対向基板のガラス8の切断位置B0は、端子部7よりも基板1のやや内側に位置する。
ダミーパターン5は、対向基板のガラス8の切断位置B0の下方領域に配設される。通常、ガラス8の切断位置にはある程度のバラつきが生じるため、ダミーパターン5は、確実に切断位置B0の下に位置するように、少なくとも切断位置の上限位置B1から下限位置B2に渡る領域に配設される。対向基板のガラス8の切断位置B0は端子部7よりも基板1のやや内側であるため、ダミーパターン5が配設される位置も端子部7より内側になる。
本実施の形態において、各ゲート配線2の上方に設けられるダミーパターン5は、スリット51,52によって3つに分割されている(言い換えれば、1つのゲート配線2上にダミーパターン5が3つずつ配設されている)。なお、ここでは各ダミーパターン5が3つに分割された例を示しているが、本発明では各ダミーパターン5が少なくとも2以上に分割されていればよい。すなわち1つのゲート配線2上のダミーパターン5のそれぞれに、少なくとも1本以上のスリット(分割線)が形成されていれば本発明の効果が得られる。
以下、図1(a),(b)に示した液晶表示パネルの製造方法について説明する。まず、基板1上に、a−Si TFTを用いた通常のTFT型液晶表示装置の製造と同様の方法(以下「常法」)により、TFTのゲート電極として機能するゲート配線2を形成する。この工程では、必要に応じて蓄積容量の電極や各種の配線も同時に形成してもよい。
続いて、常法により配線2の上にゲート絶縁膜3およびTFTを形成する半導体層(不図示)を順次形成し、それらを所定のパターンにパターニングする。ゲート絶縁膜3の形成の際には、絶縁不良の発生を抑えるために2回成膜を行うことが好ましい(そのため図1のゲート絶縁膜3も絶縁膜31,32から成る2層構造として図示している)。もちろんゲート絶縁膜3以外の配線上にも、2回成膜による絶縁膜を形成する方が好ましい。
次に、常法により半導体層にTFTのソース/ドレイン等を形成し、その上に、ソース/ドレイン配線のための配線層を成膜する。この配線層をパターニングすることでソース/ドレイン配線を形成するが、本実施の形態では、同時に当該配線層を用いてゲート配線2の上方にダミーパターン5、並びにそれを分割するスリット51,52を形成する。
そして絶縁膜6を形成した後、常法により、不図示のコンタクトホールおよび画素電極を形成し、TFTアレイ基板が完成する。
その後、完成したTFTアレイ基板とカラーフィルタ基板とを重ね合わせ、液晶を注入することで液晶表示パネルが組み立てられる。これらの工程も基本的に常法により行えばよい。
この組立工程では、まず、完成したアレイ基板と対向基板(カラーフィルタ基板)とに、それぞれ別個に洗浄、配向膜形成、ラビング、スペーサ散布の各工程を施した後、両基板をシール剤を介して貼り合わせる。そして対向基板のガラス8の不要部分との境界にスクライブを入れ、力を加えてその不要部分を切断する。ガラス8の不要部分を切断した後、TFTアレイ基板と対向基板との間に液晶を注入し、封止することで液晶パネルが完成する。なお、ガラス8の切断の工程は、液晶注入および封止の工程の後に行ってもよい。
ガラス8の切断には細心の注意が払われるが、従来は、切断されたガラス8がアレイ基板の端子部7近傍に衝突することで、ゲート配線2が破損することがあった。対して本実施の形態では、ガラスの切断位置B0となる領域(上限位置B1から下限位置B2に渡る領域)にダミーパターン5を有しているため、ガラス切断の衝撃からゲート配線2が保護される。
また切断されたガラスが電気を発生し、それによってダミーパターン5が静電気を帯びることもある。従来のように個々のゲート絶縁膜3上に、分割されていない1つのダミーパターンが形成されていた場合、ダミーパターンとゲート絶縁膜3との間に絶縁不良が1箇所でもあると、その部分でゲート配線2の静電気破壊が発生する可能性があった。
対して本実施の形態では、ダミーパターン5が複数に分割されていることにより、その可能性は低減される。切断位置B0から分離された部分のダミーパターン5に絶縁不良が生じていたとしても、静電気破壊や電気腐食を引き起こす原因とはなり難いためである。例えば図1(b)を参照すると、3つに分割されたダミーパターン5の真中の部分は切断位置B0に近いためガラス切断時に静電気を帯びやすいが、その左右の部分にゲート配線2との絶縁不良が生じていても静電気破壊や電気腐食の要因となる危険性は低い。従って、液晶表示装置の信頼性の向上、並びにその製造における歩留まりの向上に寄与できる。
組み立てられた液晶表示パネルは、その後、偏光板や、ドライバIC、回路基板、バックライトなどと共に筐体に収められ、液晶表示装置が完成する。
<実施の形態2>
図2(a),(b)は、本発明の実施の形態2に係る表示パネルの構成を説明するための図である。図2(a)は、当該表示パネルの端子部の上面図であり、図2(b)は図2(b)に示すA−A線に沿った断面図である。これらの図において、図1(a),(b)に示したものと同様の機能を有する要素にはそれと同一符号を付してある。
実施の形態1では、ダミーパターン5を複数に分割するスリット51,52の延在方向とガラス8の切断位置B0の直線(切断線)とが平行であったが、実施の形態2の表示パネルは、それに傾きを持たせたものである。つまりガラス8の切断面とダミーパターン5のスリット51,52とが成す角度をθとしたとき、θ>0°としたものである。
上記したように、通常、対向基板のガラス8の切断位置にはある程度のバラつきが生じるため、ガラス8の切断線の位置がダミーパターン5のスリット51または52と同じになることがある。実施の形態1のようにスリット51,52がガラス8の切断線に平行であると、例えば切断線がスリット51と同じ位置になったときには、切断線がスリット51内すなわちダミーパターン5が存在しない位置に入り込んでしまう。よってダミーパターン5がガラス切断による衝撃を吸収できず、本発明の効果を得ることができない。
本実施の形態のようにスリット51,52をガラス8の切断線に対して傾きを持たせると、スリット51あるいは52内に切断線が完全に入り込むことはない。つまり、複数に分割されたダミーパターン5のいずれか1以上を、切断線が必ず横切ることになるので、バラつきに起因する上記の問題は生じない。
本実施の形態の表示装置の製造方法は、基本的に実施の形態1と同様でよく、ダミーパターン5およびスリット51,52を形成する際にそれら形状を変更するだけでよい。
<実施の形態3>
図3(a),(b)は、本発明の実施の形態3に係る表示パネルの構成を説明するための図である。図3(a)は、当該表示パネルの端子部の上面図であり、図3(b)は図3(b)に示すA−A線に沿った断面図である。これらの図において、図2(a),(b)に示したものと同様の機能を有する要素にはそれと同一符号を付してある。
実施の形態3の表示パネルは、図2(a),(b)の構成に対し、分割されたダミーパターン5同士の間を半導体パターン9を介して接続させたものである。半導体パターン9はTFTのソース/ドレインを形成するための半導体層を用いて形成されている。なお図3(a)では実施の形態2と同様にガラス8の切断線に対してスリット51,52を傾かせているが、本実施の形態は、実施の形態1のようにスリット51,52とガラス8の切断線とが平行なものに対しても適用可能である。
本実施の形態では、複数に分割されたダミーパターン5同士の間が完全に絶縁されないが、その間に介在する半導体パターン9は高抵抗であるため、急激に電流が流れることはない。よって、実施の形態1,2と同様に、ガラス切断の衝撃を緩和できることはもちろん、静電気破壊を引き起こす危険性が低減される効果が得られる。
本実施の形態の表示装置の製造方法は、基本的に実施の形態1と同様でよい。但し、TFTのソース/ドレインを形成するための半導体層をパターニングする工程において、ダミーパターン5のスリット51,52となる領域に、当該半導体層の一部を残存させればよい。
1 基板、2 ゲート配線、3 ゲート絶縁膜、5 ダミーパターン、6 絶縁膜、8 対向基板のガラス、7 端子部、51,52 スリット、9 半導体パターン。

Claims (3)

  1. 複数の配線が形成された第1の基板と、
    前記第1の基板に対向する第2の基板と、
    前記第1および第2の基板の間に挟持された液晶とを有する表示パネルと
    を備える液晶表示装置であって、
    前記配線の端子部が形成される前記表示パネルの端部近傍において、
    前記第1の基板は、
    前記配線の上方に絶縁膜を介して形成された導電性のダミーパターンを有し、
    前記第2の基板は、
    前記ダミーパターンに対応する位置で切断されており、
    前記ダミーパターンは、
    個々の前記配線ごとに個別に設けられ、且つ、個々の前記配線の上で2以上に分割されている
    ことを特徴とする液晶表示装置。
  2. 前記ダミーパターンを個々の前記配線の上で分割しているスリットの延在方向は、前記表示パネルの端部近傍における前記第2の基板の切断線に対して傾いている
    ことを特徴とする請求項1記載の液晶表示装置。
  3. 個々の前記配線の上で分割された前記ダミーパターン同士が、半導体パターンを介して接続している
    ことを特徴とする請求項1または請求項2記載の液晶表示装置。
JP2009077054A 2009-03-26 2009-03-26 液晶表示装置 Active JP5279574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009077054A JP5279574B2 (ja) 2009-03-26 2009-03-26 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077054A JP5279574B2 (ja) 2009-03-26 2009-03-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2010230885A true JP2010230885A (ja) 2010-10-14
JP5279574B2 JP5279574B2 (ja) 2013-09-04

Family

ID=43046784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077054A Active JP5279574B2 (ja) 2009-03-26 2009-03-26 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5279574B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086605A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 액정표시장치
US9575380B2 (en) 2013-01-23 2017-02-21 Mitsubishi Electric Corporation Display panel including wiring protection pattern and display device
US11930674B2 (en) 2020-03-27 2024-03-12 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, and display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261618A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置の製造方法
JP2001305569A (ja) * 2000-04-21 2001-10-31 Hitachi Ltd 液晶表示装置
JP2002156921A (ja) * 2000-11-21 2002-05-31 Casio Comput Co Ltd 表示パネル及びその製造方法
JP2005141090A (ja) * 2003-11-07 2005-06-02 Chunghwa Picture Tubes Ltd ゲート端子とリード線を保護する装置及びその方法
JP2005195944A (ja) * 2004-01-08 2005-07-21 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261618A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置の製造方法
JP2001305569A (ja) * 2000-04-21 2001-10-31 Hitachi Ltd 液晶表示装置
JP2002156921A (ja) * 2000-11-21 2002-05-31 Casio Comput Co Ltd 表示パネル及びその製造方法
JP2005141090A (ja) * 2003-11-07 2005-06-02 Chunghwa Picture Tubes Ltd ゲート端子とリード線を保護する装置及びその方法
JP2005195944A (ja) * 2004-01-08 2005-07-21 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086605A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 액정표시장치
KR101944047B1 (ko) * 2012-12-28 2019-01-30 엘지디스플레이 주식회사 액정표시장치
US9575380B2 (en) 2013-01-23 2017-02-21 Mitsubishi Electric Corporation Display panel including wiring protection pattern and display device
US11930674B2 (en) 2020-03-27 2024-03-12 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, and display apparatus
JP7547384B2 (ja) 2020-03-27 2024-09-09 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置

Also Published As

Publication number Publication date
JP5279574B2 (ja) 2013-09-04

Similar Documents

Publication Publication Date Title
CN102053415B (zh) 水平电场液晶显示设备
TWI515483B (zh) 液晶顯示裝置及其製造方法
JP6621284B2 (ja) 表示装置
KR101254029B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
JP2021504730A (ja) アレイ基板及び表示装置
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
US8928122B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP2006030627A (ja) 表示装置用基板及びそれを用いた液晶表示装置
JP2006317516A (ja) 液晶表示装置及びその製造方法
EP3278360B1 (en) Array substrates, methods for fabricating the same, and display device containing the same
US8772781B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
US8767161B2 (en) Display device
JP2009128397A (ja) 液晶表示装置及びその製造方法
US20130234331A1 (en) Wiring structure, thin film transistor array substrate including the same, and display device
KR20160043092A (ko) 어레이 기판의 대전 방지 구조
JP6168777B2 (ja) 表示パネル及び表示装置ならびに当該表示パネルの製造方法
JP5279574B2 (ja) 液晶表示装置
JP2012173621A (ja) アレイ基板、及び表示装置
CN103293751B (zh) 一种液晶显示器的彩膜基板及其制造方法
JP2014149482A (ja) 液晶表示装置
US9459505B2 (en) Display device and manufacturing method thereof
JP4661076B2 (ja) Tftアレイ基板、液晶表示パネル及び液晶表示装置
JP2009069725A (ja) 液晶パネル
JP4018913B2 (ja) 液晶表示装置の製造方法
JP5121809B2 (ja) 表示装置用基板及びそれを用いた液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130521

R150 Certificate of patent or registration of utility model

Ref document number: 5279574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250