CN109585422B - 阵列基板及其制造方法 - Google Patents
阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN109585422B CN109585422B CN201710909022.3A CN201710909022A CN109585422B CN 109585422 B CN109585422 B CN 109585422B CN 201710909022 A CN201710909022 A CN 201710909022A CN 109585422 B CN109585422 B CN 109585422B
- Authority
- CN
- China
- Prior art keywords
- protection line
- line
- static
- static protection
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种阵列基板及其制造方法,在衬底基板上形成多组绑定端子,在衬底基板的边缘区域上形成第一静电防护线,并形成第二静电防护线连接所述绑定端子与所述第一静电防护线,从而通过第二静电防护线将绑定端子上的静电导引至第一静电防护线来平衡消耗电荷量,达到有效保护阵列基板的目的。
Description
技术领域
本发明涉及平板显示领域,具体涉及一种阵列基板及其制造方法。
背景技术
目前,随着平面显示技术的不断成熟,消费者逐渐将目光投向了平面显示器的外观以及其多样化的功能,所以,现在市场中采用窄边框设计的平面显示器已经屡见不鲜。采用窄边框设计的平面显示器,其体积能够得到最大限度的压缩,于此同时,也有效地使人觉得可视面积更为开阔,因此,窄边框设计是未来平面显示器的发展潮流与发展方向。
但是由于边框设计越来越窄,边缘走线区也随之变窄,导致抗静电能力减弱。在生产作业过程中,由于设备或人员接触产品时难免会产生静电,产生的静电容易造成产品损伤,影响产品的良率。
现有技术中一般通过以下几种方式来避免静电造成的损失,例如:在设计时,增加边缘地线的线宽,但是由于窄边框机构的限制,增加线宽较难实现;再例如:规范作业手法,要求作业人员佩戴静电手环;增加离子风扇等防静电设备;购买防静电较好的设备机台,并保证设备接地良好,提高设备防静电能力,但是这些方法均无法有效的避免静电的损伤。
因此,如何防止静电损伤是本领域技术人员亟需解决的技术问题。
发明内容
本发明的目的在于提供一种阵列基板及其制造方法,避免静电损伤,达到保护阵列基板的效果。
为实现上述目的,本发明提供一种阵列基板,包括:衬底基板,位于所述衬底基板上的多组绑定端子,位于所述衬底基板的边缘区域上的第一静电防护线,以及位于所述衬底基板上的第二静电防护线,其中,所述绑定端子通过所述第二静电防护线连接至所述第一静电防护线。
可选的,所述衬底基板包括多个有效区以及包围所述有效区的外围区,所述第一静电防护线位于所述外围区内,多组所述绑定端子分别位于多个所述有效区内。
可选的,所述有效区包括显示区与包围所述显示区的非显示区,所述绑定端子位于所述非显示区内。
可选的,每个所述有效区的周边设置有电连接的所述第一静电防护线和/或第二静电防护线。
可选的,所述第一静电防护线与第二静电防护线均为金属导线。
可选的,所述第一静电防护线呈闭合的椭圆形、圆形或多边形。
相应的,本发明还提供一种阵列基板的制造方法,包括:
提供一衬底基板;
在所述衬底基板上形成多组绑定端子,在所述衬底基板的边缘区域上形成第一静电防护线与第二静电防护线,其中,所述第二静电防护线连接所述绑定端子与所述第一静电防护线。
可选的,所述衬底基板包括多个有效区以及包围所述有效区的外围区,所述第一静电防护线形成于所述外围区内,多组所述绑定端子分别形成于多个所述有效区内。
可选的,每个所述有效区的四周形成有电连接的所述第一静电防护线和/或第二静电防护线。
可选的,所述绑定端子、第一静电防护线与第二静电防护线在同一工艺步骤中形成。
与现有技术相比,本发明提供的阵列基板及其制造方法中,在衬底基板上形成多组绑定端子,在衬底基板的边缘区域上形成第一静电防护线,并形成第二静电防护线连接所述绑定端子与所述第一静电防护线,从而通过第二静电防护线将绑定端子上的静电导引至第一静电防护线来平衡消耗电荷量,达到有效保护阵列基板的目的。
进一步的,所述第一静电防护线、第二静电防护线与所述绑定端子在同一工艺步骤中形成,不会增加工艺步骤及工艺成本。
附图说明
图1为本发明实施例所提供的一种阵列基板的结构示意图;
图2为本发明一实施例中图1在A处的放大图;
图3为本发明另一实施例中图1在A处的放大图;
图4为本发明实施例所提供的另一种阵列基板的结构示意图。
具体实施方式
如背景技术所述,由于边缘走线区较窄,导致抗静电能力减弱。在生产作业过程中,由于设备或人员接触产品时难免会产生静电,产生的静电容易造成产品损伤,影响产品的良率。
为了避免静电损失,本发明提供一种阵列基板,包括:衬底基板,位于所述衬底基板上的多组绑定端子,位于所述衬底基板的边缘区域上的第一静电防护线,以及位于所述衬底基板上的第二静电防护线,其中,所述绑定端子通过所述第二静电防护线连接至所述第一静电防护线。
本发明提供的阵列基板中,在衬底基板上形成多组绑定端子,在衬底基板的边缘区域上形成第一静电防护线,并形成第二静电防护线连接所述绑定端子与所述第一静电防护线,从而通过第二静电防护线将绑定端子上的静电导引至第一静电防护线来平衡消耗电荷量,达到有效保护阵列基板的目的。
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例,本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应对此作为本发明的限定。
请参考图1所示,其为本发明实施例所提供的一种阵列基板的结构示意图,如图1所示,本发明提出一种阵列基板,包括:衬底基板10,位于所述衬底基板10上的多组绑定端子20,位于所述衬底基板10的边缘区域上的第一静电防护线30,以及位于所述衬底基板10上的第二静电防护线40,其中,所述绑定端子20通过所述第二静电防护线40连接至所述第一静电防护线30。
优选的,所述衬底基板10包括多个有效区11以及包围所述有效区11的外围区12,所述有效区11为后续形成显示屏的区域,优选为长方形,所述外围区12为被切割之后废弃的区域,即最终对衬底基板10进行切割,保留所述有效区11形成显示屏,所述外围区12为切割之后的废弃料。所述第一静电防护线30位于所述外围区12内,多组所述绑定端子20分别位于多个所述有效区11内。
所述有效区11包括显示区110与包围所述显示区110的非显示区120(在图1中仅示出了一侧的非显示区),所述显示区110内配置有多个像素以形成像素阵列,所述非显示区120则设置有多层金属层以构成周边线路,每个像素一般至少包括薄膜晶体管以及与该薄膜晶体管连接的像素电极,且每个像素都被两条相邻的扫描线以及两条相邻的数据线包围。这些扫描线以及数据线从所述显示区110延伸至所述非显示区120,并通过所述非显示区120的周边线路与驱动芯片电连接,进而实现显示屏的正常工作。所述绑定端子20位于所述非显示区120内的绑定区内,用于绑定驱动芯片。
在图1中为了方便仅显示出了9组绑定端子20,在其他实施例中,所述绑定端子20的组数并不受限定,一个阵列基板切割之后形成多少个显示屏,则在所述衬底基板上形成相同组数的绑定端子20,即一个显示屏需要一组所述绑定端子20。另外,一组所述绑定端子20内绑定端子的个数也根据显示屏的需求来确定,本发明对比并不做限定。
所述第一静电防护线30与第二静电防护线40均为由导电材料制作而成的导线,优选为金属线。所述第一静电防护线30位于所述外围区12内,在所述外围区12内不需要设置边缘走线,因此,所述第一静电防护线30的线宽越宽越好,优选的,所述第一静电防护线30的线宽大于0.1mm。所述第二静电防护线40用于连接所述绑定端子20与所述第一静电防护线30。同样的,所述第二静电防护线40的线宽优选为大于0.1mm。
请参照图1与图2所示,每个所述绑定端子20均通过所述第二静电防护线40连接到所述第一静电防护线30。如图2所示,其为本发明一实施例中图1在A处的放大图,每一组所述绑定端子20内的每个绑定端子沿水平方向规则排列,通过在竖直方向上延伸的第二静电防护线连接到沿水平方向延伸的第二静电防护线上,即所述第二静电防护线40包括多个沿竖直方向排列的第一静电防护支线41,第一静电防护支线41的数量与每组中所述绑定端子20的数量相等,所述第一静电防护支线41与所述绑定端子20一一对应并电连接,并且所述第二静电防护线40还包括沿水平方向排列的第二静电防护支线42,所述第二静电防护支线42用于连接所述第一静电防护支线41,并最终连接至所述第一静电防护线30。其中,多个第一静电防护支线41的线宽和长度均相等,且相互平行排列。
在图2中,每一组所述绑定端子20内的每个绑定端子均呈长方形,沿水平方向规则排列,且其短边方向为水平方向,长边方向为竖直方向,但是在其他实施例中,所述绑定端子可以具有不同的形状以及不同的排布方式,请参考图3所示,其为本发明另一实施例中图1在A处的放大图,如图3所示,每一组所述绑定端子20内的每个绑定端子均呈长方形,沿水平方向规则排布,且每个绑定端子长边方向的虚拟延长线21与基准线22(竖直方向)具有一定的倾斜角度,且相交于基准线22上的同一交汇点P。当然,各绑定端子可以向外收敛,即交汇点P位于远离所述显示区的一侧(如图3所示),也可以向外发散,即交汇点P位于靠近所述显示区的一侧。在同一组的绑定端子内,与基准线22距离越远的绑定端子的虚拟延长线21与基准线22的夹角越大。
本实施例中,各绑定端子的所占面积可以设置为相同,即各绑定端子的形状一致大小相同,或者,各绑定端子在基准线22方向的长度设置为相同。优选的,各绑定端子的两端的形状可以设置为三角线、锲形、侧梯形等形状,即在绑定端子需要与驱动芯片绑定的部位形状保持矩形,以保证压接面积,而在绑定端子的两端的形状为尖形,以增加相邻两个绑定端子之间的间隙,进而有效的避免相邻两个绑定端子之间短路的情况。
请参考图3所示,每一组所述绑定端子20内的每个绑定端子均通过在虚拟延长线21所在方向上延伸的第二静电防护线连接到沿水平方向延伸的第二静电防护线上,即所述第二静电防护线40包括多个沿虚拟延长线21所在方向排列的第一静电防护支线41,第一静电防护支线41的数量与每组中所述绑定端子20的数量相等,所述第一静电防护支线41与所述绑定端子20一一对应并电连接,并且所述第二静电防护线40还包括沿水平方向排列的第二静电防护支线42,所述第二静电防护支线42用于连接所述第一静电防护支线41,并最终连接至所述第一静电防护线30。其中,多个第一静电防护支线41的线宽和长度均相等,且相互平行排列。
在本实施例中,每个绑定端子长边方向的虚拟延长线21相交于基准线22上的同一交汇点P,所述交汇点P向外收敛,远离所述显示区的一侧,并且所述交汇点P位于所述第二静电防护支线42远离所述显示区的一侧。在其他实施例中,所述交汇点P也可以正好位于所述第二静电防护支线42上,则所述虚拟延长线21与所述第二静电防护支线41完全重合。当然,所述交汇点P也可以位于所述显示区与所述第二静电防护支线42之间。本发明对此不做限定。
当然,由于图2与图3是图1在A处的放大示意图,显示的是位于中间位置处的绑定端子的连接情况,若所述绑定端子20(即最终形成的显示屏)位于所述衬底基板10的下边缘,则无需所述第二静电防护支线42,所述第一静电防护支线41直接连接至所述第一静电防护线30即可。
所述绑定端子20通过所述第二静电防护线40连接至所述第一静电防护线30,若在后续制作过程中,所述绑定端子20(或者所述有效区11内)产生的静电均可以通过所述第二静电防护线40导引至所述第一静电防护线30上,从而平衡消耗电荷量,避免由于静电造成的损伤,达到有效保护阵列基板的目的。
可以理解的是,也可以在通过所述第一静电防护线30将静电导出,例如将所述第一静电防护线30连接至零电位,或者,可以在所述第一静电防护线30上制作锥形部,即其中一段所述第一静电防护线由宽变窄,静电容易从该锥形部释放,还可以提高静电荷的释放速度。
本实施例中,所述第一静电防护线30呈闭合形状,例如呈闭合的椭圆形、圆形或多边形,或本领域技术人员已知的其他形状,所述多边形可以为三角形、四边形、五边形等,在图1中以所述第一静电防护线30为矩形为例进行说明,本发明对此并不做限定。当然,在其他实施例中,所述第一静电防护线30也可以是不闭合形状。
请参考图4所示,其为本发明实施例所提供的另一种阵列基板的结构示意图,如图4所示,本发明提出一种阵列基板,包括:衬底基板10,位于所述衬底基板10上的多组绑定端子20,位于所述衬底基板10的边缘区域上的第一静电防护线30,以及位于所述衬底基板10上的第二静电防护线40,其中,所述绑定端子20通过所述第二静电防护线40连接至所述第一静电防护线30。所述阵列基板中,每个有效区11的四周设置有电连接的所述第一静电防护线30和/或第二静电防护线40。如图4所示,在本实施例中,在竖直方向上,所述有效区11之间也设置有第二静电防护线40,该第二静电防护线与所述第一静电防护线30以及水平方向上的第二静电防护线均电连接,以此来提高总的静电防护线的面积或长度,进一步的平衡消耗静电。
可以理解的是,本发明中所述的水平方向和竖直方向均是为说明本发明而以图中所示为参考标准的,并非指实际产品中的水平方向和竖直方向。如:本发明中的“竖直方向”可以是图中的竖直方向,也可以是指与图中竖直方向垂直的水平方向,“水平方向”可以是图中的水平方向,也可以是指与图中水平方向垂直的竖直方向,即本发明的“水平方向”和“竖直方向”的含义并不仅仅限定于常规意义上的“水平方向”和“竖直方向”。
相应的,本发明还提供一种阵列基板的制造方法,用于形成上述两个实施例所述的阵列基板。请参考图1至图4所示,所述阵列基板的制作方法包括:
提供一衬底基板10;
在所述衬底基板10上形成多组绑定端子20,在所述衬底基板10的边缘区域上形成第一静电防护线30;以及
在所述衬底基板10上形成第二静电防护线40,所述第二静电防护线40连接所述绑定端子20与所述第一静电防护线30。
具体的,提供一衬底基板10。所述衬底基板10可以由透明材料制成,例如可以是玻璃、石英、硅晶片、聚碳酸酯、聚甲基丙烯酸甲酯或者金属箔等。所述衬底基板10可以为刚性基板,也可以为柔性基板。所述衬底基板10的选择及预处理为本领域技术人员所熟悉,故不再详述。
所述衬底基板10包括多个有效区11以及包围所述有效区11的外围区12,所述有效区11为后续形成显示屏的区域,所述外围区12为被切割之后废弃的区域。所述有效区11包括显示区110与包围所述显示区110的非显示区120。所述显示区110后续用于在衬底基板10上形成扫描线、数据线、晶体管开关或像素电极等,所述非显示区120后续用于在衬底基板10上形成周边走线,用于连接所述显示区110的扫描线、数据线等至驱动芯片。
接着,在所述显示区110内形成扫描线、数据线、晶体管开关或像素电极等,在所述非显示区120内形成多层金属层以构成周边线路,并在所述非显示区120内形成绑定端子20,同时在所述衬底基板10的边缘区域(即外围区12)上形成第一静电防护线30,同时在所述衬底基板10上形成第二静电防护线40,所述第二静电防护线40连接所述第一静电防护线30与所述绑定端子20。
所述第一静电防护线30与所述第二静电防护线40可以与所述绑定端子20在同一工艺步骤中形成,当然,所述第一静电防护线30与所述第二静电防护线40也可以与所述显示区110内的扫描线、数据线、晶体管开关或像素电极,或者所述非显示区120内的多层金属层中得某一层在同一工艺步骤中形成,即所述第一静电防护线30与所述第二静电防护线40不会增加工艺步骤与工艺成本。
以所述绑定端子20为例,首先,在所述衬底基板10上形成金属层,在所述金属层上形成图形化的光刻胶层,所述图形化的光刻胶层暴露出绑定端子区域以及第一静电防护线30与第二静电防护线40的区域。然后,通过图形化的光刻胶层对所述金属层进行曝光与显影,形成绑定端子20、第一静电防护线30与第二静电防护线40。因此,形成所述第一静电防护线30与所述第二静电防护线40并不会增加工艺步骤。
可以理解的是,当所述第一静电防护线30与所述第二静电防护线40与所述非显示区120内的多层金属层在同一步骤中形成时,所述第一静电防护线30与所述第二静电防护线40也可以是多层,以此增加防护线的截面积,从而进一步平衡消耗静电。即所述第一静电防护线30与所述第二静电防护线40可以是单层也可以是多层。当然,也可以单独形成所述第一静电防护线30与所述第二静电防护线40。
所述第一静电防护线30与所述第二静电防护线40为由导电材料制作而成的导线,优选为金属线,或者其材料与在同一工艺步骤中形成的绑定端子20、像素电极或者多层金属层相同。
由于扫描线以及数据线从所述显示区110延伸至所述非显示区120,并通过所述非显示区120的周边线路与驱动芯片电连接,而驱动芯片提供驱动端子20绑定在所述非显示区120,因此,在有效区11内产生的静电可以传递至所述驱动端子20,在通过第二静电防护线40导引至第一静电防护线30来平衡消耗电荷量,达到有效保护阵列基板的目的。
综上所述,本发明提供的阵列基板及其制造方法中,在衬底基板上形成多组绑定端子,在衬底基板的边缘区域上形成第一静电防护线,并形成第二静电防护线连接所述绑定端子与所述第一静电防护线,从而通过第二静电防护线将绑定端子上的静电导引至第一静电防护线来平衡消耗电荷量,达到有效保护阵列基板的目的。
进一步的,所述第一静电防护线、第二静电防护线与所述绑定端子在同一工艺步骤中形成,不会增加工艺步骤及工艺成本。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (8)
1.一种阵列基板,其特征在于,包括:衬底基板,位于所述衬底基板上的多组绑定端子,位于所述衬底基板的边缘区域上的第一静电防护线,以及位于所述衬底基板上的第二静电防护线,其中,多组所述绑定端子分别位于用来设置显示屏的多个有效区内,所述多个有效区之间为最终切割去除的区域,所述第一静电防护线为沿所述衬底基板的边缘区域包围全部所述绑定端子的环状线,所述第二静电防护线分割所述环状线围成的区域并与所述第一静电防护线在所述环状线上的两点电连接,所述第二静电防护线位于所述多个有效区之间,所述绑定端子通过所述第二静电防护线电连接至所述第一静电防护线;
所述有效区包括显示区与包围所述显示区的非显示区,所述绑定端子位于所述非显示区内,所述第一静电防护线与所述第二静电防护线均为多层导电结构;
所述第一静电防护线包括锥形部。
2.如权利要求1所述的阵列基板,其特征在于,所述衬底基板包括多个所述有效区以及包围全部所述有效区的外围区,所述第一静电防护线位于所述外围区内。
3.如权利要求2所述的阵列基板,其特征在于,每个所述有效区的周边设置有电连接的所述第一静电防护线和/或第二静电防护线。
4.如权利要求3所述的阵列基板,其特征在于,所述第一静电防护线与第二静电防护线均为导电材料。
5.如权利要求1~4中任一项所述的阵列基板,其特征在于,所述第一静电防护线呈闭合的椭圆形、圆形或多边形。
6.一种阵列基板的制造方法,其特征在于,包括:
提供一衬底基板;
在所述衬底基板上形成多组绑定端子,在所述衬底基板的边缘区域上形成第一静电防护线,并在所述衬底基板上形成第二静电防护线,其中,多组所述绑定端子分别位于用来设置显示屏的多个有效区内,所述多个有效区之间为最终切割去除的区域,所述第一静电防护线为沿所述衬底基板的边缘区域包围全部所述绑定端子的环状线,所述第二静电防护线分割所述环状线围成的区域并与所述第一静电防护线在所述环状线上的两点电连接,所述第二静电防护线位于所述多个有效区之间并连接所述绑定端子与所述第一静电防护线;
其中,所述有效区包括显示区与包围所述显示区的非显示区,所述绑定端子位于所述非显示区内,所述第一静电防护线与所述第二静电防护线均与所述非显示区内的多层金属层在同一步骤中形成,从而为多层导电结构;
所述第一静电防护线包括锥形部。
7.如权利要求6所述的阵列基板的制造方法,其特征在于,所述衬底基板包括多个有效区以及包围全部所述有效区的外围区,所述第一静电防护线形成于所述外围区内。
8.如权利要求7所述的阵列基板的制造方法,其特征在于,每个所述有效区的四周形成有电连接的所述第一静电防护线和/或第二静电防护线。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710909022.3A CN109585422B (zh) | 2017-09-29 | 2017-09-29 | 阵列基板及其制造方法 |
JP2019563616A JP6967611B2 (ja) | 2017-09-29 | 2018-05-25 | アレイ基板及びその製造方法 |
EP18862598.2A EP3690943A4 (en) | 2017-09-29 | 2018-05-25 | NETWORK SUBSTRATE AND ITS MANUFACTURING PROCESS |
US16/330,211 US11462491B2 (en) | 2017-09-29 | 2018-05-25 | Array substrate and manufacturing method thereof |
KR1020197032858A KR102326572B1 (ko) | 2017-09-29 | 2018-05-25 | 어레이 기판 및 그 제조 방법 |
PCT/CN2018/088350 WO2019062170A1 (zh) | 2017-09-29 | 2018-05-25 | 阵列基板及其制造方法 |
TW107118512A TWI662331B (zh) | 2017-09-29 | 2018-05-30 | 陣列基板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710909022.3A CN109585422B (zh) | 2017-09-29 | 2017-09-29 | 阵列基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109585422A CN109585422A (zh) | 2019-04-05 |
CN109585422B true CN109585422B (zh) | 2021-06-11 |
Family
ID=65431119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710909022.3A Active CN109585422B (zh) | 2017-09-29 | 2017-09-29 | 阵列基板及其制造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11462491B2 (zh) |
EP (1) | EP3690943A4 (zh) |
JP (1) | JP6967611B2 (zh) |
KR (1) | KR102326572B1 (zh) |
CN (1) | CN109585422B (zh) |
TW (1) | TWI662331B (zh) |
WO (1) | WO2019062170A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI706402B (zh) * | 2019-06-13 | 2020-10-01 | 友達光電股份有限公司 | 顯示面板及其製作方法 |
US20230145250A1 (en) * | 2020-07-30 | 2023-05-11 | Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. | Substrate structure, on-chip structure, and method for manufacturing on-chip structure |
CN114167655A (zh) * | 2020-09-11 | 2022-03-11 | Oppo广东移动通信有限公司 | 电致变色模组、盖板组件及电子设备 |
CN112991941B (zh) * | 2021-02-01 | 2022-09-06 | 深圳英伦科技股份有限公司 | ePanel个性化尺寸的阵列基板及加工方法 |
CN114188381B (zh) * | 2021-12-03 | 2023-05-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101320147A (zh) * | 2007-02-22 | 2008-12-10 | 三星电子株式会社 | 显示基板及其制造方法和具有显示基板的显示装置 |
CN101998754A (zh) * | 2009-08-26 | 2011-03-30 | 金宝电子工业股份有限公司 | 静电放电防护结构与使用其的电子装置 |
CN103164080A (zh) * | 2011-12-19 | 2013-06-19 | 胜华科技股份有限公司 | 具有静电防护结构的触控面板 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168969A (ja) * | 1992-12-01 | 1994-06-14 | Hitachi Ltd | 半導体装置及びその基板 |
WO1997005654A1 (en) * | 1995-07-31 | 1997-02-13 | Litton Systems Canada Limited | Semiconductor switch array with electrostatic discharge protection and method of fabricating |
TW440736B (en) * | 1997-10-14 | 2001-06-16 | Samsung Electronics Co Ltd | Liquid crystal displays and manufacturing methods thereof |
JP3752824B2 (ja) * | 1998-03-27 | 2006-03-08 | セイコーエプソン株式会社 | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル |
JP3883720B2 (ja) | 1998-12-18 | 2007-02-21 | シャープ株式会社 | 液晶表示装置の製造方法 |
JP2000347206A (ja) * | 1999-06-02 | 2000-12-15 | Hitachi Ltd | 液晶表示装置 |
CN1195243C (zh) | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
JP2002334736A (ja) * | 2001-05-07 | 2002-11-22 | Advanced Display Inc | 高密度基板の端子部 |
JP4037367B2 (ja) | 2002-02-08 | 2008-01-23 | キネティック リミテッド | 光検出器回路 |
CN1228669C (zh) * | 2003-10-17 | 2005-11-23 | 友达光电股份有限公司 | 静电放电防护结构 |
JP4583052B2 (ja) * | 2004-03-03 | 2010-11-17 | 株式会社 日立ディスプレイズ | アクティブマトリクス型表示装置 |
KR100977978B1 (ko) * | 2006-05-25 | 2010-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
JP4976089B2 (ja) * | 2006-09-15 | 2012-07-18 | インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド | 多面取り薄膜トランジスタアレイ基板および液晶表示装置 |
US20080204618A1 (en) * | 2007-02-22 | 2008-08-28 | Min-Kyung Jung | Display substrate, method for manufacturing the same, and display apparatus having the same |
KR101383964B1 (ko) * | 2007-03-15 | 2014-04-17 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
TW200937069A (en) * | 2008-02-25 | 2009-09-01 | Chunghwa Picture Tubes Ltd | Active device array substrate and liquid crystal display panel |
JP2009205084A (ja) * | 2008-02-29 | 2009-09-10 | Hitachi Displays Ltd | ガラス基板を用いた画像表示装置およびその製造方法 |
CN201174016Y (zh) * | 2008-03-21 | 2008-12-31 | 上海广电光电子有限公司 | 液晶显示装置的tft完成基板 |
JP4911169B2 (ja) * | 2008-12-25 | 2012-04-04 | 三菱電機株式会社 | アレイ基板及び表示装置 |
CN102023408B (zh) * | 2009-09-11 | 2013-04-03 | 北京京东方光电科技有限公司 | 液晶显示器的彩膜基板及其制造方法 |
TWI401492B (zh) * | 2010-05-17 | 2013-07-11 | Au Optronics Corp | 主動元件陣列基板及其修補方法 |
CN101923256B (zh) * | 2010-07-30 | 2012-01-18 | 南京中电熊猫液晶显示科技有限公司 | 液晶显示器的制造方法 |
JP2012195432A (ja) * | 2011-03-16 | 2012-10-11 | Toshiba Corp | 半導体集積回路 |
JP2014186085A (ja) * | 2013-03-22 | 2014-10-02 | Seiko Epson Corp | 回路基板の製造方法 |
CN103186307B (zh) * | 2013-03-26 | 2015-10-14 | 合肥京东方光电科技有限公司 | 一种电容式内嵌触摸屏及显示装置 |
US10015916B1 (en) * | 2013-05-21 | 2018-07-03 | Xilinx, Inc. | Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die |
CN104298380B (zh) * | 2013-07-16 | 2017-05-24 | 宏达国际电子股份有限公司 | 触控面板 |
JP2015021843A (ja) * | 2013-07-19 | 2015-02-02 | 株式会社島津製作所 | 放射線検出器、放射線検出装置及び放射線分析装置 |
CN203616554U (zh) * | 2013-12-25 | 2014-05-28 | 上海天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
CN104297967B (zh) * | 2014-10-16 | 2018-04-20 | 昆山龙腾光电有限公司 | 阵列母基板及其加热装置 |
TWM502189U (zh) | 2014-12-22 | 2015-06-01 | Chunghwa Picture Tubes Ltd | 顯示母基板及顯示基板 |
DE102015104409B4 (de) * | 2015-03-24 | 2019-12-12 | Tdk-Micronas Gmbh | Halbleiter-Anordnung mit ESD-Schutzschaltung |
CN205193390U (zh) * | 2015-12-08 | 2016-04-27 | 上海中航光电子有限公司 | 显示面板、显示装置及基板 |
CN205334003U (zh) | 2015-12-30 | 2016-06-22 | 深圳秋田微电子有限公司 | 一种具有静电防护条的液晶显示屏 |
CN106842691A (zh) * | 2017-03-31 | 2017-06-13 | 成都京东方光电科技有限公司 | 一种液晶显示面板及制作方法、显示装置 |
KR102321868B1 (ko) * | 2017-04-03 | 2021-11-08 | 삼성전자주식회사 | 반도체 메모리 장치 |
-
2017
- 2017-09-29 CN CN201710909022.3A patent/CN109585422B/zh active Active
-
2018
- 2018-05-25 WO PCT/CN2018/088350 patent/WO2019062170A1/zh unknown
- 2018-05-25 JP JP2019563616A patent/JP6967611B2/ja active Active
- 2018-05-25 EP EP18862598.2A patent/EP3690943A4/en active Pending
- 2018-05-25 KR KR1020197032858A patent/KR102326572B1/ko active IP Right Grant
- 2018-05-25 US US16/330,211 patent/US11462491B2/en active Active
- 2018-05-30 TW TW107118512A patent/TWI662331B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101320147A (zh) * | 2007-02-22 | 2008-12-10 | 三星电子株式会社 | 显示基板及其制造方法和具有显示基板的显示装置 |
CN101998754A (zh) * | 2009-08-26 | 2011-03-30 | 金宝电子工业股份有限公司 | 静电放电防护结构与使用其的电子装置 |
CN103164080A (zh) * | 2011-12-19 | 2013-06-19 | 胜华科技股份有限公司 | 具有静电防护结构的触控面板 |
Also Published As
Publication number | Publication date |
---|---|
JP6967611B2 (ja) | 2021-11-17 |
JP2020521169A (ja) | 2020-07-16 |
EP3690943A1 (en) | 2020-08-05 |
US11462491B2 (en) | 2022-10-04 |
KR20190131586A (ko) | 2019-11-26 |
CN109585422A (zh) | 2019-04-05 |
KR102326572B1 (ko) | 2021-11-16 |
TW201843505A (zh) | 2018-12-16 |
US20210335732A1 (en) | 2021-10-28 |
EP3690943A4 (en) | 2020-10-28 |
TWI662331B (zh) | 2019-06-11 |
WO2019062170A1 (zh) | 2019-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109585422B (zh) | 阵列基板及其制造方法 | |
CN109064902B (zh) | 一种显示面板及显示装置 | |
CN109545085B (zh) | 显示面板和显示装置 | |
CN109166851B (zh) | 显示面板及显示装置 | |
CN109377874B (zh) | 显示面板和显示装置 | |
CN109343285B (zh) | 显示面板和显示装置 | |
CN107331297A (zh) | 一种异形显示面板和显示装置 | |
US11216126B2 (en) | Touch screen and manufacturing method thereof, display substrate, and touch display device | |
CN106653722B (zh) | 显示面板和显示装置 | |
CN207895774U (zh) | 显示面板以及显示装置 | |
TWI512582B (zh) | 觸控面板與觸控顯示面板 | |
CN112162650B (zh) | 一种触控面板和显示装置 | |
CN104865764B (zh) | 走线结构及阵列基板 | |
US11592918B2 (en) | Flexible touch panel and display apparatus | |
TW201447451A (zh) | 顯示面板及其製造方法 | |
CN110568655B (zh) | 一种显示面板及显示装置 | |
CN215494959U (zh) | 显示装置及显示设备 | |
EP3358401B1 (en) | Array substrate, manufacturing method, and corresponding display panel and electronic device | |
CN108257974B (zh) | 阵列基板、显示装置以及制备阵列基板的方法 | |
CN110707065B (zh) | 阵列基板及显示面板 | |
CN205691911U (zh) | 显示装置 | |
CN111816675A (zh) | 可拉伸显示面板及其制备方法、显示装置 | |
CN117082923A (zh) | 显示面板及显示装置 | |
CN117111766A (zh) | 触控显示面板、显示装置及其制造方法 | |
CN113161370A (zh) | 阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20190405 Assignee: Yungu (Gu'an) Technology Co., Ltd.|Bazhou Yungu Electronic Technology Co., Ltd.|Kunshan Institute of technology new flat panel display technology center Co., Ltd Assignor: Kunshan Guo Xian Photoelectric Co., Ltd. Contract record no.: X2019990000156 Denomination of invention: An array substrate of thin-film transistor and its manufacture method License type: Common License Record date: 20191030 |
|
EE01 | Entry into force of recordation of patent licensing contract | ||
GR01 | Patent grant | ||
GR01 | Patent grant |