CN101320147A - 显示基板及其制造方法和具有显示基板的显示装置 - Google Patents
显示基板及其制造方法和具有显示基板的显示装置 Download PDFInfo
- Publication number
- CN101320147A CN101320147A CNA2008101428976A CN200810142897A CN101320147A CN 101320147 A CN101320147 A CN 101320147A CN A2008101428976 A CNA2008101428976 A CN A2008101428976A CN 200810142897 A CN200810142897 A CN 200810142897A CN 101320147 A CN101320147 A CN 101320147A
- Authority
- CN
- China
- Prior art keywords
- connecting line
- liner
- laying
- forms
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板包括基板,保护环和连接线。基板包括多个有效区域,每个有效区域具有像素区域和外围区域。保护环形成在基板上以封闭每个有效区域,并由与单元像素中形成的像素电极基本上相同的层形成。连接线由不同于保护环的层形成,以电连接保护环和衬垫。连接线在形成有机绝缘层之前形成,因此可降低或防止连接线图案化缺陷的频率和/或严重性。相应地,可防止衬垫之间的短路,提高显示装置的抗蚀性。
Description
技术领域
本发明涉及一种显示基板。更具体地,本发明涉及一种显示基板,制造该显示基板的方法和具有该显示基板的显示装置。
背景技术
制造液晶显示器(LCD)面板的显示基板方法包括在校准膜上形成沿预定方向延伸的纹理的摩擦(rubbing)过程。摩擦过程可导致在显示装置上释放静电。例如,在带有正电荷的显示基板上摩擦带有负电荷的布料可导致破坏显示装置的静电放电。相应地,在显示基板中可能出现由于静电放电导致的缺陷,这些缺陷主要出现在显示基板上形成的金属薄膜暴露的地方。因此,制造显示基板的方法已经包括用与像素电极基本相同的材料,在显示基板边缘处形成保护环,以便在整个基板上驱散静电。然而,当显示基板包括保护环时,显示基板的缺陷将更频繁的出现和/或更严重。
发明内容
本发明的示例性实施例提供一种能够降低由于静电放电造成的缺陷的频率和/或严重性的显示基板。
本发明的示例性实施例提供一种能够降低由于静电放电造成的缺陷的频率和/或严重性的制造显示基板的方法。
本发明的示例性实施例提供一种能够降低由于静电放电造成的缺陷的频率和/或严重性的显示装置。
本发明的示例性实施例提供一种具有良好抗蚀性的显示装置。
根据本发明一示例性实施例的显示基板包括基板,保护环和连接线。基板包括多个有效区域(active area),每个有效区域具有其中定义有多个单元像素的像素区域和其中形成施加信号至像素区域的衬垫(或称焊盘,pad)的外围区域。在基板上形成保护环以围住每个有效区域,并由与像素电极基本相同的层形成,其中像素电极形成在单元像素中。由与保护环不同的层形成连接线,以将保护环和衬垫电连接。
根据本发明一示例性实施例的显示基板制造方法包括在基板上形成包括栅极线的第一金属图案。有效区域具有在基板中定义的外围区域和像素区域。在其上形成有第一金属图案的基板上形成第一绝缘层。在第一绝缘层上形成包括数据线的第二金属图案。在形成有第二金属图案的基板上形成第二绝缘层。在第二绝缘层上形成保护环,保护环围住与单元像素对应的像素电极和有效区域。在外围区域中形成包括第一衬垫层的衬垫,其中第一衬垫层由第一和第二金属图案中的至少一个形成。由与保护环不同的层形成连接线,连接线将保护环和衬垫电连接。
根据本发明一示例性实施例的显示装置包括第一基板和连接线保留部分。第一基板具有其中定义有多个单元像素的像素区域,和其中形成有将信号应用至像素区域的衬垫的外围区域。连接线保留部分连接至每个衬垫以向第一基板的边缘延伸,并在第一基板的边缘被切割。连接线保留部分由与保护环不同的层形成。保护环为第一基板在母板上形成以封闭第一基板。在这种情况下,通过使用划线过程,通过切断封闭第一基板的保护环和将衬垫彼此电连接的连接线,从而形成连接线保留部分。
根据本发明一示例性实施例的显示装置包括第一显示面板,第二显示面板和柔性印刷电路板(FPCB)。在第一显示面板上安装驱动芯片。第二显示面板包括电连接至形成在数据线的边缘的FPC衬垫的第一连接线,从第一连接线间隔开且电连接至在底部基板的外围区域形成的短路棒的第二连接线,和连接第一连接线与第二连接线的桥。FPCB电连接第一显示面板和第二显示面板并电连接至FPC衬垫,以将来自驱动芯片的驱动信号传输给第二显示面板。
根据本发明一示例性实施例的显示装置包括第一显示面板,第二显示面板和一柔性印刷电路板FPCB。在第一显示面板上安装驱动芯片。第二显示面板包括一电连接FPC衬垫与短路棒的连接线,具有在数据线边缘形成的金属衬垫层的FPC衬垫和由金属衬垫层之上的透明导电层形成的的电极图形。由位于电极图形与底部基板的外部区域的透明导电层形成短路棒。FPCB电连接第一显示面板和第二显示面板并电连接至每一个FPC衬垫,以将来自驱动芯片的驱动信号传输给第二显示面板。
根据本发明的一示例性实施例,电连接保护环和衬垫的连接线在形成第二绝缘层之前形成,以便降低或防止在第二绝缘层的阶梯部分引起的连接线图案化缺陷的频率和/或严重性。因此,可防止衬垫之间的短路,并且通过保护环可有效地驱散在制造过程中从衬垫中流出的静电。
此外,与短路棒接触的第二连接线通过桥与第一连接线相连,或者FPC衬垫和短路棒通过连接线彼此相连,所以可最小化数据线的腐蚀并增加显示装置的抗蚀性。
附图说明
本发明示例性实施例的上述和其它特点将在下面结合参考附图详细描述,其中:
图1是例示了根据本发明一示例性实施例的显示基板的平面图;
图2是例示了根据本发明一示例性实施例的图1中“A”部分的放大平面图;
图3是沿图2的线I-I’和II-II’的截面图;
图4至9例示了根据本发明一示例性实施例的显示基板制作方法的截面图;
图10是例示了根据本发明一示例性实施例的图1中的“A”部分的放大平面图;
图11是沿图10的线III-III’和IV-IV’的截面图;
图12至18例示了根据本发明一示例性实施例的显示基板制作方法的截面图;
图19例示了根据本发明一示例性实施例的显示装置平面图;
图20例示了图19中“B”部分的放大平面图;
图21例示了根据本发明一示例性实施例的显示装置的平面图;
图22例示了图21中根据本发明一示例性实施例的第二显示面板的放大平面图;
图23例示了沿图22的线V-V’和VI-VI’的截面图;
图24例示了图21中根据本发明示例性实施例的第二显示面板的放大平面图;
图25是沿图24的线V-V’和VI-VI’的截面图。
具体实施方式
在下文中将结合参考附图更详细地描述本发明的示例性实施例。然而,本发明可以许多不同形式体现,并不应解释为只限于此处提出的实施例。在附图中,为了清楚起见可放大层和区域的尺寸和相对尺寸。
当称元件或层为“上”、“连接至”或“耦合至”另一元件或层时,应该理解为它可以直接在其上、连接或耦合至另一元件或层或中间插有元件或层。
图1是例示了根据本发明一示例性实施例的显示基板200的平面图。
参见图1,显示基板200包括底部基板GS。在底部基板GS中定义有效区域10。
有效区域10包括像素区域PA和外围区域CA。在像素区域PA中定义包括薄膜晶体管和像素电极的单元像素。从外围区域CA施加驱动信号至像素区域PA。
印刷电路板(PCB)产生控制信号来控制图像。柔性PCB(FPCB)将PCB与像素区域PA电连接。将控制信号改变为驱动信号的驱动芯片设置在外围区域CA中。此外,多个衬垫11例如集成电路(IC)衬垫将驱动芯片和数据线电连接。将FPCB连接至基板的FPC衬垫在外围区域CA中形成。
此外,保护环20形成在底部基板GS上以封闭每个有效区域10,所以可驱散生产过程中产生的静电至整个底部基板GS。封闭每个有效区域的每个保护环20彼此电连接。
显示基板200的有效区域10基本上用做诸如液晶显示(LCD)装置的显示装置。通过划线过程切割有效区域10以用作显示装置的阵列基板。
因此,形成保护环20的区域在划线过程之后不再使用,并且通过划线过程切割连接线15。
通过划线过程生产将有效区域10用作阵列基板的多个显示装置,在每个显示装置中保留部分连接线15。
图2是例示了根据本发明一示例性实施例的图1中“A”部分的放大平面图。图3是图2沿线I-I’和II-II’的截面图;
参见图1至图3,在像素区域PA中,栅极线GL沿第一方向延伸,数据线DL沿第二方向延伸,第二方向基本上垂直于第一方向。此外,在像素区域PA中定义多个单元像素P。在底部基板GS上形成栅极线GL,并由第一金属图案形成。栅极绝缘层110在其上形成有第一金属图案的底部基板GS上形成金属图案。栅极绝缘层110可包括氮化硅(SiNx)或氧化硅(SiOx)。
在栅极绝缘层110上形成数据线DL,并由第二金属图案形成。在单元电极P中形成一作为开关元件的薄膜晶体管TFT和一电连接至薄膜晶体管TFT的像素电极PE。
例如,每个薄膜晶体管TFT包括一栅极G,一沟道层A,一源极S和一漏极D。栅极G由与栅极线GL中突出的第一金属图案基本上相同的层形成。
在栅极绝缘层110上形成沟道层A以与栅极G重叠。例如,具有无定形硅的半导体层121和具有掺杂有离子的无定形硅的欧姆接触层122结合在一起形成沟道层A。
源极S是从数据线DL中突出的第二金属图案。在这种情况下,源极S与沟道层A部分重叠。漏极D由作为源极S的第二金属图案形成,并从源极S中隔开预定距离从而与沟道层A部分重叠。
移开源极S和漏极D之间的部分欧姆接触层122以暴露半导体层121。
在其上形成有薄膜晶体管TFT的底部基板GS上形成钝化层130。例如,钝化层130可包括氮化硅(SiNx)或氧化硅(SiOx)。此外,包括有机材料的有机绝缘层140在钝化层130上形成。通过钝化层130和有机绝缘层140形成接触孔CH以暴露漏部分极D。例如,与外围区域CA相对应的有机绝缘层140具有相对较薄的厚度,因此诸如驱动芯片FPCB之类的驱动元件可容易地连接至外围区域CA。
像素电极PE与单元像素P相对应并形成在有机绝缘层140上。像素电极PE包括透明导电材料。例如,像素电极PE可包括氧化铟锡(ITO),氧化铟锌(IZO),无定形ITO等。像素电极PE通过接触孔CH电连接至漏极D,该接触孔CH通过钝化层130和有机绝缘层140形成。
参见图1如所描述的,例如电连接驱动芯片与数据线DL的IC衬垫和将FPCB连接到显示基板200的FPC衬垫的多个衬垫11在外围区域CA中形成。在这种情况下,FPC衬垫12,作为衬垫11的一个范例在图2和图3中例示并将结合附加参考数字进行解释。
例如,FPC衬垫12与形成栅极线GL的第一金属图案在基本同一层中形成,并包括金属衬垫层13和透明衬垫层14。金属衬垫层13由形成数据线的至少一个第二金属图案形成。透明衬垫层14电连接至金属衬垫层13并与像素电极PE在基本同一层中形成。
在图3中,金属衬垫层13由第二金属图案形成。例如,金属衬垫层13可由第二金属图案单独形成。可选择地,第二金属图案集成在第一金属图案上以形成金属衬垫层13。当第二金属图案集成在第一金属图案上以形成金属衬垫层13时,第一金属图案与第二金属图案电连接所穿过的孔通过栅极绝缘层110而形成。
在金属衬垫层13和透明衬垫层14之间形成钝化层130和有机绝缘层140,通过钝化层130和有机绝缘层140形成第一孔H1以部分暴露金属衬垫层13。
透明衬垫层14通过第一孔H1与金属衬垫层13接触,优选地具有大于金属衬垫层13的面积。
可在形成有像素电极PE和透明电极层14的底部基板GS上进一步形成校正膜150,以便液晶分子沿预定方向排列。校正膜150只在与具有液晶分子的液晶层接触的像素区域PA中形成。沿特定方向延伸的纹理形成在校正膜150表面上以排列这些液晶分子。制造显示基板的过程包括摩擦过程。在摩擦过程中,校正膜150通过摩擦布摩擦以形成纹理。然而,在摩擦过程中产生静电,在导电材料例如衬垫11暴露在显示基板的表面的区域更常产生静电。
相应地,结合参考图1如所解释的,保护环20形成在显示基板200上,以便扩散静电至显示基板200的整个表面,并因此保护有效区域10。保护环20封闭每个有效区域10,并与像素电极PE和透明电极层14在基本同一层中形成。保护环20通过连接线15电连接至FPC衬垫12,当产生静电时,通过连接线15扩散FPC衬垫12中的电荷至保护环20。
相应于保护环20和FPC衬垫12的第一开口图样(pattern)OPA1通过有机绝缘层140形成,以便可容易地连接FPCB。
因此,具有与有机绝缘层140的厚度基本上相同高度的阶梯部分在保护环20和FPC衬垫12之间形成。连接线15可与透明电极层14和保护环20在基本上相同的层中形成。然而,当有机绝缘层140的第一开口图样OPA1形成阶梯部分时,形成连接线15的透明导电材料可保留在第一开口图样OPA1的边缘处,从而导致连接线15的布线形成缺陷。当连接线15的出现布线缺陷时,在FPC衬垫12之间可出现短路,因此可防止在制造显示基板的过程中产生的静电发生扩散。
相应地,在本发明的示例性实施例中,在形成有机绝缘层140之前形成连接线15,可降低和/或防止连接线布线缺陷的频率和/或严重性。
例如,根据本发明示例性实施例的连接线15由第二金属图案形成并直接连接至FPC衬垫的金属衬垫层13。
通过钝化层130和有机绝缘层140形成第二孔H2,以便保护环20通过第二孔H2与连接线15接触。相应地,每个FPC衬垫12电连接至每个保护环20,在FPC衬垫12中的静电沿由第二金属图案形成的连接线15扩散至保护环20。
根据本发明的示例性实施例,在形成有机绝缘层140之前形成连接线15,所以可降低和/或防止由于连接线15的布线缺陷在FPC衬垫12之间造成的短路,可有效地扩散静电。因此,可降低由于静电放电导致的缺陷的频率和/或严重性。
连接FPC衬垫12和保护环20的连接线15已结合本发明的示例性实施例进行了描述,但是本发明并不仅限于这种连接线。例如,连接线可连接外围区域CA中形成的衬垫和保护环20。
图4至9例示了根据本发明一示例性实施例的显示基板200制作方法的截面图。
参见图2和图4,在底部基板GS上形成第一金属层(未示出)。例如,第一金属层可包括铬、铝、钽、钼、钛、钨、铜、银等,或者它们的合金,也可包括物理特性彼此不同的两层或多层。
随后,通过使用第一掩膜的光刻过程图案化(pattern)第一金属层(未示出),以形成包括栅极线GL和栅极G的第一金属图案。例如,光刻过程可包括湿法腐蚀过程。
参见图2和图5,栅极绝缘层110、半导体层121和欧姆接触层122依次在通过化学气相沉淀(CVD)过程而在形成第一金属图案的底部基板GS上形成。例如,栅极绝缘层110包括氮化硅(SiNx)或氧化硅(SiOx)。半导体层121包括不定形硅。欧姆接触层122包括掺杂有离子的不定形硅。
接着,通过使用第二掩膜的光刻过程在同一时间图案化欧姆接触层122和半导体层121,以形成覆盖栅极G的沟道层A。
例如,形成沟道层A的光刻过程包括干法腐蚀过程。
参见图2和图6,在其上形成有沟道层A的底部基板GS上形成第二金属层(未示出)。例如,第二金属层可包括铬、铝、钽、钼、钛、钨、铜、银等,或者它们的合金,也可包括物理特性彼此不同的两层或多层。
随后,通过使用第三掩膜的光刻过程图案化第二金属层,以形成具有数据线DL、源极S、漏极D、如FPC衬垫12的金属衬垫13和连接线15的第二金属图案。连接线15直接连接至金属衬垫层13。
在图6中,由第二金属图案形成金属衬垫层13,集成第一和第二金属图案以形成金属衬垫层13。当集成第一和第二金属图案以形成金属衬垫层13时,由附加光刻过程穿过栅极绝缘层110形成电连接第一和第二金属图案的孔。
随后,腐蚀暴露在源极S和漏极D之间的分离部分的欧姆接触层122。例如,使用干法腐蚀过程腐蚀欧姆接触层122。
相应地,包括栅极G、沟道层A、源极S和漏极D的薄膜晶体管TFT在底部基板GS上形成。
参见图2和图7,通过CVD过程在其上形成有薄膜晶体管TFT的底部基板GS上形成钝化层130。例如,钝化层130可包括氮化硅(SiNx)或氧化硅(SiOx)。
随后,包括有机材料的有机绝缘层140在钝化层130上形成。例如,有机绝缘层140包括感光有机材料,并整平在其上形成有薄膜晶体管TFT的底部基板GS的表面。
随后,通过使用第四掩膜的光刻过程图案化有机绝缘层140。例如,当通过光刻过程图案化有机绝缘层140时,控制辐射到像素区域PA和外围区域CA上的光的数量,以便改变在显影过程之后剩余的有机绝缘层140的厚度。
例如,将对应于外围区域CA的有机绝缘层140图案化的相对较薄,以便容易地连接用作驱动和连接至外围区域CA的例如驱动芯片、FPC等元件。
此外,第一、第二、第三和第四开口图样OPA1、OPA2、OPA3和OPA4经过有机绝缘层140由光刻过程形成。第一开口图样OPA1对应于其上形成有保护环20的有机绝缘层140的第一部分和其上形成有FPC衬垫12的有机绝缘层140的第二部分之间的部分。第二开口图样OPA2对应于漏极D的末端部分。第三开口图样OPA3对应于金属衬垫层13。第四开口图样OPA4对应于连接线15与其上形成有保护环20的第一部分彼此重叠的区域。
参见图2、7和8,通过第一、第二、第三和第四开口图样OP1、OP2、OP3和OP4暴露的钝化层130由将有机绝缘层140作为腐蚀掩模的干法腐蚀过程进行腐蚀。相应地,穿过有机绝缘层140和钝化层130形成接触孔CH、第一孔H1和第二孔H2。接触孔CH暴露部分漏极D。第一孔H1暴露金属衬垫层13。第二孔H2暴露连接线15与其上形成有保护环20的第一部分彼此重叠的区域。在这种情况下,穿过图7中第一开口图样OPA1暴露的钝化层130具有大于第二、第三和第四开口图样OPA2、OPA3和OPA4任意一个的暴露区域。因此,在腐蚀钝化层130时,穿过第一开口图样OPA1暴露的钝化层130比穿过第二、第三和第四开口图样OPA2、OPA3和OPA4暴露的钝化层被腐蚀的少。因此,对应于第一开口图样OPA1的钝化层130在干法腐蚀过程之后保留预定的厚度以保护连接线15。
参见图2和图9,在有机绝缘层140上沉积一透明导电层(未示出)。穿过有机绝缘层140形成接触孔CH、第一孔H1和第二孔H2。例如,透明导电层可包括ITO,IZO,无定形ITO等。通过溅射过程沉积透明导电层。
随后,由使用第五掩膜的光刻过程腐蚀透明导电层,以形成对应于单元像素P的像素电极PE、对应于金属衬垫层13的透明衬垫层14和封闭有效区域10的保护环20。
像素电极PE穿过接触孔CH与漏极D接触,并接收一来自于薄膜晶体管TFT的像素电压。透明衬垫层14穿过第一孔H1与金属衬垫层13电连接,金属衬垫层13和透明衬垫层14形成FPC衬垫12。保护环20穿过第二孔H2与连接线15电连接。
尽管在图中未示出,制造显示基板200的过程进一步包括在其上形成有像素电极PE的像素区域PA上形成校正层,和通过摩擦过程在校正层上形成纹理。
根据本发明的示例性实施例,在形成有机绝缘层140之前形成连接线15,以便可降低和/或防止在阶梯部分诸如第一开口图样OPA1处出现的连接线15的布线缺陷的频率和/或严重性。因此,可防止由于连接线15的布线缺陷导致的FPC衬垫12之间的短路,并可有效地耗散在摩擦过程中产生的静电。
图10是例示了根据本发明示例性实施例的显示基板200的图1中“A”部分的放大平面图。图11是图10沿线III-III’和IV-IV’的截面图。根据本发明示例性实施例的显示基板基本上与上述的一致,除了关于例如FPC衬垫12和在外围区域CA中形成的连接线15之间的连接。因此,相同的标号表示与那些之前描述的实施例相同或相似的部分。
参见图10和图11,FPC衬垫12连接至在外围区域CA中形成的电路线CL。FPC衬垫12包括金属衬垫层13和透明衬垫层14。由形成栅极线GL的第一金属图案和形成数据线DL的第二金属图案的至少一个形成金属衬垫层13。透明衬垫层14电连接至金属衬垫层13并与像素电极PE在基本上同一层中形成。
在图11中,由第二金属图案形成金属衬垫层13。例如,金属衬垫层13可仅由第二金属图案形成。可选择地,第二金属图案集成在第一金属图案上以形成金属衬垫层13。当第二金属图案集成在第一金属图案上形成金属衬垫层13时,穿过栅极绝缘层110形成孔以电连接第一金属图案和第二金属图案。
钝化层130和有机绝缘层140在金属衬垫层13和透明衬垫层14之间形成。部分地暴露金属衬垫层13的第一孔H1穿过钝化层130和有机绝缘层140而形成。
透明衬垫层14穿过第一孔H1电连接至金属衬垫层13。例如,透明衬垫层14具有比金属衬垫层13更大的面积。
连接线15以预定距离与FPC衬垫12的金属衬垫层13间隔开,并由作为栅极线GL的第一金属图案形成。在这种情况下,可在栅极绝缘层110上形成第一和第二覆盖图案17和18以对应于连接线15的两端。由第二金属图案形成第一和第二覆盖图案17和18,并且第一和第二覆盖图案17和18穿过通过栅极绝缘层110形成的孔(未示出)与连接线15接触。
此外,暴露第一覆盖图案17的第三孔H3和暴露第二覆盖图案18的第二孔H2穿过钝化层130和有机绝缘层140而形成。可分别地形成一个第二孔H2和一个第三孔H3。可替换地,如图10所示,可分别地形成多个第二孔H2和多个第三孔H3。
透明衬垫层14通过第三孔H3与第一覆盖图案17接触。保护环20通过第二孔H2与第二覆盖图案18接触。
相应地,FPC衬垫12、连接线15和保护环20彼此电连接。因此,当在制造显示基板200期间产生静电时,通过透明衬垫层14、连接线15和保护环20可将显示基板200表面上的静电驱散至整个底部基板GS表面。
根据本发明实施例,在形成有机绝缘层140之前形成连接线15,因此可降低或防止在有机绝缘层140阶梯部分中形成的连接线15的布线缺陷的频率和/或严重性。因此,可防止由于连接线15的布线缺陷导致的FPC衬垫12之间的短路,并有效驱散在显示基板制造中产生的静电。相应地,可减少由于静电放电导致的缺陷。
此外,FPC衬垫12的金属衬垫层13与连接线15隔开,连接线15通过具有良好耐蚀性的透明衬垫层14电连接至FPC衬垫12。因此,即使在底部基板GS上形成的金属线受到腐蚀,由于金属线与连接线15是分隔的,所以可防止整个底部基板GS受到腐蚀。
图12至18例示了根据本发明示例性实施例的显示基板200制作方法的截面图。
参见图10和12,在底部基板上形成第一金属层(未示出)。例如,第一金属层可包括铬、铝、钽、钼、钛、钨、铜、银等,或者它们的合金,也可包括物理特性彼此不同的两层或多层。
随后,由使用第一掩膜的光刻过程图案化第一金属层(未示出),以形成包括栅极线GL、栅极G和连接线15的第一金属图案。
例如,光刻过程可包括湿法腐蚀过程。
参见图10和图13,通过CVD过程,在其上形成有第一金属图案的底部基板GS上形成栅极绝缘层110。
随后,通过使用第二掩膜的光刻过程图案化栅极绝缘层110,以形成暴露连接线15两端的孔H。
参见图10和图14,在栅极绝缘层110上依次形成半导体层121和欧姆接触层122,通过它们形成孔H。例如,半导体层121包括不定形硅,欧姆接触层122包括掺杂有离子的不定形硅。通过CVD过程形成半导体层121和欧姆接触层122。
随后,由使用第三掩膜的光刻过程同时图案化欧姆接触层122和半导体层121,以形成覆盖栅极G的沟道层A。
参见图10和图15,在其上形成有沟道层A的栅极绝缘层110上形成第二金属层(未示出)。例如,第二金属层可包括铬、铝、钽、钼、钛、钨、铜、银等,或者它们的合金,也可包括物理特性彼此不同的两层或多层。
随后,由使用第四掩膜的光刻过程图案化第二金属层,以形成包括数据线DL、源极S、漏极D、FPC衬垫12的金属衬垫层13、第一覆盖图案17和第二覆盖图案18的第二金属图案。金属衬垫层13以预定距离与连接线15隔开。
图15显示了由第二金属图案形成的金属衬垫层13。可替换地,集成第一和第二金属图案以形成金属衬垫层13。例如,当集成第一和第二金属图案以形成金属衬垫层13时,进一步在使用如附图14中所解释的第三掩膜的光刻过程中形成电连接第一和第二金属图案的孔(未示出)。
随后,腐蚀在源极S和漏极D之间的间隔部分暴露的欧姆接触层122。例如,通过干法腐蚀过程腐蚀欧姆接触层122。
相应地,包括栅极G、沟道层A、源极S和漏极D的薄膜晶体管TFT在底部基板GS上形成。
参见图10和图16,通过CVD过程,在其上形成有薄膜晶体管TFT的底部基板GS上形成钝化层130。例如,钝化层130可包括氮化硅(SiNx)或氧化硅(SiOx)。
随后,包括有机材料的有机绝缘层140在钝化层130上形成。例如,有机绝缘层140包括感光有机材料。有机绝缘层140平面化其上形成有薄膜晶体管TFT的底部基板GS的表面。
随后,由使用第五掩膜的光刻过程图案化有机绝缘层140。例如,当通过光刻过程图案化有机绝缘层140时,控制辐射到像素区域PA和外围区域CA上的光的数量,以便改变在显影过程之后剩余的有机绝缘层140的厚度。
例如,由于用作驱动的例如驱动芯片、FPCB等元件连接至外围区域CA,优选地将对应于外围区域CA的有机绝缘层140图案化的相对较薄,以便容易地连接这些元件。此外,第一、第二、第三、第四和第五开口图样OPA1、OPA2、OPA3、OPA4和OPA5由光刻过程通过有机绝缘层140形成。第一开口图样OPA1对应于其上形成有保护环20的有机绝缘层140的第一部分和其上形成有FPC衬垫12的有机绝缘层140的第二部分之间的部分。第二开口图样OPA2对应于漏极D的末端部分。第三开口图样OPA3对应于金属衬垫层13。第四开口图样OPA4对应于连接线15的第一覆盖图案17。第五开口图样OPA5对应于连接线15的第二覆盖图案18。
参见图10和图17,通过将有机绝缘层作为腐蚀掩模的干法腐蚀过程对钝化层130进行腐蚀,以形成暴露部分漏极D的接触孔CH、暴露金属衬垫层13的第一孔H1、暴露连接线15的第二覆盖图案18的第二孔H2和暴露第一覆盖图案17的第三孔H3。
参见图1、图10和图18,在有机绝缘层140上堆积透明导电层(未示出),通过该有机绝缘层140形成接触孔CH、第一孔H1、第二孔H2和第三孔H3。例如,透明导电层可包括ITO、IZO、不定形ITO等。通过溅射过程堆积透明导电层。
随后,通过使用第六掩膜的光刻过程腐蚀该透明导电层,以形成对应于单元像素P的像素电极PE、对应于金属衬垫层13的透明衬垫层14和封闭有效区域10的保护环20。
像素电极PE通过接触孔CH与漏极D接触,并接收来自于薄膜晶体管TFT的像素电压。
通过第一孔H1将透明衬垫层14电连接至金属衬垫层13,金属衬垫层13和透明衬垫层14形成FPC衬垫12。在这种情况下,金属衬垫层通过第三孔H3与第一覆盖图案17接触。由于第一覆盖图案17与连接线15接触,FPC衬垫12和连接线15彼此电连接。
保护环20通过第二孔H2与第二覆盖图案18接触。由于第二覆盖图案17与连接线15接触,保护环20电连接至连接线15。因此,FPC衬垫12、连接线15和保护环20彼此电连接,以便于当在制造显示基板200期间产生静电时,保护有效区域10并将静电驱散至整个底部基板GS。
尽管在图中未示出,制造显示基板200的过程进一步包括在其上形成有像素电极PE的像素区域PA上形成校正层,和通过摩擦过程在校正层上形成纹理。在摩擦过程之后显示基板200的制造过程结束。
根据本发明的一示例性实施例,在形成有机绝缘层140之前形成连接线15,以便于在有机绝缘层140中阶梯部分出现的连接线15的图案化缺陷的频率和/或严重性降低或防止图案化缺陷。因此,可降低或防止由于连接线15的布线缺陷导致的FPC衬垫12之间的短路,并可有效驱散在摩擦过程期间产生的静电。相应地,可降低或防止由于静电放电导致的显示基板200的缺陷的频率和/或严重性。
此外,FPC衬垫12的金属衬垫层13与连接线15隔开,因此连接线15通过具有良好耐蚀性的透明衬垫层14电连接至FPC衬垫12。因此,即使在底部基板GS上形成的金属线受到腐蚀,由于金属线与连接线15是分隔的,所以可防止整个底部基板GS受到腐蚀。
完整地制造显示基板200之后,可切割显示基板200以制造使用有效区域10为阵列基板的显示装置。
图19例示了根据本发明一示例性实施例的显示装置600平面图。
参见图1和图19,例如,根据本发明实施例的显示装置600可为LCD装置600。LCD装置600包括第一基板300、第二基板400和插入第一和第二基板300和400之间的液晶层(未示出)。在这种情况下LCD装置600使用上述参照图1描述的显示基板200的阵列区域10为第一基板300。
例如,如图1所示沿显示基板200的阵列区域10切割第一基板300。第一基板300是其上形成有薄膜晶体管TFT和信号线的阵列基板。
在图1至图3中,包括在第一基板300中的元件参考图1至3中的阵列区域10描述。
第二基板400对应于第一基板300的像素区域PA,例如,可以是其上形成有对应于单元像素的彩色滤光片的彩色滤光片基板。
第二基板400连接至显示基板200,以与图1至图3中描述的显示基板200的像素区域PA对应,在显示基板200和第二基板400之间注入液晶层(未示出)。随后,沿有效区域10切割显示基板200。因此,可制造LCD装置600。
图20例示了图19中“B”部分的放大平面图。
参见图1、图2和图20,在显示基板200上形成的连接线15沿有效区域10由切割显示基板200的划线过程切割,使得作为连接线15一部分的连接线保留部分30保留在显示装置600的第一基板300上。
例如,连接线保留部分30分别连接至衬垫11,例如FPC衬垫12,并向第一基板300的边缘延伸。因此,具有切割状的连接线保留部分30保留在第一基板300的边缘上。
连接线保留部分30与上述连接线15在基本上同一层和基本上同一过程中形成。
图21例示了根据本发明一示例性实施例的显示装置的平面图。
参见图21,根据本发明示例性实施例的显示装置包括其上安装有驱动芯片540的第一显示面板510,以及FPCB530和第二显示面板520。
第一显示面板510通过形成多个单元像素(未示出)的第一有效区域PA1显示第一图像。在第一有效区域PA1中形成多条线(未示出)、分别对应单元像素开闭的多个薄膜晶体管(未示出),和多个分别电连接至相应TFT的单元电极(未示出)。在环绕第一显示面板510的第一有效区域PA1的第一外围区域CA1中安装驱动芯片540,FPCB 530连接至第二外围区域CA2。
驱动芯片540电连接至第一显示面板510的线,将一驱动信号传送至第一有效区域PA1。电连接至这些线并用作可视检查的可视衬垫部分(未示出)可在其中安装有驱动芯片540的第一外围区域CA中形成。
FPCB 530连接至第一显示面板510的第二外围区域CA2。例如,通过在高温下施压于置于第一显示面板510的第二外围区域CA2和FPCB 530之间的各向异性导电膜(未示出),FPCB 530可连接至第二外围区域CA2。FPCB530连接至环绕第二显示面板520的第二有效区域PA2的第三外围区域CA3,以电连接和物理连接第一显示面板510和第二显示面板520。
第二显示面板520通过其上形成有多个单元像素(未示出)的第二有效区域PA2显示第二图像。在第二有效区域PA2中形成多条线(未示出)、分别对应单元像素开闭的多个薄膜晶体管TFTs(未示出),和多个各自电连接至相应TFT的单元电极(未示出)。通过连接至环绕第二显示面板520的第三外围区域CA3的FPCB530,将来自于第一显示面板510上安装的驱动芯片540中的驱动信号传送至第二显示面板520。通过FPCB 530传送到第二显示面板520的驱动信号对第二显示面板520进行驱动。
图22例示了图21中根据本发明一示例性实施例的第二显示面板的放大平面图。
参见图22,在根据本发明示例性实施例的第二显示面板520的第二有效区域PA2中形成栅极线GL、数据线DL、TFTs和像素电极PE。在根据本发明示例性实施例的第二显示面板520的第三外围区域CA3中形成FPC衬垫12、第一连接线150、第二连接线151、桥152和短路棒124和126。
根据本发明示例性实施例的第二显示面板基本上与上述相同,除了关于例如第一和第二连接线150和151。因此,与上面的描述一样,相同的标号表示相同或相似部分。
每个FPC衬垫12在从第二有效区域PA2延伸至第三外围区域CA3的每条数据线DL的末端形成。FPC衬垫12包括电连接至数据线DL的金属衬垫层13和与金属衬垫层13接触的第一透明衬垫层14。
第一连接线150在第三外围区域CA3中形成并电连接至金属衬垫层13。例如,第一连接线150从FPC衬垫12延伸至底部基板GS的外部区域SA。第二连接线151与第一连接线150间隔开并在第三外围区域CA3中形成。第一和第二连接线150和151彼此间隔开并物理隔离。第一和第二电连接线150和151通过桥152彼此电连接。
在第三外围区域CA3中形成桥152以电连接第一连接线150与第二连接线151。桥152的第一末端部分与第一连接线150接触,桥152的第二末端部分与第二连接线151接触,以便于桥152电连接第一连接线150和第二连接线151。
在第三外围区域CA3中形成短路棒124和126以与第二连接线151接触。短路棒124和126连接至为可视化检查施加信号的可视化衬垫(未示出)。短路棒124和126沿第一方向D1延伸,并包括沿与第一方向D1基本上垂直的第二方向D2彼此平行设置的第一检查线124和第二检查线126。
例如,沿着第一方向D1,第一检查线124可连接至第k条数据线DLk,第二检查线126可连接至与第k条数据线DLk相邻的第(k+1)条数据线DL(k+1)。第一条检查线可沿第一方向D1连接至与第(k+1)条数据线DL(k+1)相邻的第(k+2)条数据线DL(k+2)。例如,第k条和第(k+2)条数据线DLK和DL(k+2)可为奇数列数据线,第(k+1)条数据线DL(k+1)可为偶数序列数据线。例如,第一和第二检查线124和126的每一个沿底部基板的外部区域SA可分别为棒形。短路棒124和126可电连接至施加检查信号的检查衬垫(未示出)。
短路棒124和126与第二连接线151接触以将多条数据线DL彼此电连接。短路棒124和126电连接至施加检查信号的可视衬垫以传送检查信号至数据线DL。在可视检查之后,切断第二连接线151,因此第二连接线151与短路棒124和126电隔离。例如,第二连接线151可通过激光微调(lasertrimming)过程与数据线DL电隔离。
图23例示了沿图22的线V-V’和VI-VI’的截面图。
参见图22和图23,在根据本发明示例性实施例的第二显示面板520的底部基板GS上形成电连接至栅极线GL的TFT的栅极G、桥152和第一检查线124。第一检查线124将作为短路棒124和126的示例得到解释。
底部基板GS可包括透明材料。例如,底部基板GS可为一玻璃基板、一塑料基板、一碱石灰基板等。
通过图案化在底部基板GS上形成的栅极金属层来形成栅极G、桥152和第一检查线124。
在其上形成有栅极G、桥152和第一检查线124的底部基板GS上形成栅极绝缘层110。例如,栅极绝缘层110可包括氮化硅(SiNx)。栅极绝缘层110包括部分暴露桥152的第十二孔H12和第十一孔H11,以及部分暴露第一检查线124的第十三孔H13。
在其上形成有栅极绝缘层110的底部基板GS上形成沟道层A。
在其上形成沟道层A的底部基板GS上形成TFT的源极S和漏极D、电连接至数据线DL的金属衬垫层13、第一和第二连接线150和151。由光刻过程通过图案化源极金属层形成源极S和漏极D、金属衬垫层13和第一和第二连接线150和151。
在其下形成有栅极G的沟道层A上形成源极S和漏极D,以使源极S和漏极D部分地覆盖栅极G。源极S和漏极D彼此间隔开。金属衬垫层13电连接至数据线DL。
第一连接线150电连接至金属衬垫层13。第一连接线150穿过栅极绝缘层110的第十一孔H11与桥152接触。第二连接线151与第一连接线150间隔开,第二连接线151通过栅极绝缘层110的第十二孔H12与桥152接触。第一和第二连接线150和151通过桥152彼此电连接。第二连接线151穿过栅极绝缘层110的第十三孔H13与第一检查线124接触。
在其上形成有源极S、漏极D、金属衬垫层13和第一和第二连接线150和151的底部基板GS上形成钝化层130。钝化层130包括部分暴露漏极D的接触孔CH、部分暴露金属衬垫层13的第十四孔H14,以及部分暴露与第一检查线124接触的第二连接线151的第十五孔H15。钝化层130覆盖源极S和漏极D,并覆盖第一和第二连接线150和151。例如,钝化层130可包括氮化硅(SiNx)。
尽管在图中未示出,相对较厚的有机层(未示出)可形成在钝化层130上。当第二显示面板520包括有机层时,有机层进一步包括与钝化层130的接触孔CH和第十五孔H15相对应的孔。
在其上形成有钝化层130的底部基板GS上形成像素PE、FPC衬垫12的第一透明衬垫层14和第二透明衬垫层16。像素电极PE在单元像素P上形成,并通过钝化层130的接触孔CH与漏极D的末端接触。第一透明衬垫层14通过第十四孔H14与金属衬垫层13接触。第二透明衬垫层16通过第十五孔H15与第二连接线151的末端接触。通过图案化包括透明材料和导电材料的透明导电层形成像素电极PE、第一和第二透明衬垫层14和16。例如,透明导电层可包括氧化铟锡(ITO)、氧化铟锌(IZO)等。
根据本发明的示例性实施例,第一连接线150与第二连接线151间隔开,第一连接线150与第二连接线151通过桥152彼此电连接,因此可使得数据线DL的腐蚀最小。例如,当将通过激光微调过程已调的第二连接线151暴露至水汽,水汽依次渗入第二连接线151、桥152和第一连接线150,所以水汽需要一个相对较长的时间到达金属衬垫层13。因此,可使得金属衬垫层13和数据线DL的腐蚀最小。
图24例示了图21中根据本发明示例性实施例的第二显示面板的放大平面图。
根据本发明示例性实施例的第二显示面板520基本上与上述图22所讨论的相同,除了FPC衬垫12、连接线15和短路棒124和126。因此,相同的标号表示与上面描述的相同或相似的部分。
参见图24,在根据本发明示例性实施例的第二显示面板520的第二有效区域PA2中形成栅极线GL、数据线DL、薄膜晶体管和像素电极PE,在根据本发明示例性实施例的第二显示面板520的第三外围区域CA3中形成FPC衬垫12、连接线15和短路棒124和126。
在从第二有效区域PA2延伸至第三外围区域CA3的每个数据线DL的末端形成每个FPC衬垫12。FPC衬垫12包括电连接至数据线DL的金属衬垫层13和与金属衬垫层13接触的第一透明衬垫层14。
每个连接线15在第三外围区域CA3中形成并电连接至第一透明衬垫层14。例如,连接线15从FPC衬垫12延伸至底部基板GS的外围区域SA。
短路棒124和126在第三外围区域CA3中形成并与连接线15接触。短路棒124和126可包括沿第一方向D1延伸并沿第二方向D2彼此平行顺序地设置的第一和第二连接线124和126。例如,第一检查线124可电连接至奇数数据线DL,第二检查线126可平行于第一检查线124并电连接至偶数数据线DL。短路棒124和126可以以条状沿底部基板GS的外围区域SA而形成。
根据本示例性实施例的FPC衬垫12和短路棒124和126之间的距离小于上述讨论的FPC和短路棒之间的距离,因此可降低连接线15的电阻。
短路棒124和126与连接线15接触以使得多条数据线DL彼此电连接。短路棒124和126为可视检查传送检查信号至数据线DL。可视化检查之后,切断连接线15,以便短路棒124和126从连接线15电隔离。例如,可通过激光微调过程从数据线DL电隔离连接线15。
图25是沿图24的线V-V’和VI-VI’的截面图。
根据本发明示例性实施例的第二显示面板520与上述图23所讨论的基本相同,除了例如,FPC衬垫12、连接线15和短路棒124和126。因此,相同的标号表示与上述相同或相似的部分。
参见图24和图25,在根据本发明示例性实施例的第二显示面板520上形成电连接至栅极线GL的薄膜晶体管TFT的栅极和第一检查线124。由栅极金属层形成栅极G和第一检查线124。
在其上形成有栅极G和第一检查线124的底部基板GS上形成栅极绝缘层110。栅极绝缘层110包括部分暴露第一检查线124的第十六孔H16。
在其上形成有栅极绝缘层110的底部基板GS上形成薄膜晶体管TFT的源极S和漏极D,和连接至数据线DL末端的金属衬垫层13。由源极金属层形成源极S、漏极D和金属衬垫层13。
在其上形成有源极S、漏极D、金属衬垫层13的底部基板GS上形成钝化层130。钝化层130包括暴露漏极D末端的接触孔CH、部分地暴露金属衬垫层13的第十七孔H17和部分地暴露对应于栅极绝缘层的第十六孔H16的第一检查线124的第十八孔H18。
尽管在图中未示出,可在钝化层130上形成相对较厚的有机层(未示出)。当第二显示面板520包括有机层时,有机层可进一步包括与钝化层130的接触孔CH和第十七孔H17相对应的孔。
在其上形成有钝化层130的底部基板GS上形成像素PE、第一透明衬垫层14和连接线15。像素电极PE通过接触孔CH与漏极D接触,第一透明衬垫层14通过第十七孔H17与金属衬垫层13接触。连接线15与第一透明衬垫层14接触,连接线15的末端与通过钝化层130的第十八孔H18和栅极绝缘层110的第十六孔H16而暴露的第一检查线124接触。
根据本发明的示例性实施例,连接至FPC衬垫12的第一透明衬垫层14的连接线15连接至第一检查线124,因此可最小化数据线DL腐蚀的频率和/或严重性。例如,通过图案化包括ITO、IZO或其他具有良好抗蚀性的材料的透明导电层形成连接线15,因此当通过激光微调过程调整连接线15时,可降低或防止由于湿气导致的连接线15和第一透明衬垫层14的腐蚀的频率和/或严重性。因而,可最小化金属衬垫层13和数据线DL腐蚀的频率和/或严重性。
根据本发明的示例性实施例,电连接衬垫和保护环的连接线在形成有机绝缘层之前形成,因此可降低或防止在有机绝缘层阶梯部分出现的连接线布线缺陷的频率和/或严重性。相应地,可防止由有机绝缘层阶梯部分上保留的导电层导致的短路并可有效驱散静电。
根据本发明的示例性实施例,连接线与第一衬垫层间隔开,连接线通过包括具有高抗蚀性材料例如ITO的第二衬垫层电连接至第二衬垫层。因而,即使沿连接线金属线受到了腐蚀,连接线与第一衬垫层间隔开,因此可防止整个衬垫受到腐蚀。
此外,电连接保护环和衬垫的连接线在形成有机绝缘层之前形成,因此可防止衬垫之间的短路。从而,可有效驱散电荷。
此外,连接线与第一衬垫层隔离并且连接线通过第二衬垫层电连接至第二衬垫层,连接线具有良好的抗蚀性并包括ITO。从而,当腐蚀沿连接线继续时,可防止衬垫受到腐蚀。
此外,改变短路棒与第一模块中的第二显示面板的FPC衬垫之间的连接,以便最小化数据线的腐蚀,其中该第一模块使用第一显示面板的驱动芯片驱动第二显示面板。因而,提高了显示面板的抗蚀性和可靠性。
应当指出在不脱离本发明精神和范围的情况下,此处可以有不同的变化、替换和改变。
Claims (36)
1、一种显示基板,包括:
包括多个有效区域的基板,每个所述有效区域具有其中定义有多个单元像素的像素区域和其中形成有将信号施加到所述像素区域的多个衬垫的外围区域;
保护环,该保护环在基板上形成用以封闭每个所述有效区域,该保护环由与在每个所述单元像素中形成的像素电极基本上相同的层形成;和
由不同于所述保护环的层形成的连接线,该连接线电连接所述保护环与衬垫。
2、根据权利要求1所述的显示基板,其中所述像素区域包括信号线,该信号线包括:
栅极线,其在所述基板上形成且由第一金属图案形成;和
数据线,其在所述基板上形成的且有第二金属图案形成。
3、根据权利要求2所述的显示基板,进一步包括:
在所述第一和第二金属图案之间形成的第一绝缘层;和
在所述第二金属图案和所述像素电极之间形成的第二绝缘层。
4、根据权利要求3所述的显示基板,其中所述第二绝缘层包括有机绝缘层。
5、根据权利要求4所述的显示基板,其中所述连接线由所述第二金属图案形成并在所述第二绝缘层下形成。
6、根据权利要求5所述的显示基板,其中每个所述衬垫包括:
连接至所述连接线并由所述第二金属图案形成的第一衬垫层;和
由与所述像素电极基本上相同的层形成并与所述第一衬垫层电接触的的第二衬垫层。
7、根据权利要求6所述的显示基板,其中第一孔通过所述第二绝缘层形成并且所述保护环通过该第一孔与所述连接线接触。
8、根据权利要求4所述的显示基板,其中所述连接线由所述第一金属图案形成并在所述第二绝缘层下形成。
9、根据权利要求8所述的显示基板,其中每个所述衬垫包括:
第一衬垫层,其从所述连接线伸展并由所述第一金属图案形成;和
第二衬垫层,其由与所述像素电极基本上相同的层形成并与所述连接线和第一衬垫层接触。
10、根据权利要求9所述的显示基板,通过所述第二绝缘层形成第一孔、第二孔和第三孔,所述保护环通过所述第一孔与所述连接线接触,所述连接线通过所述第二孔与所述第二衬垫层接触,所述第一衬垫层通过所述第三孔与所述第二衬垫层接触。
11、根据权利要求8所述的显示基板,其中每个所述衬垫包括:
第一衬垫层,其从所述连接线伸展并由所述第一金属图案形成;
第二衬垫层,其由所述第二金属图案形成,且通过所述第一孔与所述第一衬垫层接触,所述第一孔通过所述第一绝缘层形成;和
第三衬垫层,其由与所述像素电极基本上相同的层形成,并与所述连接线和第二衬垫层接触。
12、根据权利要求11所述的显示基板,通过所述第二绝缘层形成第二孔、第三孔和第四孔,所述保护环通过该第二孔与所述连接线接触,所述连接线通过该第三孔与所述第三衬垫层接触,所述第二衬垫层通过该第四孔与所述第三衬垫层接触。
13、根据权利要求12所述的显示基板,其中所述第二金属图案进一步包括:
第一覆盖图案,其与所述第二孔对应并与所述连接线接触;和
第二覆盖图案,其与所述第三孔对应并与所述连接线接触。
14、根据权利要求1的显示基板,其中每个所述衬垫是与FPC接触的柔性印刷电路(FPC)衬垫。
15、一种制造显示基板的方法,该方法包括:
在基板上形成包括栅极线的第一金属图案、具有像素区域和外围区域的有效区域,所述有效区域定义在所述基板中;
在所述基板上形成第一绝缘层;
在所述第一绝缘层上形成第二金属图案,包括数据线;
在所述基板上形成第二绝缘层;
在所述第二绝缘层上形成保护环,所述保护环封闭与所述单元像素和有效区域对应的像素电极;
在所述外围区域中形成包括第一衬垫层的衬垫,由第一或第二金属图案中的至少一个形成所述第一衬垫层;和
由不同于所述保护环的层形成连接线,该连接线电连接所述保护环和衬垫。
16、根据权利要求15所述的方法,其中所述连接线由所述第二金属图案形成并连接至所述第一衬垫层。
17、根据权利要求15所述的方法,其中形成所述衬垫进一步包括由与所述像素电极基本上相同的层形成第二衬垫层,该第二衬垫层覆盖所述第一衬垫层。
18、根据权利要求17所述的方法,进一步包括:
通过图案化所述第二绝缘层形成第一和第二孔,所述保护环通过该第一孔与所述连接线接触,所述第一衬垫层通过该第二孔与所述第二衬垫层接触。
19、根据权利要求17所述的方法,其中所述连接线由所述第一金属图案形成,并从所述第一衬垫层延伸预定距离。
20、根据权利要求17所述的方法,进一步包括:
通过图案化所述第二绝缘层形成第一、第二和第三孔,所述保护环通过该第一孔与所述连接线接触,所述连接线通过该第二孔与所述第二衬垫层接触,所述第一衬垫层通过该第三孔与所述第二衬垫层接触。
21、根据权利要求20所述的方法,其中所述第二金属图案的形成包括:
形成第一覆盖图案,其与所述第一孔对应并与所述连接线接触;和
形成第二覆盖图案,其与所述第二孔对应并与所述连接线接触。
22、根据权利要求15所述的方法,其中通过在其上形成有所述第二金属图案的基板上形成钝化层来形成所述第二绝缘层。
23、根据权利要求22所述的方法,进一步包括在所述钝化层上形成第三绝缘层。
24、一种显示装置包括:
第一基板,其具有其中定义有多个单元像素的像素区域和其中形成有多个施加信号至所述像素区域的衬垫的外围区域;和
连接线的连接线保留部分,其连接至每个所述衬垫以向所述第一基板的边缘伸展,并且该连接线保留部分在所述第一基板的边缘被切断,所述连接线由不同于保护环的层形成,所述保护环在母板上形成并封闭所述第一基板。
25、根据权利要求24所述的显示装置,其中通过使用划线过程,切断封闭所述第一基板的保护环和切断电连接各个衬垫的所述连接线,从而形成所述连接线保留部分。
26、根据权利要求25所述的显示装置,其中所述第一基板进一步包括:
具有栅极线的第一金属图案;
在所述第一金属图案上形成的第一绝缘层;
在所述第一绝缘层上形成并具有数据线的第二金属图案;
在所述第二金属图案上形成的第二绝缘层;和
与所述单元像素对应并在所述第二绝缘层上形成的像素电极。
27、根据权利要求26所述的显示装置,其中所述连接线保留部分由所述第一或第二金属图案其中之一形成并在所述第二绝缘层下形成。
28、根据权利要求24所述的显示装置,进一步包括:
与所述所述像素区域对应并在第一基板上设置的第二基板;和
设置在所述第一和第二基板之间的液晶层。
29、一种显示装置,包括:
其上安装有驱动芯片的第一显示面板;
第二显示面板,其包括电连接至在数据线边缘形成的柔性印刷电路(FPC)衬垫的第一连接线、与所述第一连接线间隔开并电连接至在底部基板的外部区域形成的短路棒的第二连接线,和连接所述第一连接线与第二连接线的桥;和
电连接所述第一显示面板和第二显示面板的FPC板(FPCB),其中所述FPCB电连接至FPC衬垫并从所述驱动芯片传送驱动信号至所述第二显示面板。
30、根据权利要求29所述的显示装置,其中所述第一和第二连接线由形成所述数据线的源极金属层形成。
31、根据权利要求29所述的显示装置,其中所述桥由形成与所述数据线相交的栅极线的栅极金属层形成。
32、根据权利要求30所述的显示装置,其中FPC衬垫包括:
由所述源极金属层形成并电连接至所述数据线的金属衬垫层;和
在所述金属衬垫层上形成并与所述FPCB接触的电图案。
33、根据权利要求29所述的显示装置,其中所述短路棒包括:
第一检查线,其电连接至传送第一检查信号到奇数位数据线的奇数位第二连接线;和
第二检查线,其电连接至传送第二检查信号到偶数位数据线的偶数位第二连接线,所述偶数位数据线设置在所述奇数位数据线和与其临近的所述奇数位数据线之间。
34、一种显示装置包括:
其上安装有驱动芯片的第一显示面板;
第二显示面板,其包括电连接柔性印刷电路(FPC)衬垫与短路棒的连接线,该FPC衬垫具有在数据线边缘形成的金属衬垫层和由金属衬垫层上的透明导电层形成的电极图案,所述短路棒由所述电极图案的和底部基板的外部区域处的透明导电层形成;和
电连接所述第一显示面板与第二显示面板的FPCB,其中所述FPCB电连接至所述FPC衬垫,并从所述驱动芯片中传送驱动信号至所述第二显示面板。
35、根据权利要求34所述的显示装置,其中所述第二显示面板进一步包括由所述透明导电层形成的像素电极。
36、根据权利要求34所述的显示装置,其中所述短路棒包括:
第一检查线,其电连接到传送第一检查信号至奇数位数据线的奇数位连接线;和
第二检查线,其电连接到传送第二检查信号至偶数位数据线的偶数位连接线,所述偶数位数据线设置在所述奇数位数据线和与其临近的所述奇数位数据线之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070017643A KR20080078089A (ko) | 2007-02-22 | 2007-02-22 | 표시기판 및 이의 제조 방법, 표시장치 |
KR17643/07 | 2007-02-22 | ||
KR49539/07 | 2007-05-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101320147A true CN101320147A (zh) | 2008-12-10 |
Family
ID=39880333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101428976A Pending CN101320147A (zh) | 2007-02-22 | 2008-02-22 | 显示基板及其制造方法和具有显示基板的显示装置 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20080078089A (zh) |
CN (1) | CN101320147A (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102768421A (zh) * | 2012-07-24 | 2012-11-07 | 深圳市华星光电技术有限公司 | 液晶面板及其制作方法 |
CN103926773A (zh) * | 2014-03-21 | 2014-07-16 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
CN104950537A (zh) * | 2014-03-27 | 2015-09-30 | 乐金显示有限公司 | 显示装置的阵列基板 |
WO2017219702A1 (zh) * | 2016-06-22 | 2017-12-28 | 京东方科技集团股份有限公司 | 一种显示基板、其制作方法及显示装置 |
CN107808602A (zh) * | 2016-09-09 | 2018-03-16 | 三星显示有限公司 | 显示装置 |
CN108983461A (zh) * | 2018-08-22 | 2018-12-11 | 惠科股份有限公司 | 阵列基板及液晶模组 |
CN109445217A (zh) * | 2019-01-04 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板母板及显示面板母板 |
CN109449140A (zh) * | 2018-10-31 | 2019-03-08 | 昆山国显光电有限公司 | 显示面板及母板 |
CN109585422A (zh) * | 2017-09-29 | 2019-04-05 | 昆山国显光电有限公司 | 阵列基板及其制造方法 |
CN110610902A (zh) * | 2019-09-25 | 2019-12-24 | 昆山国显光电有限公司 | 屏体制作方法和显示装置 |
CN111694194A (zh) * | 2019-03-13 | 2020-09-22 | 三星显示有限公司 | 显示装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101695295B1 (ko) * | 2011-04-21 | 2017-01-23 | 엘지디스플레이 주식회사 | 유기전계발광 표시패널의 모기판 및 그의 제조방법 |
KR102203388B1 (ko) | 2014-03-24 | 2021-01-19 | 삼성디스플레이 주식회사 | 표시 장치 |
CN112038380B (zh) * | 2020-09-08 | 2023-04-07 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
-
2007
- 2007-02-22 KR KR1020070017643A patent/KR20080078089A/ko not_active Application Discontinuation
-
2008
- 2008-02-22 CN CNA2008101428976A patent/CN101320147A/zh active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102768421A (zh) * | 2012-07-24 | 2012-11-07 | 深圳市华星光电技术有限公司 | 液晶面板及其制作方法 |
CN103926773A (zh) * | 2014-03-21 | 2014-07-16 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
CN103926773B (zh) * | 2014-03-21 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
CN104950537A (zh) * | 2014-03-27 | 2015-09-30 | 乐金显示有限公司 | 显示装置的阵列基板 |
CN104950537B (zh) * | 2014-03-27 | 2018-06-05 | 乐金显示有限公司 | 显示装置的阵列基板 |
WO2017219702A1 (zh) * | 2016-06-22 | 2017-12-28 | 京东方科技集团股份有限公司 | 一种显示基板、其制作方法及显示装置 |
US10204939B2 (en) | 2016-06-22 | 2019-02-12 | Boe Technology Group Co., Ltd. | Display substrate, manufacturing method thereof and display device |
CN107808602A (zh) * | 2016-09-09 | 2018-03-16 | 三星显示有限公司 | 显示装置 |
CN107808602B (zh) * | 2016-09-09 | 2022-01-25 | 三星显示有限公司 | 显示装置 |
CN109585422B (zh) * | 2017-09-29 | 2021-06-11 | 昆山国显光电有限公司 | 阵列基板及其制造方法 |
CN109585422A (zh) * | 2017-09-29 | 2019-04-05 | 昆山国显光电有限公司 | 阵列基板及其制造方法 |
US11462491B2 (en) | 2017-09-29 | 2022-10-04 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Array substrate and manufacturing method thereof |
CN108983461B (zh) * | 2018-08-22 | 2021-04-27 | 惠科股份有限公司 | 阵列基板及液晶模组 |
CN108983461A (zh) * | 2018-08-22 | 2018-12-11 | 惠科股份有限公司 | 阵列基板及液晶模组 |
CN109449140A (zh) * | 2018-10-31 | 2019-03-08 | 昆山国显光电有限公司 | 显示面板及母板 |
CN109445217A (zh) * | 2019-01-04 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板母板及显示面板母板 |
US11360361B2 (en) | 2019-01-04 | 2022-06-14 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate motherboard and display panel moiherboard |
CN111694194A (zh) * | 2019-03-13 | 2020-09-22 | 三星显示有限公司 | 显示装置 |
CN110610902A (zh) * | 2019-09-25 | 2019-12-24 | 昆山国显光电有限公司 | 屏体制作方法和显示装置 |
CN110610902B (zh) * | 2019-09-25 | 2021-12-14 | 昆山国显光电有限公司 | 屏体制作方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20080078089A (ko) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101320147A (zh) | 显示基板及其制造方法和具有显示基板的显示装置 | |
US20080204618A1 (en) | Display substrate, method for manufacturing the same, and display apparatus having the same | |
CN1992291B (zh) | 薄膜晶体管基板及其制造方法 | |
US7796228B2 (en) | Display substrate, method of manufacturing the same and display device having the same | |
US6078366A (en) | Array substrate comprising semiconductor contact layers having same outline as signal lines | |
US9076362B2 (en) | Display substrate and method of manufacturing a motherboard for the same | |
KR101490485B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP5084138B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
TWI285930B (en) | Display apparatus | |
CN101750781B (zh) | 液晶显示装置及其制造方法 | |
US6587162B1 (en) | Liquid crystal display | |
US6862060B2 (en) | Transflective liquid crystal display | |
US20060289867A1 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
CN101082718A (zh) | 图像显示装置 | |
KR20070000025A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20060135995A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN101231435A (zh) | 薄膜晶体管阵列面板 | |
US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
JP2005122186A (ja) | 薄膜トランジスタ・アレイ基板、その製造方法、それを利用した液晶表示装置、液晶表示装置の製造方法及び液晶表示装置の検査方法 | |
CN105321958B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
US20070090403A1 (en) | Array substrate and method of manufacturing the same | |
CN103135304A (zh) | 阵列基板及其制造方法 | |
CN100422832C (zh) | 液晶显示器件及其制造方法 | |
US6476895B1 (en) | Liquid crystal display | |
CN103698952B (zh) | 一种阵列基板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081210 |