CN103698952B - 一种阵列基板及其制备方法 - Google Patents

一种阵列基板及其制备方法 Download PDF

Info

Publication number
CN103698952B
CN103698952B CN201310701251.8A CN201310701251A CN103698952B CN 103698952 B CN103698952 B CN 103698952B CN 201310701251 A CN201310701251 A CN 201310701251A CN 103698952 B CN103698952 B CN 103698952B
Authority
CN
China
Prior art keywords
wire
lead
array base
base palte
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310701251.8A
Other languages
English (en)
Other versions
CN103698952A (zh
Inventor
胡海琛
郤玉生
刘家荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310701251.8A priority Critical patent/CN103698952B/zh
Publication of CN103698952A publication Critical patent/CN103698952A/zh
Priority to US14/406,950 priority patent/US9502441B2/en
Priority to PCT/CN2014/078543 priority patent/WO2015090004A1/zh
Application granted granted Critical
Publication of CN103698952B publication Critical patent/CN103698952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制备方法，以解决阵列基板在切割后，金属层的金属容易被腐蚀的问题。该阵列基板包括：一基板；多条信号线，所述信号线在所述基板的切割区域断开；金属层形成的多条连接引线，所述连接引线设置于所述信号线的相邻层，与所述信号线的断开处的位置对应，且与所述信号线直接接触；其中，所述信号线断开位置的两端通过所述连接引线电连接。本发明实施例中，在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。

Description

一种阵列基板及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
在平板显示技术中，薄膜晶体管（ThinFilmTransistor，TFT）液晶显示器（LiquidCrystalDisplay，LCD）具有功耗低、制造成本相对较低和无辐射的特点，因此在平板显示器市场占据了主导地位。TFT阵列基板和彩膜基板对盒部分的外围，设置引线衬垫（LeadPAD）区域。LeadPAD区域的主要作用是在阵列基板制备过程中，加入测试信号进行电学特性检测。如图1、图2，是目前主流的TFT阵列基板的栅极线所对应的LeadPAD区域的设计结构及其在A-A部位的截面示意图。如图1所示，该栅极线LeadPAD结构包括:基板1、一栅极线2、至少一个过孔8（图1中只示出一个过孔8）和测试衬垫9，其中附图标记12指示为阵列基板切割处。如图2所示，栅极绝缘层3覆盖在栅极线2上，钝化层5覆盖在上述各部分上。测试衬垫9通过栅极绝缘层3和钝化层5的过孔8与栅极线2相连接。如图3、图4，是目前主流的阵列基板的数据线所对应的LeadPAD区域的设计结构及其在A-A部位的截面示意图。如图3所示，该数据线LeadPAD结构包括:基板1、一数据线4、至少一个过孔10（图3中只示出一个过孔10）和测试衬垫11，其中附图标记13指示为阵列基板切割处。如图4所示，数据线4设置于栅极绝缘层3和钝化层5之间，钝化层5覆盖在上述各部分上。测试衬垫11通过钝化层5的过孔10与数据线4相连接。
通常阵列基板的制备工艺步骤分为：形成栅金属层，栅金属层包括栅极和栅极线；形成栅极绝缘层和非晶硅半导体层；形成源漏极金属层，源漏极金属层包括源电极、漏电极及数据线；形成钝化层；形成像素电极。
上述工艺由于在LeadPAD区域采用一体的无间断引线设计结构，在阵列基板进行切割工艺时，会对金属层及绝缘层造成破坏，产生细小裂纹，因此在使用过程中随着水蒸汽等的渗透，会出现栅金属层和源漏金属层的金属被腐蚀的现象。
发明内容
本发明的目的是提供一种阵列基板及其制备方法，以解决现有工艺制备的阵列基板在切割后，栅金属层和源漏金属层的金属容易被腐蚀的问题。
本发明的目的是通过以下技术方案实现的：
本发明实施例提供一种阵列基板，包括：
一基板；
金属层形成的多条信号线，所述信号线在所述基板的切割区域断开；
多条连接引线，所述连接引线设置于所述信号线的相邻层，所述连接引线与所述信号线的断开处的位置对应，且与所述信号线直接接触；
其中，所述信号线断开位置的两端通过所述连接引线电连接。
本发明实施例中，在信号线的相邻层设置连接引线，信号线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
优选的，所述信号线包括栅极线，所述连接引线包括第一引线；
其中，所述第一引线形成于所述基板之上，所述栅极线位于所述第一引线的上层。本实施例中，第一引线和栅极线设置于相邻的两层，从而实现第一引线和栅极线直接接触，避免采用过孔工艺，从而减少工艺复杂度。
优选的，所述信号线还包括数据线，所述连接引线还包括第二引线；
所述阵列基板结构还包括栅极绝缘层，所述第二引线形成于所述栅极绝缘层之上，所述数据线位于所述第二引线的上层。本实施例中，第二引线和数据线设置于相邻的两层，从而实现第二引线和数据线线直接接触，避免采用过孔工艺，从而减少工艺复杂度。
优选的，所述信号线包括栅极线，所述连接引线包括第一引线；
所述阵列基板结构还包括栅极绝缘层，所述第一引线形成于所述栅极绝缘层之上，所述栅极线位于所述第一引线的上层。本实施例中，第一引线和栅极线设置于相邻的两层，从而实现第一引线和栅极线直接接触，避免采用过孔工艺，从而减少工艺复杂度。
优选的，所述信号线还包括数据线，所述连接引线还包括第二引线；
其中，所述第二引线形成于所述基板之上，所述数据线位于所述第二引线的上层，所述栅极绝缘层形成于所述数据线之上。本实施例中，第二引线和数据线设置于相邻的两层，从而实现第二引线和数据线线直接接触，避免采用过孔工艺，从而减少工艺复杂度。
优选的，还包括多个公共电极，所述第一引线和所述公共电极同层设置。本实施例中，第一引线与公共电极同层设置，以减少制备工序和降低成本。
优选的，所述连接引线的材质为氧化铟锡、氧化铟锌或氧化铝锌。本实施例中，连接引线采用惰性的材料制备，以提高耐腐蚀性能。
本发明实施例有益效果如下：在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
本发明实施例提供一种阵列基板的制备方法，包括：
在基板上形成第一导电薄膜，通过构图工艺形成多条第一引线和多个公共电极；
形成第一金属薄膜，通过构图工艺形成栅电极和多条栅极线，所述栅极线在所述基板的切割区域断开，并通过所述第一引线电连接。
优选的，还包括：
形成栅极绝缘层；
形成第二导电薄膜，通过构图工艺形成多条第二引线；
形成第二金属薄膜，通过构图工艺形成源电极、漏电极和多条数据线，所述数据线在所述基板的切割区域断开，并通过所述第二引线电连接；
形成有源层薄膜，通过构图工艺形成有源层；
形成钝化层薄膜，通过构图工艺形成钝化层。
本发明实施例有益效果如下：在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
本发明实施例提供一种阵列基板的制备方法，包括：
形成第二导电薄膜，通过构图工艺形成多条第二引线和多个像素电极；
形成第二金属薄膜，通过构图工艺形成源电极、漏电极和多条数据线，所述数据线在所述基板的切割区域断开，并通过所述第二引线电连接。
优选的，还包括：
形成有源层薄膜，通过构图工艺形成有源层；
形成栅极绝缘层薄膜，通过构图工艺形成栅极绝缘层；
形成第一导电薄膜，通过构图工艺形成多条第一引线和多个公共电极；
形成第一金属薄膜，通过构图工艺形成栅电极和多条栅极线，所述栅极线在所述基板的切割区域断开，并通过所述第一引线电连接；
形成钝化层薄膜，通过构图工艺形成钝化层。
本发明实施例有益效果如下：在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
附图说明
图1为现有技术中阵列基板在LeadPAD区域栅极线的结构俯视示意图；
图2为图1中A-A部分横截面示意图；
图3为现有技术中阵列基板在LeadPAD区域数据线的结构俯视示意图；
图4为图3中A-A部分横截面示意图；
图5本发明实施例提供的一种阵列基板在LeadPAD区域栅极线的结构俯视示意图；
图6为图5中A-A部分横截面示意图；
图7本发明实施例提供的一种阵列基板在示出在LeadPAD区域栅极线断开位置处两端连接在一起的截面示意图；
图8本发明实施例提供的一种阵列基板在LeadPAD区域数据线的结构俯视示意图；
图9为图8中A-A部分横截面示意图；
图10本发明实施例提供的一种阵列基板在示出在LeadPAD区域数据线断开位置处两端连接在一起的截面示意图。
附图标记：1、基板；2、栅极线；3、栅极绝缘层；4、数据线；5、钝化层；6、第一引线；7、第二引线；8、过孔；9、测试衬垫；10、过孔；11、测试衬垫；12、栅极线对应的阵列基板切割处；13、数据线对应的阵列基板切割处。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明实施例提供一种阵列基板，包括：
一基板；
金属层形成的多条信号线，信号线在基板的切割区域断开；
多条连接引线，连接引线设置于信号线的相邻层，连接引线与信号线的断开处的位置对应，且与信号线直接接触；
其中，信号线断开位置的两端通过连接引线电连接。
本发明实施例中，在信号线的相邻层设置连接引线，信号线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
以信号线为栅极线或/和数据线为例进行描述如下：
例如：信号线包括栅极线，连接引线包括第一引线；其中，第一引线形成于基板之上，栅极线位于第一引线的上层。该结构通常用于底栅型结构的阵列基板中，栅极线在基板切割区域断开，栅极线断开的两端通过第一引线电连接。本实施例中，第一引线和栅极线设置于相邻的两层，从而实现第一引线和栅极线直接接触，避免采用过孔工艺，从而减少工艺复杂度。
优选的，信号线还包括数据线，连接引线还包括第二引线；阵列基板结构还包括栅极绝缘层，第二引线形成于栅极绝缘层之上，数据线位于第二引线的上层。该结构同样用于底栅型结构的阵列基板中，数据线在基板切割区域断开，数据线断开的两端通过第二引线电连接。本实施例中，第二引线和数据线设置于相邻的两层，从而实现第二引线和数据线线直接接触，避免采用过孔工艺，从而减少工艺复杂度。
本实施例中，该阵列基板还包括多个公共电极，第一引线和公共电极同层设置。第一引线与公共电极同层设置，以减少制备工序和降低成本。当然，并非全部的阵列基板架构适合第一引线与公共电极同层设置，本实施例提供的底栅型的阵列基板架构只是一个优选的方案，第一引线也可以通过独立工艺设置，以适应各种阵列基板架构。
又例如：信号线包括栅极线，连接引线包括第一引线；阵列基板结构还包括栅极绝缘层，第一引线形成于栅极绝缘层之上，栅极线位于第一引线的上层。该结构通常用于顶栅型结构的阵列基板中，栅极线在基板切割区域断开，栅极线断开的两端通过第一引线电连接。本实施例中，第一引线和栅极线设置于相邻的两层，从而实现第一引线和栅极线直接接触，避免采用过孔工艺，从而减少工艺复杂度，也减少了电阻。
优选的，信号线还包括数据线，连接引线还包括第二引线；其中，第二引线形成于基板之上，数据线位于第二引线的上层，栅极绝缘层形成于数据线之上。该结构同样用于顶栅型结构的阵列基板中，数据线在基板切割区域断开，数据线断开的两端通过第二引线电连接。本实施例中，第二引线和数据线设置于相邻的两层，从而实现第二引线和数据线线直接接触，避免采用过孔工艺，从而减少工艺复杂度，也减少了电阻。
上述实施例的阵列基板分别以底栅型和顶栅型的栅极线和数据线为例进行说明。当然，本实施例中的阵列基板的架构只是为了说明本发明，本发明同样适用于其他的阵列基板，并非以此为限。同时，应当说明的是，本发明提供的阵列基板并非指一个显示用阵列基板，而是多个显示用阵列基板形成于一个衬底基板上且未割时的阵列基板结构。
优选的，连接引线的材质为氧化铟锡、氧化铟锌或氧化铝锌。本实施例中，连接引线采用惰性的材料制备，以提高耐腐蚀性能。
本发明实施例有益效果如下：在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
为了便于理解，结合附图对信号线为栅极线或数据线时的阵列基板结构进行说明：
参见图5，本发明实施例提供一种阵列基板，图5示出了该阵列基板在引线衬垫（LeadPAD）区域栅极线结构俯视示意图，为了示图清晰，图5仅示出阵列基板多层结构的栅极线2、过孔8和测试衬垫9，该栅极线2在阵列基板的切割处12断开。
图6示出了在图5所示A-A位置的截面示意图，包括基板1，以及基板1之上的栅极线2，栅极线2之上的栅极绝缘层3、钝化层5；栅极线2断开位置的至少一端通过过孔8与测试衬垫9连接；在栅极线2与基板1之间，设置第一引线6，栅极线2断开位置的两端通过第一引线6连接。优选的，图6所示第一引线6设置于对应栅极线2断开位置处，能够连接栅极线2断开位置的两端。由于是通过与栅极线2直接接触的第一引线6使栅极线2的断开位置的两端连接，因此连接处具有较小的电阻。当然除了对应栅极线2断开位置处之外，也可以在全部栅极线2的下方设置第一引线6。
参见图7，示出了栅极线2断开位置处两端连接在一起的截面示意图，各附图标记的含义与图5和图6相同，图7清晰的示出了栅极线2断开位置的两端，以及通过第一引线6连接该两端。
参见图8示出了该阵列基板在引线衬垫（LeadPAD）区域数据线结构俯视示意图，为了示图清晰，图8仅示出阵列基板多层结构的数据线4、过孔10和测试衬垫11，该数据线4在阵列基板的切割处13处断开。
图9示出了在图8所示A-A位置的截面示意图，包括基板1，以及基板1之上的栅极绝缘层3、栅极绝缘层3之上的数据线4，数据线4之上的钝化层5；数据线4断开位置的至少一端通过过孔10与测试衬垫11连接；在数据线4与栅极绝缘层3之间，设置第二引线7，数据线4断开位置的两端通过第二引线7连接。优选的，图9所示第二引线7设置于对应数据线4断开位置处，能够连接数据线4断开位置。由于是通过与数据线4直接接触的第二引线7使数据线4的断开位置的两端连接，因此连接处具有较小的电阻。当然除了对应数据线4断开位置处之外，也可以在全部数据线4的下方设置第二引线7。参见图10，数据线4断开位置处两端连接在一起的截面示意图，各附图标记的含义与图8和图9相同，数据线4断开位置处两端通过第二引线7连接在一起。
需要说明的是，对于同一阵列基板而言，可以仅具有如图6所示的栅极线2在断开位置处由第一ITO6引线连接的结构，也可以仅具有如图9所示的数据线4在断开位置处由第二引线7连接的结构，也可以同时具有如图6所示的栅极线2在断开位置处由第一ITO6引线连接的结构，和如图9所示的数据线4在断开位置处由第二引线7连接的结构。
上述实施例中，栅极线2可以为铝、铬、钨、钽、钼和铝镍中之一或任意组合构成的单层或复合层结构。数据线4可以为铝、铬、钨、钽、钼和铝镍中之一或任意组合构成的单层或复合层结构。栅极绝缘层3的材料可以为氮化硅、二氧化硅或氧化铝。钝化层5的材料可以为氮化硅、二氧化硅或氧化铝。第一引线6的材料可以为氧化铟锡、氧化铟锌或氧化铝锌。第二引线7的材料可以为氧化铟锡、氧化铟锌或氧化铝锌。
当然，本领域技术人员应该了解，阵列基板还包括与栅极线2同层设置的栅电极、与数据线同层设置的源电极和漏电极、以及钝化层之上的像素电极等等，为了便于本发明实施例阵列基板的描述，在此不再详细说明。
本发明实施例有益效果如下：在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
本发明实施例提供一种阵列基板的制备方法，包括：
步骤一、在基板上形成第一导电薄膜，通过构图工艺形成多条第一引线和多个公共电极。
步骤二、形成第一金属薄膜，通过构图工艺形成栅电极和多条栅极线，所述栅极线在所述基板的切割区域断开，并通过所述第一引线电连接。
步骤三、形成栅极绝缘层；
步骤四、形成第二导电薄膜，通过构图工艺形成多条第二引线；
步骤五、形成第二金属薄膜，通过构图工艺形成源电极、漏电极和多条数据线，所述数据线在所述基板的切割区域断开，并通过所述第二引线电连接；
步骤六、形成有源层薄膜，通过构图工艺形成有源层；
步骤七、形成钝化层薄膜，通过构图工艺形成钝化层。
本发明实施例有益效果如下：在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
本发明实施例提供一种阵列基板的制备方法，包括：
步骤一、形成第二导电薄膜，通过构图工艺形成多条第二引线和多个像素电极。
步骤二、形成第二金属薄膜，通过构图工艺形成源电极、漏电极和多条数据线，所述数据线在所述基板的切割区域断开，并通过所述第二引线电连接。
步骤三、形成有源层薄膜，通过构图工艺形成有源层；
步骤四、形成栅极绝缘层薄膜，通过构图工艺形成栅极绝缘层；
步骤五、形成第一导电薄膜，通过构图工艺形成多条第一引线和多个公共电极；
步骤六、形成第一金属薄膜，通过构图工艺形成栅电极和多条栅极线，所述栅极线在所述基板的切割区域断开，并通过所述第一引线电连接；
步骤七、形成钝化层薄膜，通过构图工艺形成钝化层。
本发明实施例中的构图工艺通常包括：光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。以通过构图工艺形成栅电极和多条栅极线为例进行说明，在第一金属薄膜上涂覆光刻胶（正性）形成覆盖第一金属薄膜的光刻胶层；利用掩模板对光刻胶层进行曝光；显影后，曝光区域的光刻胶被去除而暴露出第一金属薄膜，未曝光区域的光刻胶保留；刻蚀第一金属薄膜，曝光区域的第一金属薄膜被刻蚀掉，未曝光区域的第一金属薄膜由于光刻胶保护未被刻蚀；剥离剩余的光刻胶，形成包括栅电极和多条栅极线的图形。
本发明实施例有益效果如下：在栅极线或/和数据线的相邻层设置惰性材料形成的连接引线，栅极线或/和数据线断开位置的两端通过该连接引线连接，避免上述阵列基板切割后的金属容易被腐蚀的问题。
本发明实施例中的阵列基板可以作为TFT-LCD的阵列基板，也可以应用在有机发光二极管（OLED）、电子纸等显示装置中，也可以应用在X射线探测器等电子装置。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种阵列基板，其特征在于，包括：
一基板；
金属层形成的多条信号线，所述信号线在所述基板的切割区域断开；
多条连接引线，所述连接引线设置于所述信号线的相邻层，所述连接引线与所述信号线的断开处的位置对应，且与所述信号线直接接触；
其中，所述信号线断开位置的两端通过所述连接引线电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述信号线包括栅极线，所述连接引线包括第一引线；
其中，所述第一引线形成于所述基板之上，所述栅极线位于所述第一引线的上层。
3.如权利要求2所述的阵列基板，其特征在于，所述信号线还包括数据线，所述连接引线还包括第二引线；
所述阵列基板结构还包括栅极绝缘层，所述第二引线形成于所述栅极绝缘层之上，所述数据线位于所述第二引线的上层。
4.如权利要求1所述的阵列基板，其特征在于，所述信号线包括栅极线，所述连接引线包括第一引线；
所述阵列基板结构还包括栅极绝缘层，所述第一引线形成于所述栅极绝缘层之上，所述栅极线位于所述第一引线的上层。
5.如权利要求4所述的阵列基板，其特征在于，所述信号线还包括数据线，所述连接引线还包括第二引线；
其中，所述第二引线形成于所述基板之上，所述数据线位于所述第二引线的上层，所述栅极绝缘层形成于所述数据线之上。
6.如权利要求2或4所述的阵列基板，其特征在于，还包括多个公共电极，所述第一引线和所述公共电极同层设置。
7.如权利要求1所述阵列基板结构，其特征在于，所述连接引线的材质为氧化铟锡、氧化铟锌或氧化铝锌。
8.一种阵列基板的制备方法，其特征在于，包括：
在基板上形成第一导电薄膜，通过构图工艺形成多条第一引线和多个公共电极；
形成第一金属薄膜，通过构图工艺形成栅电极和多条栅极线，所述栅极线在所述基板的切割区域断开，并通过所述第一引线电连接。
9.如权利要求8所述的制备方法，其特征在于，还包括：
形成栅极绝缘层；
形成第二导电薄膜，通过构图工艺形成多条第二引线；
形成第二金属薄膜，通过构图工艺形成源电极、漏电极和多条数据线，所述数据线在所述基板的切割区域断开，并通过所述第二引线电连接；
形成有源层薄膜，通过构图工艺形成有源层；
形成钝化层薄膜，通过构图工艺形成钝化层。
10.一种阵列基板的制备方法，其特征在于，包括：
形成第二导电薄膜，通过构图工艺形成多条第二引线和多个像素电极；
形成第二金属薄膜，通过构图工艺形成源电极、漏电极和多条数据线，所述数据线在所述基板的切割区域断开，并通过所述第二引线电连接。
11.如权利要求10所述的制备方法，其特征在于，还包括：
形成有源层薄膜，通过构图工艺形成有源层；
形成栅极绝缘层薄膜，通过构图工艺形成栅极绝缘层；
形成第一导电薄膜，通过构图工艺形成多条第一引线和多个公共电极；
形成第一金属薄膜，通过构图工艺形成栅电极和多条栅极线，所述栅极线在所述基板的切割区域断开，并通过所述第一引线电连接；
形成钝化层薄膜，通过构图工艺形成钝化层。
CN201310701251.8A 2013-12-18 2013-12-18 一种阵列基板及其制备方法 Active CN103698952B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310701251.8A CN103698952B (zh) 2013-12-18 2013-12-18 一种阵列基板及其制备方法
US14/406,950 US9502441B2 (en) 2013-12-18 2014-05-27 Array substrate with connecting leads and manufacturing method thereof
PCT/CN2014/078543 WO2015090004A1 (zh) 2013-12-18 2014-05-27 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310701251.8A CN103698952B (zh) 2013-12-18 2013-12-18 一种阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN103698952A CN103698952A (zh) 2014-04-02
CN103698952B true CN103698952B (zh) 2016-05-25

Family

ID=50360532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310701251.8A Active CN103698952B (zh) 2013-12-18 2013-12-18 一种阵列基板及其制备方法

Country Status (3)

Country Link
US (1) US9502441B2 (zh)
CN (1) CN103698952B (zh)
WO (1) WO2015090004A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103698952B (zh) 2013-12-18 2016-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN113506518B (zh) * 2021-09-09 2021-12-24 惠科股份有限公司 显示面板和显示装置
CN113903783A (zh) * 2021-09-29 2022-01-07 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252136A (zh) * 2008-03-31 2008-08-27 昆山龙腾光电有限公司 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示装置
CN101359669A (zh) * 2007-07-31 2009-02-04 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN101599496A (zh) * 2008-06-06 2009-12-09 群康科技(深圳)有限公司 薄膜晶体管基板与薄膜晶体管母基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451764B1 (ko) * 2001-12-12 2004-10-08 주식회사 하이닉스반도체 전력 분배기로 사용하기 위한 반도체 장치
KR100831280B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
JP2004354798A (ja) * 2003-05-30 2004-12-16 Nec Lcd Technologies Ltd 薄膜トランジスタ基板及びその製造方法
WO2011126726A1 (en) * 2010-03-29 2011-10-13 Semprius, Inc. Electrically bonded arrays of transfer printed active components
KR101837656B1 (ko) * 2010-11-22 2018-03-13 삼성디스플레이 주식회사 액정표시장치
CN103698952B (zh) * 2013-12-18 2016-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359669A (zh) * 2007-07-31 2009-02-04 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN101252136A (zh) * 2008-03-31 2008-08-27 昆山龙腾光电有限公司 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示装置
CN101599496A (zh) * 2008-06-06 2009-12-09 群康科技(深圳)有限公司 薄膜晶体管基板与薄膜晶体管母基板

Also Published As

Publication number Publication date
CN103698952A (zh) 2014-04-02
WO2015090004A1 (zh) 2015-06-25
US20150325601A1 (en) 2015-11-12
US9502441B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
CN1992291B (zh) 薄膜晶体管基板及其制造方法
CN110729313B (zh) 显示面板、显示面板制备方法、显示装置
CN101431093B (zh) 有机发光器件及其制造方法
CN101387800B (zh) 一种tft lcd结构及其制造方法
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
CN107146818B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN103681696A (zh) 一种电极引出结构、阵列基板以及显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN103579220A (zh) 阵列基板及其制造方法和包括其的显示装置的制造方法
CN109240006A (zh) 断线修复方法
US10388678B2 (en) Gate structure, method for manufacturing gate structure, and display device
US10670933B2 (en) Active matrix substrate, method for producing same, and display device
CN104638017A (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN105280649A (zh) 阵列基板、显示装置及阵列基板的制备方法
CN101350330A (zh) 薄膜晶体管阵列基板及其制造方法
CN103698952B (zh) 一种阵列基板及其制备方法
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN104916649A (zh) 阵列基板及其制造方法
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
US20210373689A1 (en) Array substrate, method for fabricating the same, and display device
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN101710579A (zh) 薄膜晶体管阵列基板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant