CN105280649A - 阵列基板、显示装置及阵列基板的制备方法 - Google Patents
阵列基板、显示装置及阵列基板的制备方法 Download PDFInfo
- Publication number
- CN105280649A CN105280649A CN201510593910.XA CN201510593910A CN105280649A CN 105280649 A CN105280649 A CN 105280649A CN 201510593910 A CN201510593910 A CN 201510593910A CN 105280649 A CN105280649 A CN 105280649A
- Authority
- CN
- China
- Prior art keywords
- goa
- layer
- electrode
- insulating barrier
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供了一种阵列基板、显示装置及阵列基板的制备方法。阵列基板包括显示区域和GOA区域。显示区域包括显示区域TFT,显示区域交叉设置有数据线和栅线。GOA区域包括GOA区域TFT、GOA区域电极层和电路保护层,GOA区域设有至少一个第一过孔和至少一个第二过孔,第一过孔的底部为数据线金属层,第二过孔的底部为栅线金属层;GOA区域电极层通过第一过孔与GOA区域TFT电连接,GOA区域电极层通过第二过孔与外部驱动电路电连接,电路保护层覆盖在GOA区域的上方,用于屏蔽外部电磁干扰及保护GOA区域的电路免受腐蚀。本发明能保护GOA区域的电路免受电磁干扰和腐蚀,提升了屏幕的品质。
Description
技术领域
本发明涉及显示技术领域,特别是涉及一种阵列基板、显示装置及阵列基板的制备方法。
背景技术
在GOA(GateDriveronArray,阵列基板行驱动)技术中,GOA单元集成在显示装置的阵列基板上,阵列基板包括显示区域和GOA区域,其中,显示区域上交叉设置有数据线和栅线。GOA区域分布了多个GOA单元,该GOA区域包括多个薄膜晶体管(Thin-filmtransistor,TFT),各GOA单元分别与阵列基板上的各条栅线相连,从而实现对栅线的扫描驱动。
GOA阵列基板的制作过程大致为:首先在衬底基板上制作TFT,该些TFT包括位于显示区域TFT101阵列和位于GOA区域12的用于构成GOA单元的GOA区域TFT102(如图1所示),然后在GOA区域12制作第一过孔103和第二过孔104,之后沉积导电薄膜并形成需要的图形:在显示区域11的导电薄膜105形成为像素电极或者公共电极,在GOA区域12的导电薄膜106通过第一过孔103电连接GOA单元中的各TFT102,通过第二过孔104实现外部驱动电路与阵列基板上的各元件(数据线、GOA单元等)的绑定。
GOA区域的导电薄膜106位于最上方,显露在外面,在显示装置的长期使用过程中,GOA单元中的第一过孔103上方及周围的导电薄膜106长时间处于低电位的工作状态,并且位于靠近封框胶的位置,容易受到外部电磁干扰,并且经常处于高温、高湿、污染、应力等环境下,造成该位置处的导电薄膜106容易发生电化学腐蚀,导电薄膜106劣化甚至烧毁,最终引起屏幕显示异常。
发明内容
本发明提供一种阵列基板、显示装置及阵列基板的制备方法,能够解决现有技术存在的GOA区域上的导电薄膜易受外部电磁干扰和易受腐蚀的问题。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种阵列基板,该阵列基板包括显示区域和GOA区域。显示区域包括显示区域TFT,所述显示区域交叉设置有数据线和栅线。GOA区域包括GOA区域TFT、GOA区域电极层和电路保护层,所述GOA区域设置有至少一个第一过孔和至少一个第二过孔,所述第一过孔的底部为数据线金属层,所述第二过孔的底部为栅线金属层;所述GOA区域电极层通过所述第一过孔与所述GOA区域TFT电连接,所述GOA区域电极层通过所述第二过孔与外部驱动电路电连接,所述电路保护层覆盖在所述GOA区域的上方,用于屏蔽外部电磁干扰及保护所述GOA区域的电路免受腐蚀。
其中,所述显示区域包括下层透明电极和上层透明电极,所述GOA区域电极层与所述下层透明电极同层设置,所述电路保护层与所述上层透明电极同层设置。其中,所述下层透明电极为像素电极,所述上层透明电极为公共电极;或者,所述下层透明电极为公共电极,所述上层透明电极为像素电极。
其中,所述GOA区域电极层与所述下层透明电极利用同层同构图工艺形成,所述电路保护层与所述上层透明电极利用同层同构图工艺形成。
其中,所述GOA区域电极层和所述电路保护层均为透明导电薄膜。
为解决上述技术问题,本发明采用的另一个技术方案是:提供一种显示装置,该显示装置包括上述阵列基板。
为解决上述技术问题,本发明采用的又一个技术方案是:提供一种阵列基板的制备方法,该方法包括以下步骤:在衬底上形成TFT,所述TFT包括GOA区域TFT和显示区域TFT。在所述TFT之上形成第一绝缘层。在所述第一绝缘层的GOA区域中形成第一过孔和第二过孔,所述第一过孔的底部为数据线金属层,所述第二过孔的底部为栅线金属层。在所述显示区域对应的所述第一绝缘层之上形成下层透明电极,并在所述GOA区域对应的所述第一绝缘层之上形成GOA区域电极层,所述GOA区域电极层通过所述第一过孔与所述GOA区域TFT电连接,所述GOA区域电极层层通过所述第二过孔与外部驱动电路电连接。在所述下层透明电极和所述GOA区域电极层之上形成第二绝缘层。在所述显示区域对应的所述第二绝缘层之上形成上层透明电极,并在所述GOA区域对应的第二绝缘层之上形成电路保护层,所述电路保护层用于屏蔽外部电磁干扰及保护所述GOA电路免受腐蚀。
其中,所述下层透明电极为像素电极,所述上层透明电极为公共电极;或者,所述下层透明电极为公共电极,所述上层透明电极为像素电极。
其中,在所述显示区域对应的所述第一绝缘层之上形成下层透明电极,并在所述GOA区域对应的所述第一绝缘层之上形成GOA区域电极层的步骤包括:在所述第一绝缘层之上沉积一层透明导电薄膜,通过光刻将所述显示区域对应的透明导电薄膜形成下层透明电极、将所述GOA区域对应的透明导电薄膜形成GOA区域电极层。
其中,在所述显示区域对应的所述第二绝缘层之上形成上层透明电极,并在所述GOA区域对应的第二绝缘层之上形成电路保护层的步骤包括:在所述第二绝缘层之上沉积一层透明导电薄膜,通过光刻将所述显示区域对应的透明导电薄膜形成上层透明电极、将所述GOA区域对应的透明导电薄膜形成电路保护层。
其中,所述透明导电薄膜为ITO。
本发明的有益效果是:区别于现有技术的情况,本发明通过在GOA区域的上方覆盖电路保护层,屏蔽了外部电磁对GOA电路的干扰,同时,在电路保护层还保护。GOA电路免受外部环境的腐蚀,使其更耐高温、高湿、污染和应力等的环境,防止GOA电路劣化或者烧毁,从而提升了屏幕的品质。
附图说明
图1是现有技术的阵列基板GOA区域和显示区域实施例的膜层结构示意图;
图2是本发明阵列基板实施例的结构示意图;
图3是本发明阵列基板的GOA区域和显示区域实施例的膜层结构示意图;
图4是本发明显示装置实施例的结构示意图;
图5是本发明阵列基板的制备方法实施例的流程示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
请参阅图2和图3,图2是本发明阵列基板实施例的结构示意图。图3是本发明阵列基板的GOA区域和显示区域实施例的膜层结构示意图。
本发明提供了一种阵列基板,该阵列基板包括栅极驱动外围走线20、显示区域21和GOA区域22。
其中,显示区域21包括显示区域TFT210,显示区域还交叉设置有数据线214和栅线215。
GOA区域22包括GOA区域TFT220、GOA区域电极层221和电路保护层222。
具体而言,GOA区域22设置有至少一个第一过孔223和至少一个第二过孔224。第一过孔223的底部为数据线金属层,第二过孔224的底部为栅线金属层。GOA区域电极层221通过第一过孔223与GOA区域TFT220电连接,GOA区域电极层221层通过第二过孔224与外部驱动电路电连接。
GOA区域TFT220用于输出栅极扫描信号,该栅极扫描信号输出至阵列基板的显示区域21,用于驱动显示区域21中一行像素的开启或关闭。
电路保护层222覆盖在GOA区域22的上方,用于屏蔽外部电磁干扰及保护GOA电路免受腐蚀。
区别于现有技术,本发明通过在GOA区域的上方覆盖电路保护层,屏蔽了外部电磁对GOA电路的干扰,同时,在电路保护层还保护。GOA电路免受外部环境的腐蚀,使其更耐高温、高湿、污染和应力等的环境,防止GOA电路劣化或者烧毁,从而提升了屏幕的品质。
值得一提的是,本实施例的电路保护层222完全覆盖了GOA区域22的电路。
本实施例的阵列基板中的显示区域TFT210和GOA区域TFT220均包括衬底23、栅极24、栅极绝缘层25、半导体岛26和源、漏极27。
具体而言,该衬底23可以是玻璃基板,其中,该玻璃基板材质均匀,具有高透明度和低反射率,并且有好的热稳定性,从而能在多次高温工艺之后保持性质稳定。由于TFT制造工艺中用到的化学药品很多,因而,该玻璃基板需具有很好的化学耐药性。该玻璃基板还需要具有足够的机械强度,还需要有很好的精密机械加工特性以及要有优良的电学绝缘特性。
其中,栅极24可以是多层金属形成的金属化合物导电层。栅极24通常采用铝以及铝合金等材料制成,或者是铝层、钨层、铬层叠加后形成的金属化合物导电层。栅极24的形成首先通过物理气相沉积(PhysicalVaporDeposition,PVD)技术形成栅极金属层,然后经过蚀刻等工艺形成具有所需的图案的栅极24。
栅极绝缘层25覆盖在栅极24之上,栅极绝缘层25可以为一层,其由SiO,SiN或AlO形成,厚度在175-300nm左右。当然,栅极绝缘层25还可以是两层,第一层是SiO2膜,为了提高膜的质量,在SiO2膜上增加了第二层SiNx。
半导体26即有源层,其形成在栅极绝缘层25之上,为非晶硅层或多晶硅层。
源、漏极27设在半导体岛26的两侧,通过离子注入法将半导体岛26的两侧形成重掺杂区二形成了源、漏极27。
本实施例的显示区域TFT210和GOA区域TFT220之上还覆盖有第一绝缘层28和第二绝缘层29。第一绝缘层28和第二绝缘层29均可以是SiNx或者SiO2。
显示区域21包括下层透明电极211和上层透明电极212,其中,下层透明电极211设在第一绝缘层28和第二绝缘层29之间,上层透明电极212设在第二绝缘层29之上。
GOA区域电极层221与下层透明电极211同层,电路保护层222与上层透明电极212同层。本实施例中,下层透明电极211为像素电极,上层透明电极212为公共电极。当然,在其它实施例中,下层透明电极211还可以是公共电极,而上层透明电极212是像素电极。
本发明的同层设置是针对至少两种图案而言的,同层设置可以是在同一层分别设置,例如,下层透明电极211形成之后,再形成GOA区域电极层221。
同层设置还可以是在同一层同时设置。在本实施例中,同层设置即为采用同层同构图工艺形成。
举例而言,GOA区域电极层221与下层透明电极211利用同层同构图工艺形成,电路保护层222与上层透明电极212利用同层同构图工艺形成。
同层同构图工艺是指同一薄膜通过构图工艺形成至少两种图案,本实施例中,同一薄膜通过构图工艺在显示区域12形成了下层透明电极211,在GOA区域形成了GOA区域电极层221。同理,同一薄膜通过构图工艺在显示区域12形成了上层透明电极212,在GOA区域形成了电路保护层222。
本发明在形成GOA区域电极层和电路保护层的时候,与下层透明电极211和上层透明电极212同时形成,无需增加其他的形成工艺,因而本发明不仅能保护GOA区域的电路免受干扰和腐蚀,又没有增加工艺流程,结构简单易实现。
通常,像素电极和公共电极采用的是透明导电薄膜,例如ITO(锡掺杂三氧化铟)、AZO(铝掺杂氧化锌)等。GOA区域电极层221和电路保护层222的材料可以与像素电极和公共电极的材料相同,也可以不相同。当采用同层同构法形成的时候,GOA区域电极层221和电路保护层222的材料与像素电极和公共电极的材料相同,在本实施例中,像素电极、公共电极、GOA区域电极层221和电路保护层222均由ITO制成。
如图4所示,本发明还提供了一种显示装置,该显示装置包括外壳30和阵列基板31。
请参阅图5,图5是本发明一种阵列基板的制备方法实施例的流程示意图。
具体地,本发明的阵列基板的制备方法包括以下步骤:
S101,在衬底上形成TFT,其中,TFT包括GOA区域TFT和显示区域TFT。
其中,GOA区域TFT和显示区域TFT的结构相同。显示区域TFT呈阵列分布,GOA区域TFT用于输出栅极扫描信号,该栅极扫描信号输出至阵列基板的显示区域,用于驱动显示区域中一行像素的开启或关闭。
步骤S101具体包括:
在衬底之上形成栅极金属层,再通过光刻技术使栅极金属层图案化,形成栅极。
在栅极之上覆盖栅极绝缘层。
在栅极绝缘层之上形成半导体层,将半导体层图案化形成半导体岛,再在半导体岛两侧通过离子注入形成源、漏极。
S102,在TFT之上形成第一绝缘层。
第一绝缘层为SiNx或者SiO2,通过CVD或者PECVD技术形成。
S103,在第一绝缘层的GOA区域中形成第一过孔和第二过孔,第一过孔的底部为数据线金属层,第二过孔的底部为栅线金属层。
S104,在显示区域对应的第一绝缘层之上形成下层透明电极,并在GOA区域对应的第一绝缘层之上形成GOA区域电极层,GOA区域电极层通过第一过孔与GOA区域TFT电连接,GOA区域电极层层通过第二过孔与外部驱动电路电连接。
举例而言,下层透明电极和GOA区域电极层的形成如下:在第一绝缘层之上沉积一层透明导电薄膜,通过光刻将显示区域对应的透明导电薄膜形成下层透明电极、将GOA区域对应的透明导电薄膜形成GOA区域电极层。
具体而言,在光刻的过程中,首先在透明导电薄膜上涂光刻胶,再对光刻胶进行曝光、显影,使得光刻胶的、要形成下层透明电极的部位以及要形成GOA区域电极层的部位保留,其余位置的光刻胶去除,使得该位置的透明导电薄膜显露出来,然后对透明导电薄膜进行蚀刻,去除显露出来的透明导电薄膜,最后玻璃光刻胶。从而得到了所需图案的下层透明电极和GOA区域电极层。
其中,下层透明电极可以是像素电极和公共电极其中的一者。本实施例中,下层透明电极是像素电极。本步骤中的透明导电薄膜是ITO。
S105,在下层透明电极和GOA区域电极层之上形成第二绝缘层。
步骤S105中,第二绝缘层为通过CVD或者PECVD技术形成的SiNx或者SiO2。
S106,在显示区域对应的第二绝缘层之上形成上层透明电极,并在GOA区域对应的第二绝缘层之上形成电路保护层,电路保护层用于屏蔽外部电磁干扰及保护GOA电路免受腐蚀。
举例而言,上层透明电极和电路保护层的形成如下:在第二绝缘层之上沉积一层透明导电薄膜,通过光刻将显示区域对应的透明导电薄膜形成上层透明电极、将GOA区域对应的透明导电薄膜形成电路保护层。
具体地,在光刻的过程中,首先在透明导电薄膜上涂光刻胶,再对光刻胶进行曝光、显影,使得光刻胶的、要形成上层透明电极的部位以及要形成电路保护层的部位保留,其余位置的光刻胶去除,使得该位置的透明导电薄膜显露出来,然后对透明导电薄膜进行蚀刻,去除显露出来的透明导电薄膜,最后玻璃光刻胶。从而得到了所需图案的上层透明电极和电路保护层。
其中,上层透明电极可以是像素电极和公共电极其中的另一者。本实施例中,上层透明电极是公共电极。本步骤中的透明导电薄膜是ITO。
本发明通过在GOA区域的上方覆盖电路保护层,屏蔽了外部电磁对GOA电路的干扰,同时,使GOA电路免受外部环境的腐蚀,从而提升了屏幕的品质。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板,其特征在于,包括:
显示区域,包括显示区域TFT,所述显示区域交叉设置有数据线和栅线;
GOA区域,包括GOA区域TFT、GOA区域电极层和电路保护层,所述GOA区域设置有至少一个第一过孔和至少一个第二过孔,所述第一过孔的底部为数据线金属层,所述第二过孔的底部为栅线金属层;所述GOA区域电极层通过所述第一过孔与所述GOA区域TFT电连接,所述GOA区域电极层通过所述第二过孔与外部驱动电路电连接;
所述电路保护层覆盖在所述GOA区域的上方,用于屏蔽外部电磁干扰及保护所述GOA区域的电路免受腐蚀。
2.根据权利要求1所述的阵列基板,其特征在于,所述显示区域包括下层透明电极和上层透明电极,所述GOA区域电极层与所述下层透明电极同层设置,所述电路保护层与所述上层透明电极同层设置;
其中,所述下层透明电极为像素电极,所述上层透明电极为公共电极;或者,
所述下层透明电极为公共电极,所述上层透明电极为像素电极。
3.根据权利要求2所述的阵列基板,其特征在于,所述GOA区域电极层与所述下层透明电极利用同层同构图工艺形成,所述电路保护层与所述上层透明电极利用同层同构图工艺形成。
4.根据权利要求3所述的阵列基板,其特征在于,所述GOA区域电极层和所述电路保护层均为透明导电薄膜。
5.一种显示装置,其特征在于,包括权利要求1-4任一项所述的阵列基板。
6.一种阵列基板的制备方法,其特征在于,包括以下步骤:
在衬底上形成TFT,所述TFT包括GOA区域TFT和显示区域TFT;
在所述TFT之上形成第一绝缘层;
在所述第一绝缘层的GOA区域中形成第一过孔和第二过孔,所述第一过孔的底部为数据线金属层,所述第二过孔的底部为栅线金属层;
在所述显示区域对应的所述第一绝缘层之上形成下层透明电极,并在所述GOA区域对应的所述第一绝缘层之上形成GOA区域电极层,所述GOA区域电极层通过所述第一过孔与所述GOA区域TFT电连接,所述GOA区域电极层层通过所述第二过孔与外部驱动电路电连接;
在所述下层透明电极和所述GOA区域电极层之上形成第二绝缘层;
在所述显示区域对应的所述第二绝缘层之上形成上层透明电极,并在所述GOA区域对应的第二绝缘层之上形成电路保护层,所述电路保护层用于屏蔽外部电磁干扰及保护所述GOA电路免受腐蚀。
7.根据权利要求6所述的方法,其特征在于,所述下层透明电极为像素电极,所述上层透明电极为公共电极;或者,
所述下层透明电极为公共电极,所述上层透明电极为像素电极。
8.根据权利要求7所述的方法,其特征在于,在所述显示区域对应的所述第一绝缘层之上形成下层透明电极,并在所述GOA区域对应的所述第一绝缘层之上形成GOA区域电极层的步骤包括:
在所述第一绝缘层之上沉积一层透明导电薄膜,通过光刻将所述显示区域对应的透明导电薄膜形成下层透明电极、将所述GOA区域对应的透明导电薄膜形成GOA区域电极层。
9.根据权利要求8所述的方法,其特征在于,在所述显示区域对应的所述第二绝缘层之上形成上层透明电极,并在所述GOA区域对应的第二绝缘层之上形成电路保护层的步骤包括:
在所述第二绝缘层之上沉积一层透明导电薄膜,通过光刻将所述显示区域对应的透明导电薄膜形成上层透明电极、将所述GOA区域对应的透明导电薄膜形成电路保护层。
10.根据权利要求9所述的方法,其特征在于,所述透明导电薄膜为ITO。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510593910.XA CN105280649B (zh) | 2015-09-17 | 2015-09-17 | 阵列基板、显示装置及阵列基板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510593910.XA CN105280649B (zh) | 2015-09-17 | 2015-09-17 | 阵列基板、显示装置及阵列基板的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105280649A true CN105280649A (zh) | 2016-01-27 |
CN105280649B CN105280649B (zh) | 2018-10-19 |
Family
ID=55149383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510593910.XA Active CN105280649B (zh) | 2015-09-17 | 2015-09-17 | 阵列基板、显示装置及阵列基板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105280649B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105702685A (zh) * | 2016-03-01 | 2016-06-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN106057824A (zh) * | 2016-08-03 | 2016-10-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN106449667A (zh) * | 2016-12-21 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN107170757A (zh) * | 2017-05-25 | 2017-09-15 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
WO2020073557A1 (zh) * | 2018-10-11 | 2020-04-16 | 深圳市华星光电技术有限公司 | 一种显示面板的修复方法、显示面板及装置 |
CN114937443A (zh) * | 2022-06-16 | 2022-08-23 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130056736A1 (en) * | 2011-09-01 | 2013-03-07 | Ji-Sun KIM | Gate driving circuit, display substrate having the same and method of manufacturing the display substrate |
CN103018991A (zh) * | 2012-12-24 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN103336396A (zh) * | 2013-06-28 | 2013-10-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
CN104460154A (zh) * | 2014-12-15 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
-
2015
- 2015-09-17 CN CN201510593910.XA patent/CN105280649B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130056736A1 (en) * | 2011-09-01 | 2013-03-07 | Ji-Sun KIM | Gate driving circuit, display substrate having the same and method of manufacturing the display substrate |
CN103018991A (zh) * | 2012-12-24 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN103336396A (zh) * | 2013-06-28 | 2013-10-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
CN104460154A (zh) * | 2014-12-15 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105702685A (zh) * | 2016-03-01 | 2016-06-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
WO2017148144A1 (zh) * | 2016-03-01 | 2017-09-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN105702685B (zh) * | 2016-03-01 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
US10147644B2 (en) | 2016-03-01 | 2018-12-04 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same and display device |
CN106057824A (zh) * | 2016-08-03 | 2016-10-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN106449667A (zh) * | 2016-12-21 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN106449667B (zh) * | 2016-12-21 | 2017-12-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN107170757A (zh) * | 2017-05-25 | 2017-09-15 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
WO2018214210A1 (zh) * | 2017-05-25 | 2018-11-29 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
CN107170757B (zh) * | 2017-05-25 | 2019-09-24 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
WO2020073557A1 (zh) * | 2018-10-11 | 2020-04-16 | 深圳市华星光电技术有限公司 | 一种显示面板的修复方法、显示面板及装置 |
CN114937443A (zh) * | 2022-06-16 | 2022-08-23 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN105280649B (zh) | 2018-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105280649A (zh) | 阵列基板、显示装置及阵列基板的制备方法 | |
CN203883006U (zh) | 一种阵列基板及显示装置 | |
CN102456696B (zh) | 显示装置及其制造方法 | |
US9437746B2 (en) | Thin film transistor substrate having metal oxide semiconductor and method for manufacturing the same | |
CN101127358B (zh) | 薄膜晶体管基板及其制造方法和具有其的显示设备 | |
KR101270484B1 (ko) | 어레이 기판 및 그 제조 방법 | |
KR101533098B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
EP2743984B1 (en) | Array substrate and the method for manufacturing the same, and liquid crystal display device | |
CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
EP3187929B1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
CN103354218A (zh) | 阵列基板及其制作方法和显示装置 | |
CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
CN104142593B (zh) | 阵列基板及显示装置 | |
CN108054140A (zh) | Ffs模式阵列基板及其制造方法 | |
KR20160128518A (ko) | 표시장치 및 그 제조방법 | |
CN108446053B (zh) | 阵列基板及其制造方法、显示装置 | |
CN101487960A (zh) | 显示基板 | |
CN106575062A (zh) | 有源矩阵基板及其制造方法 | |
CN109116604B (zh) | 混切制作显示面板的方法、显示面板 | |
KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
CN104298020A (zh) | 应用于ads显示装置中的阵列基板 | |
CN102891106A (zh) | 薄膜晶体管阵列制作方法 | |
CN102142396B (zh) | 一种边缘电场型液晶显示器阵列基板及其制造方法 | |
US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |