CN104460154A - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN104460154A CN104460154A CN201410779251.4A CN201410779251A CN104460154A CN 104460154 A CN104460154 A CN 104460154A CN 201410779251 A CN201410779251 A CN 201410779251A CN 104460154 A CN104460154 A CN 104460154A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal line
- array substrate
- forming
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 109
- 239000002184 metal Substances 0.000 claims abstract description 109
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 129
- 238000000034 method Methods 0.000 claims description 41
- 239000011241 protective layer Substances 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 17
- 238000002360 preparation method Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示装置，属于显示技术领域，其可解决现有的阵列基板的良率低的问题。本发明的阵列基板，包括像素区域和周边区域，在所述像素区域设有栅线，在所述周边区域设有栅极驱动电路，所述栅极驱动电路通过信号线与所述栅线连接；所述信号线包括第一金属线、第二金属线，以及用于将所述第一金属线和第二金属线电性连接的连接层；所述阵列基板还包括覆盖在所述连接层上方的保护层，所述保护层用于保护所述连接层。由于本发明中的连接层被保护层覆盖，因此可以避免外界环境对连接层的破坏，以影响导电性。
Description
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示装置)实现一帧画面显示的基本原理是通过栅极(gate)驱动从上到下依次对每一行像素输入一定宽度的方波进行选通，再通过源极(source)驱动每一行像素所需的信号依次从上往下输出。目前制造这样一种结构的显示器件通常是栅极驱动电路和源极驱动电路通过COF(Chip On Film，覆晶薄膜)或COG(Chip On Glass，芯片直接固定在玻璃上)工艺制作在玻璃面板上的，但是当分辨率较高时，栅极驱动电路和源极驱动电路的输出均较多，驱动电路的长度也将增大，这将不利于模组驱动电路的压焊(Bonding)工艺。
为了克服以上问题，现有显示器件的制造采用GOA(GateDrive On Array)电路的设计，相比现有的COF或COG工艺，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的Bonding区域以及外围布线空间，从而实现了显示装置窄边框的设计，提高了显示装置的产能和良率。但是现有的GOA电路的设计也存在着一定的问题，GOA电路是通过信号线将其所输出的驱动信号传递给与其对应的栅线的。其中，由于，栅线的数量较多，与其对应的GOA电路也是相应较多的，因此每个GOA电路均通过一根完整的信号线连接与其对应的栅线时，必然会造成各信号线之间产生交叉，易导致信号传输不良。如图1所示，为解决该问题，信号线通常是由与栅金属线1和源漏金属线2电性连接组成的。具体的，在显示器件的周边区域Q2依次形成栅金属线1、绝缘层、源漏金属线、钝化层，在栅金属线1上方形成贯穿绝缘层和钝化层的第一过孔10，在源漏金属线2上方形成贯穿钝化层的第二过孔20，最后在形成有过孔的钝化层上方形成连接层3，以使得栅金属线1和源漏金属线2的电性连接，形成信号线。其中，连接层1的材料通常为氧化铟锡(ITO)，但是由于连接层1处于最外层，也就是说ITO材料是裸露的，此时在外界环境的影响下(例如潮湿环境中)，很容易造成ITO的劣化，而且由于GOA电路输出的电流较大给像素区域Q1的栅线(当然像素区域Q1还包括像素电极7等)，很容易造成过孔处的ITO损坏。
发明内容
本发明所要解决的技术问题包括，针对现有的阵列基板存在的上述问题，提供一种产品良率提高的阵列基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括像素区域和将像素区域包围的周边区域，其中，在所述像素区域设有栅线，在所述周边区域设有用于驱动栅线的栅极驱动电路，在其特征在于，所述栅极驱动电路通过形成在周边区域的信号线与所述栅线连接；
所述信号线包括第一金属线、第二金属线，以及用于将所述第一金属线和第二金属线电性连接的连接层；
所述阵列基板还包括覆盖在所述连接层上方的保护层，所述保护层用于保护所述连接层。
本发明的阵列基板中，连接层上方设置保护层，以保护连接层受到外界环境以及通电等因素的干扰，从而提高产品的良率。
优选的是，在第一属线与第二金属线之间设置有第一绝缘层，在第二金属线上方设置有第二绝缘层，且在第一金属线上方设置有至少一个贯穿所述第一绝缘层和第二绝缘层的第一过孔，在第二金属线上方设置有至少一个贯穿所述第二绝缘层的第二过孔，所述连接层通过所述第一过孔和第二过孔将所述第一金属线和第二金属线电性连接。
优选的是，所述保护层与所述连接层的图形相同。
优选的是，在所述像素区域还设有像素电极，所述像素电极与所述周边区域的连接层同层设置且材料相同。
优选的是，所述栅极驱动电路包括薄膜晶体管；其中，
所述第一金属线与所述薄膜晶体管的栅极同层设置且材料相同；
所述第二金属线与所述薄膜晶体管的源、漏极同层设置且材料相同。
优选的是，在第一金属线上方设置有多个贯穿所述第一绝缘层和第二绝缘层的第一过孔，在第二金属线上方设置有多个贯穿所述第二绝缘层的第二过孔。
进一步优选的是，所述连接层包括多个连接条，所述保护层包括多个保护条，每个所述连接条用于通过一个所述第一过孔和一个所述第二过孔将所述第一金属线和第二金属线电性连接；每个所述保护条覆盖一个所述连接条。
优选的是，所述保护层的材料为金属。
进一步优选的是，所述金属为：钼、铝、钛中任意一种。
优选的是，所述保护层的材料为含硅的氮化物。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，其包括在像素区域形成栅线的和在周边区域形成栅极驱动电路的步骤，以及
在周边区域形成用于将栅极驱动电路与栅线电性连接的信号线的步骤；其中，形成所述信号线包括：
在基底上形成第一金属线、第二金属线，以及将第一金属线和第二金属线电性连接的连接层的步骤；
所述阵列基板的制备方法还包括形成保护层的步骤，所述保护层覆盖所述连接层。
优选的是，所述在基底上形成第一金属线、第二金属线，以及将第一金属线和第二金属线电性连接的连接层的步骤具体包括：
在基底上通过构图工艺形成包括第一金属线的图形；
在完成上述步骤的基底上，形成第一绝缘层；
在完成上述步骤的基底上，通过构图工艺形成包括第二金属线的图形；
在完成上述步骤的基底上，形成第二绝缘层；
在完成上述步骤的基底上，通过构图工艺形成包括至少一个贯穿所述第一绝缘层和第二绝缘层的第一过孔，形成至少一个贯穿所述第二绝缘层的第二过孔；
在完成上述步骤的基底上，通过构图工艺形成包括连接层的图形。
优选的是，所述连接层与所述保护层采用一次构图工艺形成。
优选的是，所述阵列基板的制备方法还包括在像素区域形成像素电极的步骤，且所述像素电极与所述连接层采用一次构图工艺形成。
优选的是，所述形成栅极驱动电路的步骤包括形成薄膜晶体管的步骤，其中，所述薄膜晶体管的栅极与所述第一金属线采用一次构图工艺形成；所述薄膜晶体管的源、漏极与所述第二金属线采用一次构图工艺形成。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板。
附图说明
图1为现有的阵列基板的示意图；
图2为本发明的实施例1的阵列基板的一种示意图；
图3为本发明的实施例1的阵列基板的另一种示意图；
图4为图2和图3的A-A剖视图；
图5为本发明的实施例2的阵列基板的制备方法流程图；
图6为本发明的实施例2的阵列基板的制备方法中步骤七的流程图。
其中附图标记为：1、第一金属线/栅金属线；2、第二金属线/源漏金属线；3、连接层；4、保护层；4-1、保护条；5、第一绝缘层；6、第二绝缘层；7、像素电极；8、基底；9、光刻胶；9-1、第一厚度；9-2、第二厚度；9-3、第三厚度；10、第一过孔；20、第二过孔；30、透明导电薄膜；40、保护层薄膜；Q1、像素区域；Q2、周边区域。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
结合图2、3、4所示，本实施例提供一种阵列基板，该阵列基板包括像素区域Q1和将像素区域Q1包围的周边区域Q2，其中，在所述像素区域Q1设有栅线，在所述周边区域Q2设有用于驱动栅线的栅极驱动电路，所述栅极驱动电路通过形成在周边区域Q2的信号线与所述栅线连接；所述信号线包括第一金属线1、第二金属线2，以及用于将第一金属线1、第二金属线2电性连接的连接层3；所述阵列基板还包括覆盖在所述连接层3上方的保护层4，所述保护层4用于保护所述连接层3。
在本实施例中，在连接层3上方设置保护层4，以保护连接层3受到外界环境以及通电等因素的干扰，从而提高产品的良率。
具体的，其中，在第一属线与第二金属线2之间设置有第一绝缘层5，在第二金属线2上方形成第二绝缘层6，且在第一金属线1上方设置有至少一个贯穿所述第一绝缘层5和第二绝缘层6的第一过孔10，在第二金属线2上方设置有至少一个贯穿所述第二绝缘层6的第二过孔20，所述连接层3通过所述第一过孔10和第二过孔20将所述第一金属线1和第二金属线2电性连接。
可以理解的是，连接层3的材料通常采用氧化铟锡(ITO)，该种材料在在长期通电和潮湿的环境中，很容易发生劣化，从而导致在第一过孔10处与第一金属线1接触不良，在第二过孔20处与第二金属线2接触不良，进而导致栅极驱动电路所输出的驱动信号不能很好的传输给栅线，使得显示不良，特别是在栅极驱动电路所输出的电流过大时，ITO材料就更容易劣化。而在本实施例中，在连接层3上方设置保护层4，以保护连接层3受到外界环境以及通电等因素的干扰，从而提高产品的良率。
需要说明的是，在实施例的下述内容中所述的“同层”并非是在视觉上处于同一水平面上，而是指通过一次构图工艺所形成的图形的位置，因此在视觉上有可能处于同一水平面，也有可能不处于同一水平面上。
优选地，本实施例的保护层4与连接层3的图形相同，此时可以将保护层4与连接层3采用一次构图工艺形成，因此在保护了连接层3的同时也并不增加光刻次数。
优选地，在本实施例中在所述像素区域Q1还设有像素电极7，所述像素电极7与所述周边区域Q2的连接层3同层设置且材料相同。因此，所述像素电极7与连接层3可以采用一次构图工艺形成，或者是像素电极7、连接层3以及保护层4三者采用一次构图工艺形成，因此不增加光刻工艺次数。
优选地，可以理解的是栅极驱动电路是由薄膜晶体管以及存储电容等已知元件组成；其中所述第一金属线1与所述薄膜晶体管的栅极同层设置且材料相同；所述第二金属线2与所述薄膜晶体管的源、漏极同层设置且材料相同。也就是说，第一金属线1与薄膜晶体管的栅极可以采用一次构图工艺形成，第二金属线2与薄膜晶体管的源、漏极采用一次构图工艺形成，因此不增加光刻工艺次数，节约成本。
为了保证金属层将第一金属线1与第二金属良好的电性连接，优选地，在第一金属线1上方设置有多个贯穿所述第一绝缘层5和第二绝缘层6的第一过孔10，在第二金属线2上方设置有多个贯穿所述第二绝缘层6的第二过孔20。进一步的，所述连接层3包括多个连接条，每个所述连接条用于通过一个所述第一过孔10和一个所述第二过孔20将所述第一金属线1和第二金属线2电性连接。之所以如此设置是为了提高阵列基板的开口率。
需要说明的是，设于像素区域Q1的栅线通常是与周边区域Q2的栅极驱动电路中的薄膜晶体管的栅极同步形成的，此时栅线是延伸至第二金属线2的中一个第二过孔20所在位置的下方的，以使得栅线与第二金属线2电性连接，进而使得栅极驱动电路输出的驱动信号以驱动与其对应的栅线。
在本实施例中，保护层4的材料优选为金属，进一步的优选为钼(Mo)、铝(Al)。当然，保护层4的材料还可以优选为含硅的氮化物(SiNx)。
实施例2：
结合图5所示，本实施例提供一种阵列基板的制备方法，该阵列基板可以为实施例1中所述的阵列基板。其中，阵列基板包括像素区域Q1和周边区域Q2，在像素区域Q1设置有薄膜晶体管、栅线、数据线、像素电极7等已知元件；在周边区域Q2设置有栅极驱动电路，栅极驱动电路是由薄膜晶体管和存储电容等元件组成的。本实施例的制备方法具体包括：
步骤一、通过构图工艺，基底8的像素区域Q1上形成该区域的薄膜晶体管的栅极以及栅线，以及在周边区域Q2形成栅极驱动电路的薄膜晶体管的栅极以及第一金属线1的图形。
步骤二、在完成上述步骤的基底8上，形成栅极绝缘层，该栅极绝缘层布满像素区域Q1和周边区域Q2，该栅极绝缘层也就是上述中的第一绝缘层5。
步骤三、在完成上述步骤的基底8上，通过构图工艺，形成包括像素区域Q1中薄膜晶体管的有源层，以及栅极驱动电路的薄膜晶体管的有源层的图形。
步骤四、在完成上述步骤的基底8上，通过构图工艺，形成包括像素区域Q1中薄膜晶体管的源、漏极和数据线，以及栅极驱动电路的薄膜晶体管的源、漏极和第二金属线2的图形。
步骤五、在完成上述步骤的基底8上，形成钝化层，该钝化层布满像素区域Q1和周边区域Q2，该钝化层也就是上述中的第二绝缘层6。
步骤六、在完成上述步骤的基底8上，通过构图工艺包括至少一个贯穿所述第一绝缘层5和第二绝缘层6的第一过孔10，形成至少一个贯穿所述第二绝缘层6的第二过孔20。
步骤七、在完成上述步骤的基底8上，通过构图工艺形成包括连接层3的图形，所述连接层3通过所述第一过孔10和第二过孔20将所述第一金属线1和第二金属线2电性连接；形成包括保护层4的图形，所述保护层4覆盖所述连接层3；以及在像素区域Q1形成像素电极7的图形。
如图6所示，其中，步骤七具体可以包括：
S01、在形成有第一过孔10和第二过孔20的基底8上依次沉积透明导电薄膜30和保护层薄膜40，并在保护层薄膜40上形成光刻胶9。
S02、通过半色调掩膜板11和灰阶掩膜板11对光刻胶9进行曝光、显影，使得像素区域Q1的光刻胶9为第一厚度9-1，周边区域Q2的光刻胶9为第二厚度9-2，在像素区域Q1和周边区域Q2之间的位置处无光刻胶9覆盖，其中第一厚度9-1小于第二厚度9-2。
S03、通过湿法刻蚀将无光刻胶9覆盖位置的保护层4和透明导电薄膜30去除；或者，当保护层薄膜04的材料为金属钼(Mo)时，还可以采用干法刻蚀将无光刻胶9覆盖位置的保护层薄膜40去除和通过湿法刻蚀将透明导电薄膜30去除。
S04、去除第一厚度9-1的光刻胶9，此时像素区域Q1无光刻胶9覆盖，周边区域Q2剩余第三厚度9-3的光刻胶9；通过干法刻蚀/湿法刻蚀去除像素区域Q1的保护层薄膜40。
S05、剥离去除剩余的光刻胶9以形成保护层4和连接层3。
当然为了提高阵列基板的开口率，此时还可以包括步骤S06、通过构图工艺，对保护层4和连接层3进行曝光、显影、刻蚀，形成多个保护条4-1和连接条，每个保护条4-1和连接条对应一个第一过孔10和一个第二过孔20。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (16)
1.一种阵列基板，其包括像素区域和将像素区域包围的周边区域，其中，在所述像素区域设有栅线，在所述周边区域设有用于驱动栅线的栅极驱动电路，其特征在于，所述栅极驱动电路通过形成在周边区域的信号线与所述栅线连接；
所述信号线包括第一金属线、第二金属线，以及用于将所述第一金属线和第二金属线电性连接的连接层；
所述阵列基板还包括覆盖在所述连接层上方的保护层，所述保护层用于保护所述连接层。
2.根据权利要求1所述的阵列基板，其特征在于，在第一属线与第二金属线之间设置有第一绝缘层，在第二金属线上方设置有第二绝缘层，且在第一金属线上方设置有至少一个贯穿所述第一绝缘层和第二绝缘层的第一过孔，在第二金属线上方设置有至少一个贯穿所述第二绝缘层的第二过孔，所述连接层通过所述第一过孔和第二过孔将所述第一金属线和第二金属线电性连接。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述保护层与所述连接层的图形相同。
4.根据权利要求1或2所述的阵列基板，其特征在于，在所述像素区域还设有像素电极，所述像素电极与所述周边区域的连接层同层设置且材料相同。
5.根据权利要求1或2所述的阵列基板，其特征在于，所述栅极驱动电路包括薄膜晶体管；其中，
所述第一金属线与所述薄膜晶体管的栅极同层设置且材料相同；
所述第二金属线与所述薄膜晶体管的源、漏极同层设置且材料相同。
6.根据权利要求2所述的阵列基板，其特征在于，在第一金属线上方设置有多个贯穿所述第一绝缘层和第二绝缘层的第一过孔，在第二金属线上方设置有多个贯穿所述第二绝缘层的第二过孔。
7.根据权利要求6所述的阵列基板，其特征在于，所述连接层包括多个连接条，所述保护层包括多个保护条，每个所述连接条用于通过一个所述第一过孔和一个所述第二过孔将所述第一金属线和第二金属线电性连接；每个所述保护条覆盖一个所述连接条。
8.根据权利要求1所述的阵列基板，其特征在于，所述保护层的材料为金属。
9.根据权利要求8所述的阵列基板，其特征在于，所述金属为：钼、铝、钛中任意一种。
10.根据权利要求1所述的阵列基板，其特征在于，所述保护层的材料为含硅的氮化物。
11.一种阵列基板的制备方法，其包括在像素区域形成栅线的和在周边区域形成栅极驱动电路的步骤，其特征在于，所述制备方法还包括：
在周边区域形成用于将栅极驱动电路与栅线电性连接的信号线的步骤；其中，形成所述信号线包括：
在基底上形成第一金属线、第二金属线，以及将第一金属线和第二金属线电性连接的连接层的步骤；
所述阵列基板的制备方法还包括形成保护层的步骤，所述保护层覆盖所述连接层。
12.根据权利要求11所述的阵列基板的制备方法，其特征在于，所述在基底上形成第一金属线、第二金属线，以及将第一金属线和第二金属线电性连接的连接层的步骤具体包括：
在基底上通过构图工艺形成包括第一金属线的图形；
在完成上述步骤的基底上，形成第一绝缘层；
在完成上述步骤的基底上，通过构图工艺形成包括第二金属线的图形；
在完成上述步骤的基底上，形成第二绝缘层；
在完成上述步骤的基底上，通过构图工艺形成包括至少一个贯穿所述第一绝缘层和第二绝缘层的第一过孔，形成至少一个贯穿所述第二绝缘层的第二过孔；
在完成上述步骤的基底上，通过构图工艺形成包括连接层的图形。
13.根据权利要求11或12所述的阵列基板的制备方法，其特征在于，所述连接层与所述保护层采用一次构图工艺形成。
14.根据权利要求11或12所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括在像素区域形成像素电极的步骤，且所述像素电极与所述连接层采用一次构图工艺形成。
15.根据权利要求11或12所述的阵列基板的制备方法，其特征在于，所述形成栅极驱动电路的步骤包括形成薄膜晶体管的步骤，其中，所述薄膜晶体管的栅极与所述第一金属线采用一次构图工艺形成；所述薄膜晶体管的源、漏极与所述第二金属线采用一次构图工艺形成。
16.一种显示装置，其特征在于，包括权利要求1至10中任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410779251.4A CN104460154A (zh) | 2014-12-15 | 2014-12-15 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410779251.4A CN104460154A (zh) | 2014-12-15 | 2014-12-15 | 阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104460154A true CN104460154A (zh) | 2015-03-25 |
Family
ID=52906446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410779251.4A Pending CN104460154A (zh) | 2014-12-15 | 2014-12-15 | 阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104460154A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105093753A (zh) * | 2015-08-21 | 2015-11-25 | 武汉华星光电技术有限公司 | 掩膜板、阵列基板及其制造方法 |
| CN105280649A (zh) * | 2015-09-17 | 2016-01-27 | 深圳市华星光电技术有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
| CN105785677A (zh) * | 2016-05-11 | 2016-07-20 | 深圳市华星光电技术有限公司 | 显示装置及其显示面板、显示面板的制造方法 |
| CN109742118A (zh) * | 2019-01-08 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示面板、阵列基板及其制备方法 |
| CN110061058A (zh) * | 2018-04-17 | 2019-07-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN114937443A (zh) * | 2022-06-16 | 2022-08-23 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1517751A (zh) * | 2003-01-08 | 2004-08-04 | ���ǵ�����ʽ���� | 上基底及具有该基底的液晶显示装置 |
| CN103676382A (zh) * | 2013-12-26 | 2014-03-26 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN103680317A (zh) * | 2013-12-20 | 2014-03-26 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
-
2014
- 2014-12-15 CN CN201410779251.4A patent/CN104460154A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1517751A (zh) * | 2003-01-08 | 2004-08-04 | ���ǵ�����ʽ���� | 上基底及具有该基底的液晶显示装置 |
| CN103680317A (zh) * | 2013-12-20 | 2014-03-26 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
| CN103676382A (zh) * | 2013-12-26 | 2014-03-26 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105093753A (zh) * | 2015-08-21 | 2015-11-25 | 武汉华星光电技术有限公司 | 掩膜板、阵列基板及其制造方法 |
| CN105093753B (zh) * | 2015-08-21 | 2019-02-12 | 武汉华星光电技术有限公司 | 掩膜板、阵列基板及其制造方法 |
| CN105280649A (zh) * | 2015-09-17 | 2016-01-27 | 深圳市华星光电技术有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
| CN105280649B (zh) * | 2015-09-17 | 2018-10-19 | 深圳市华星光电技术有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
| CN105785677A (zh) * | 2016-05-11 | 2016-07-20 | 深圳市华星光电技术有限公司 | 显示装置及其显示面板、显示面板的制造方法 |
| CN105785677B (zh) * | 2016-05-11 | 2019-06-07 | 深圳市华星光电技术有限公司 | 显示装置及其显示面板、显示面板的制造方法 |
| CN110061058A (zh) * | 2018-04-17 | 2019-07-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN109742118A (zh) * | 2019-01-08 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示面板、阵列基板及其制备方法 |
| CN114937443A (zh) * | 2022-06-16 | 2022-08-23 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108447872B (zh) | 阵列基板及其制作方法和显示装置 | |
| US9263387B2 (en) | GOA circuit of array substrate and display apparatus | |
| US9620531B2 (en) | TFT array substrate, display panel and display device | |
| KR100561646B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US9960196B2 (en) | Array substrate, display panel, display device and mask plate | |
| TWI441122B (zh) | 顯示面板之陣列基板結構及其製作方法 | |
| CN104460154A (zh) | 阵列基板及其制备方法、显示装置 | |
| US20180097044A1 (en) | Backplane substrate and flexible display using the same | |
| KR101163576B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| CN104238207A (zh) | 阵列基板及其制备方法、显示装置 | |
| US20150270291A1 (en) | Array Substrate, Method for Preparing the Same and Display Device | |
| KR102071008B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US10199397B2 (en) | Electrical connection structure, array substrate and display device | |
| KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| CN105161541A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| KR102261760B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20130015735A (ko) | 액정표시장치 | |
| KR101970779B1 (ko) | 표시 장치 | |
| US20200201507A1 (en) | Touch panel and touch display device | |
| US20150255616A1 (en) | Semiconductor device and display device | |
| KR20150066690A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US10126610B2 (en) | Array substrate, manufacturing method thereof and display device | |
| KR102444782B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US20130176290A1 (en) | Pixel array substrate and display panel using the same | |
| KR102080481B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150325 |