CN103354218A - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN103354218A
CN103354218A CN2013102691616A CN201310269161A CN103354218A CN 103354218 A CN103354218 A CN 103354218A CN 2013102691616 A CN2013102691616 A CN 2013102691616A CN 201310269161 A CN201310269161 A CN 201310269161A CN 103354218 A CN103354218 A CN 103354218A
Authority
CN
China
Prior art keywords
layer
source
base palte
layer film
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102691616A
Other languages
English (en)
Other versions
CN103354218B (zh
Inventor
成军
陈海晶
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310269161.6A priority Critical patent/CN103354218B/zh
Publication of CN103354218A publication Critical patent/CN103354218A/zh
Priority to US14/348,434 priority patent/US9324735B2/en
Priority to PCT/CN2013/089530 priority patent/WO2014206035A1/zh
Application granted granted Critical
Publication of CN103354218B publication Critical patent/CN103354218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明提供一种阵列基板及其制作方法和显示装置，属于液晶显示技术领域，其可解决现有的氧化物薄膜晶体管阵列基板制作工艺复杂，制作成本较高的问题。本发明的阵列基板的制作方法包括：在基板上通过构图工艺形成包括栅极的图形，并形成栅极绝缘层；在完成上述步骤的基板上通过构图工艺形成包括有源区和刻蚀阻挡区的图形；形成透明导电层薄膜，通过构图工艺用透明导电层薄膜形成包括源极、漏极的图形；通过构图工艺用透明导电层薄膜形成包括像素电极的图形。本发明的阵列基板包括薄膜晶体管区和显示区，还包括透明导电层，透明导电层在薄膜晶体管区构成薄膜晶体管的源极和漏极，在显示区构成像素电极。本发明的显示装置，包括上述阵列基板。

Description

阵列基板及其制作方法和显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制作方法和显示装置。
背景技术
近年来，显示技术得到快速的发展，如薄膜晶体管技术由原来的a-Si（非晶硅）薄膜晶体管发展到现在的LTPS（低温多晶硅）薄膜晶体管、MILC（金属诱导横向晶化）薄膜晶体管、Oxide（氧化物）薄膜晶体管等。而发光技术也由原来的LCD（液晶显示器）、PDP（等离子显示屏）发展为现在的OLED（有机发光二极管）等。
目前，氧化物薄膜晶体管以其诸多优势日益受到重视。使用氧化物半导体作为有源层的薄膜晶体管的迁移率高，均一性好，透明，开关特性更优，可以适用于需要快速响应和较大电流的应用，如高频、高分辨率、大尺寸的显示器以及有机发光显示器等。
但是，现有技术中的氧化物薄膜晶体管阵列基板制作工艺较为复杂，一般要经过6道光刻工艺，如图1所示为现有氧化物薄膜晶体管阵列基板典型结构图，该氧化物薄膜晶体管阵列基板包括基板1、栅极2、栅极绝缘层3、氧化物有源层4、刻蚀阻挡区5、漏极602、源极601、钝化层7和像素电极8。这种结构的氧化物薄膜晶体管阵列基板需要通过6道光刻分别形成包括栅极2，氧化物有源层4，刻蚀阻挡区5，源极601和漏极602，钝化层7过孔和像素电极8的图案。可见，这种结构的氧化物薄膜晶体管阵列基板制作工艺复杂，制作成本较高。
发明内容
本发明所要解决的技术问题包括，针对现有的氧化物薄膜晶体管阵列基板制作工艺复杂，制作成本较高的问题，提供一种制作工艺简单，制作成本低的阵列基板的制作方法。
解决本发明技术问题所采用的技术方案是一种阵列基板的制作方法，所述阵列基板包括：栅极、栅极绝缘层、源极、漏极、像素电极和有源区，所述阵列基板的制作方法包括以下步骤：
在基板上通过构图工艺形成包括栅极的图形，并形成栅极绝缘层；
在完成上述步骤的基板上通过构图工艺形成包括有源区和刻蚀阻挡区的图形；
形成透明导电层薄膜，通过构图工艺用透明导电层薄膜形成包括源极、漏极的图形；
通过构图工艺用透明导电层薄膜形成包括像素电极的图形。
优选的是，所述通过构图工艺形成包括有源区和刻蚀阻挡区的图形具体包括：
依次形成有源层薄膜和刻蚀阻挡层薄膜，其中，有源层薄膜与所述栅极对应的部分构成有源区，并在刻蚀阻挡层薄膜上涂覆光刻胶层；
对光刻胶层进行曝光、显影，保留刻蚀阻挡区的光刻胶层；
去除无光刻胶遮挡的刻蚀阻挡层薄膜，形成刻蚀阻挡区的图形；
去除剩余的光刻胶层。
优选的是，所述形成透明导电层薄膜，通过构图工艺用透明导电层薄膜形成包括源极、漏极的图形具体包括：
依次形成透明导电层薄膜、过渡层薄膜、金属层薄膜；
通过构图工艺去除与有源区相对应的金属层薄膜、过渡层薄膜和透明导电层薄膜，以及各像素单元之间区域的金属层薄膜、过渡层薄膜、透明导电层薄膜和有源层薄膜，形成包括源连接层、源过渡层、源极和漏极的图形。
进一步优选的是，所述阵列基板包括多个像素单元，每个像素单元包括薄膜晶体管区和显示区，所述通过构图工艺用透明导电层薄膜形成像素电极的图形具体包括：
形成钝化层，并在钝化层上涂覆光刻胶层；
对光刻胶层进行曝光、显影，其中显示区无剩余光刻胶层；
通过干刻法去除显示区无光刻胶层遮挡的钝化层；
通过湿刻法去除显示区无光刻胶层遮挡的金属层薄膜；
通过干刻法去除显示区无光刻胶遮挡的过渡层薄膜，使透明导电层薄膜暴露形成像素电极；
去除剩余的光刻胶层。
本发明的阵列基板制作方法，通过构图工艺用同一层透明导电层薄膜形成包括源极、漏极、像素电极的图形，故其制作工艺简单，制作成本低。
本发明所要解决的技术问题还包括，针对现有的氧化物薄膜晶体管阵列基板制作工艺复杂，制作成本较高的问题，提供一种制作工艺简单，制作成本低的阵列基板。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括多个像素单元，每个像素单元包括薄膜晶体管区和显示区，所述薄膜晶体管区设有薄膜晶体管，所述薄膜晶体管包括：栅极、栅极绝缘层、有源区，所述薄膜晶体管区和显示区还包括透明导电层，所述透明导电层在薄膜晶体管区构成薄膜晶体管的源极和漏极，在显示区构成像素电极。
优选的是，所述的阵列基板还包括：位于所述源极上的源过渡层和位于所述源过渡层上的源连接层。
进一步优选的是，所述源极、源过渡层、源连接层图案相同。
进一步优选的是，所述源过渡层的材料为重掺杂的非晶硅；所述源连接层为钼、钼铌合金、铝、铝钕合金、钛、铜中的一种或多种材料形成的单层或多层复合叠层。
优选的是，所述的阵列基板还包括钝化层，所述钝化层覆盖所述薄膜晶体管区。
优选的是，所述有源区的材料为金属氧化物半导体。
优选的是，所述的阵列基板还包括设于有源区上的刻蚀阻挡区。
本发明的阵列基板包括薄膜晶体管区和显示区，所述薄膜晶体管区和显示区还包括透明导电层，因为本发明的阵列基板的源极、漏极和像素电极都是由同一层透明导电层产生的，故其制作工艺简单，制作成本低。
本发明所要解决的技术问题还包括，针对现有的包括氧化物薄膜晶体管阵列基板的显示装置制作工艺复杂，制作成本较高的问题，提供一种制作工艺简单，制作成本低的显示装置。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括：
上述任意一种阵列基板。
本发明显示装置的阵列基板包括薄膜晶体管区和显示区，所述薄膜晶体管区和显示区还包括透明导电层，因为本发明的阵列基板的源极、漏极和像素电极都是由同一层透明导电层产生的，故其制作工艺简单，制作成本低。
附图说明
图1为现有的氧化物薄膜晶体管阵列基板的结构示意图；
图2为本发明的实施例1的阵列基板的结构示意图；
图3为本发明的实施例2的阵列基板形成包括透明导电层薄膜、过渡层薄膜以及金属层薄膜的图形的结构示意图；
图4为本发明的实施例2的阵列基板形成源连接层后的结构示意图；
图5为本发明的实施例2的阵列基板形成源过渡层后的结构示意图；
图6为本发明的实施例2的阵列基板形成源极和漏极后沿图7中A-A方向的剖视图；
图7为本发明的实施例2的阵列基板形成源极和漏极后的俯视图；
图8为本发明的实施例2的阵列基板形成钝化层后的结构示意图；
图9为本发明的实施例2的阵列基板去除显示区钝化层后的结构示意图；
图10为本发明的实施例2的阵列基板去除显示区过渡层薄膜后的结构示意图；
其中附图标记为：1、基板；2、栅极；3、栅极绝缘层；4、有源层；401、有源区；5、刻蚀阻挡区；601、源极；602、漏极；7、钝化层；8、像素电极；9、源过渡层；10、源连接层；Q1、薄膜晶体管区；Q2、显示区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图2所示，本实施例提供一种阵列基板，该阵列基板包括薄膜晶体管区Q1和显示区Q2，薄膜晶体管区Q1设有薄膜晶体管，所述薄膜晶体管包括：栅极2、栅极绝缘层3、有源层4，其中有源层4对应栅极2的部分为有源区401。其中，所述栅极2位于基板1上，所述栅极绝缘层3覆盖所述栅极2，所述有源层4位于所述栅极绝缘层3上。
优选的是，所述有源区401的材料（当然也就是有源层4的材料）为金属氧化物半导体。例如其材料可以为氧化铟镓锌、氧化铟锌或氧化铟镓锡，优选为氧化铟镓锌或氧化铟锌；所述有源层4的厚度优选的在10nm至100nm之间。需要说明的是，如图2所示，从简化制备工艺的角度考虑，在显示区Q2也有所述有源层4，即所述有源层4可以延伸到显示区Q2，显然，此时的有源层4应当是透明的，而金属氧化物材料半导体均为透明材料，因此是优选的。
薄膜晶体管区Q1和显示区Q2还包括透明导电层（例如氧化铟锡层），并且，所述透明导电层在薄膜晶体管区Q1构成薄膜晶体管的源极601和漏极602，在显示区Q2构成像素电极8。也就是说，源极601、漏极602和像素电极8都是由同一层透明导电层产生的。
现有技术中，薄膜晶体管的源极601和漏极602由一层源漏金属产生，像素电极8是由一层透明导电层产生，通常情况，像素电极8是通过源漏金属上钝化层7过孔与漏极602形成电连接的，而本发明的阵列基板中，源极601、漏极602和像素电极8由同一层透明导电层产生，如图2所示，漏极602与像素电极8直接连接，故其制作工艺简单，制作成本低。
优选的是，所述阵列基板还包括源连接层10。
需要说明的是，所述源连接层10是用于与数据线（图中未示出）电连接的，现有技术中，源极601是直接与数据线连接的，本实施例提供的阵列基板中优选的通过源连接层10与数据线电连接，是因为本实施例中的源极601是由透明导电层构成的，而数据线通常是由金属材料制成的，故二者连接处的导电能力不佳，会使数据信号在传输到像素电极8的过程中数据信号失真较大，因此本实施例提供的阵列基板还优选的包括源连接层10。所述源连接层10材料优选的为钼、钼铌合金、铝、铝钕合金、钛、铜中的一种或多种材料形成的单层或多层复合叠层。
优选的是，本实施例提供的阵列基板还包括源过渡层9。
需要说明的是，源过渡层9的作用是使得源连接层10与源极601电连接，因为源连接层10的材料为金属或合金，源极601则由透明导电层构成，如果直接将源连接层10与源极601连接，而不设置源过渡层9，仍会存在源连接层10与源极601的接触不良，导致在将源连接层10与数据线相连时，数据信号不能准确传输到像素电极8上，从而影响像素电极8电压的准确性和稳定性，进而影响液晶显示装置的显示效果。因此，本实施例提供的阵列基板上，在源极601和源连接层10之间还设置了源过渡层9。所述源过渡层9的材料为重掺杂的非晶硅（N+a-Si），这种材料能保证其良好的导电性能，也就保证了数据信号能准确的传输到像素电极8上。
进一步优选的是，所述源过渡层9与所述源连接层10图案相同。
如图2所示，源连接层10、源过渡层9和源极601的图案相同，这主要是为了制作工艺简单（即这些结构可在一次构图工艺中产生），事实上，源连接层10、源过渡层9和源极601的图案可以不同，根据具体需要具体设定。
需要进一步说明的是，图2中，在漏极602上方也有两层，分别为：与源过渡层9同层形成的过渡层薄膜和与源连接层10同层形成的金属层薄膜。这两层的存在对薄膜晶体管的性能并无影响，故从简化工艺的角度可将其保留，当然它们可以通过一定方式被去除。
本实施例提供的阵列基板还优选的包括：覆盖所述薄膜晶体管区Q1和像素单元之间区域的钝化层7。该钝化层的作用在于保护薄膜晶体管等结构，如图2所示，在薄膜晶体管区Q1有钝化层7，而显示区Q2像素电极8上方没有钝化层7，可以理解的是，像素电极8要与公共电极形成电场，上方不能设置钝化层7。
优选的是，所述阵列基板还包括设于有源区401上的刻蚀阻挡区5，不难理解的是，所述刻蚀阻挡区5的作用是确保在对透明导电层薄膜刻蚀时，有源区401不被刻蚀。
需要说明的是，本实施例提供的阵列基板的薄膜晶体管是以底栅型为例进行说明的，事实上，本发明所提及的技术方案也同样适用于包括顶栅型结构薄膜晶体管的阵列基板，只要源极601、漏极602与像素电极8由同层透明导电层薄膜产生即可。
需要说明的是，本实施例提供的阵列基板是以不包括公共电极（即公共电极设于彩膜基板上）的形式为例的，但若公共电极也设于阵列基板上（即为IPS模式或ADS模式的阵列基板），也是可行的，只要其源极601、漏极602与像素电极8由同层透明导电层薄膜产生即可。另外，图中没有显示出数据线，但数据线只要与源连接层10相连（可使用过孔，也可直接连接等）即可。
本发明的阵列基板包括薄膜晶体管区Q1和显示区Q2，所述薄膜晶体管区Q1和显示区Q2还包括透明导电层，因为本发明的阵列基板的源极601、漏极602和像素电极8都是由同一层透明导电层薄膜产生的，故其制作工艺简单，制作成本低。
实施例2：
本实施例提供一种阵列基板的制作方法，所述阵列基板包括：栅极2、栅极绝缘层3、源极601、漏极602、像素电极8和有源区401，如图3至10所示，具体包括以下步骤：
S01、在基板1上通过构图工艺形成包括栅极2的图形。所述构图工艺通常包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。其中，栅极2的材料为钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、钛（Ti）、铜（Cu）中的一种或多种材料形成的单层或多层复合叠层。优选为钼（Mo）、铝（Al）或含钼（Mo）、铝（Al）的合金组成的单层或多层复合膜；优选厚度为100nm～3000nm。
S02、在完成上述步骤的基板1上形成包括栅极绝缘层3的图形。其中栅极绝缘层3由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、铝的氧化物（AlOx）等中的一种或两种组成的多层复合膜组成。所述栅极绝缘层3优选的用等离子体增强化学气相沉积技术(Plasma EnhancedChemical Vapor Deposition，PECVD)形成。
上述两步可以根据不同的需要具体设定，例如，其中还可包括形成栅极线等步骤（例如与栅极2同步形成），本发明不做限定。
S03、在完成上述步骤的基板1上通过构图工艺形成包括有源区401和刻蚀阻挡区5的图形。
优选的是，S03步骤具体包括以下：
S031、依次形成有源层薄膜和刻蚀阻挡层薄膜，同时，在刻蚀阻挡层薄膜上方形成光刻胶层，所述形成薄膜通常有沉积、涂敷、溅射等多种方式，其中，有源层薄膜与所述栅极2对应的部分构成有源区401，刻蚀阻挡层薄膜与有源区401相对应的部分形成刻蚀阻挡区5；
其中，有源层薄膜为金属氧化物半导体薄膜，如氧化铟镓锌、氧化铟锌、氧化铟镓锡等。
蚀刻阻挡层薄膜可以由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、（铝的氧化物）AlOx或由其中两种或三种组成的多层叠层膜组成。所述蚀刻阻挡层薄膜含有较低的氢含量。
S032、对光刻胶层进行曝光、显影，同时保留与刻蚀阻挡区相对应的光刻胶层；
S033、去除无光刻胶遮挡的刻蚀阻挡层薄膜，形成包括刻蚀阻挡区5的图形；
需要说明的是，本步骤保留显示区Q2的有源层4，以简化工艺，但事实上显示区Q2的有源层4部分没有实际作用，去除亦可。
去除剩余的光刻胶层。
S04、形成透明导电层薄膜，通过构图工艺用透明导电层薄膜形成包括源极601、漏极602的图形。
如图3至7所示，S04步骤优选的具体包括以下：
S041、依次形成包括透明导电层薄膜、过渡层薄膜以及金属层薄膜的图形；
其中，透明导电层薄膜优选的使用ITO（氧化铟锡）材料制作，用溅射成膜的方法制备非晶态的ITO（氧化铟锡）薄膜，再通过退火使之晶化。透明导电层薄膜的厚度优选的为20～150nm。
所述过渡层薄膜优选的使用重掺杂的非晶硅（N+a-Si）制成，具体的工艺可以采用等离子体增强化学气相沉积技术形成过渡层薄膜，沉积温度在350℃以下，过渡层薄膜的厚度为
Figure BDA0000343145530000091
优选为
Figure BDA0000343145530000101
所述金属层薄膜优选的为钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、Ti、Cr、Cu中的一种或多种材料形成的单层或多层复合叠层。优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜；其厚度优选的为100nm～3000nm。
S042、通过构图工艺去除与有源区相对应的金属层薄膜、过渡层薄膜和透明导电层薄膜，以及各像素单元之间区域的金属层薄膜、过渡层薄膜、透明导电层薄膜以及有源层薄膜，形成包括源连接层10、源过渡层9、源极601和漏极602的图形。
需要说明的是，如图4至6所示，去除有源区401和各像素单元之间区域的金属层薄膜、过渡层薄膜、透明导电层薄膜和有源层薄膜的过程是同步进行的，但是因为在有源区401上方有刻蚀阻挡区5，因此在同步去除有源层4时，真正去除的只是各像素单元之间区域的有源层薄膜，有源区的有源层薄膜不被刻蚀。
所述去除与有源区相对应的金属层薄膜、过渡层薄膜和透明导电层薄膜，以及各像素单元之间区域的金属层薄膜、过渡层薄膜、透明导电层薄膜和有源层薄膜优选的方法包括：
S0421、如图4所示，对金属层薄膜进行湿刻，从而形成了包括源连接层10的图形，但此时去除的只是有源区和各像素单元之间区域的金属层薄膜，而对显示区Q2的金属层薄膜进行保留；
S0422、如图5所示，对过渡层薄膜进行干刻，去除有源区和各像素单元之间区域的过渡层薄膜，同理，保留其他区域的过渡层薄膜（因为其被覆盖在未被刻蚀的金属层薄膜之下，故不会被刻蚀）；
S0423、如图6所示，对有源区的透明导电层薄膜和各像素单元之间区域的透明导电层薄膜与有源层薄膜进行湿刻，也就是说，在薄膜晶体管区Q1，所述透明导电层薄膜在有源区处断开，同时形成断开的源极601和漏极602（该漏极602与像素电极8相连）；在各像素单元之间区域透明导电层薄膜和有源层薄膜同时被去除，也就是各相邻像素单元之间没有多余的层。
具体的，如图7所示，所述阵列基板包括多个像素单元，每个像素单元包括薄膜晶体管区Q1和显示区Q2。需要说明的是，为了清楚的显示结构，图7中仅画出了源极601、漏极602、栅极2、像素电极8和刻蚀阻挡层5，并没有画出栅绝缘层3、源过渡层9、源连接层10等层，本领域技术人员应当理解并知晓其他层的结构和位置。可见，S04步骤后，透明导电层薄膜在有源区处断开，裸露出刻蚀阻挡区5，并形成了源极601（实际上源极601上方还有源过渡层9和源连接层10，未画出）和漏极602（图中为了显示出漏极602与像素电极8直接相连而做出了标示，但实际上漏极602上还覆盖有剩余的过渡层薄膜和金属层薄膜）。同时，如图7中所示，也去除了各像素之间区域的金属层薄膜、过渡层薄膜、透明导电层薄膜和有源层薄膜，使得各相邻像素之间没有多余的层。
S05、通过构图工艺用透明导电层薄膜形成包括像素电极8的图形。
如图8至10所示，S05步骤优选的具体包括以下：
S051、如图8所示，形成钝化层7，并在钝化层7上涂覆光刻胶层；
其中，所述钝化层7优选的由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、铝的氧化物（AlOx）或由其中两种或多种组成的多层叠层膜组成，钝化层7可以用等离子体增强化学气相沉积技术制作，其特点是膜层含有较低的低氢含量、并且有很好的表面特性。
S052、对光刻胶层进行曝光、显影，其中显示区Q2无剩余光刻胶层；
S053、如图9所示，通过干刻法去除显示区Q2无光刻胶层遮挡的钝化层7；
如图10所示，通过湿刻法去除显示区Q2无光刻胶层遮挡的金属层薄膜；
通过干刻法去除显示区Q2无光刻胶遮挡的过渡层薄膜，使透明导电层薄膜暴露形成包括像素电极8的图形，即形成图2所示的阵列基板；也就是说，在本步骤（S05）的形成包括像素电极8的图形的过程中，实际并未对透明导电层薄膜进行刻蚀，只是去除了显示区Q2中的钝化层7、金属层薄膜、过渡层薄膜，从而使显示区Q2的透明导电层薄膜暴露形成包括像素电极8的图形；
S054、去除剩余的光刻胶层。
需要说明的是，因为过渡层薄膜可以通过干刻法去除，使得位于显示区Q2的透明导电层薄膜在去除过渡层薄膜这一步时不会受到不良影响。这是因为对于透明导电层薄膜来说，若位于其上的层需要通过湿刻去除的话，必然也会将透明导电层薄膜去除一部分，干刻法则不能去除透明导电层薄膜。
需要进一步说明的是，在显示区Q2如果没有过渡层薄膜和金属层薄膜也是可行的，也就是说，在S05步骤之前（S04步骤）已经去除了透明电极层上的过渡层薄膜和金属层薄膜，或者本实施例的阵列基板薄膜晶体管区Q1和显示区Q2都不包括过渡层薄膜和金属层薄膜（这种情况下，数据线与源极601的电连接性能不好，但是也是可行的），即显示区Q2透明导电层上方就是钝化层7，可以直接通过干刻法去除所述钝化层7，也可以形成像素电极8。
本实施例提供的阵列基板制作方法，虽然增加了源过渡层9和源连接层10，但是因为这两层是同源极601和漏极602在一次构图工艺中制作得到的，并没有增加更多的构图工艺，同时，由于本实施的阵列基板上的源极601、漏极602和像素电极8是由同一层透明导电层薄膜形成的，无需通过钝化层7过孔使得像素电极8与漏极602连接，将现有技术中需要通过6道光刻分别形成栅极2，氧化物有源层4，刻蚀阻挡区5，源极601和漏极602，钝化层7过孔和像素电极8的氧化物薄膜晶体管阵列基板的制作方法简化为只需4道光刻的阵列基板制作方法，故其制作工艺简单，制作成本低。
实施例3：
本实施例提供了一种显示装置，该显示装置包括实施例1中所述的阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置中具有实施例1中的阵列基板，故其制作工艺简单，制作成本低。
当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种阵列基板的制作方法，所述阵列基板包括：栅极、栅极绝缘层、源极、漏极、像素电极和有源区，其特征在于，所述阵列基板的制作方法包括以下步骤：
在基板上通过构图工艺形成包括栅极的图形，并形成栅极绝缘层；
在完成上述步骤的基板上通过构图工艺形成包括有源区和刻蚀阻挡区的图形；
形成透明导电层薄膜，通过构图工艺用透明导电层薄膜形成包括源极、漏极的图形；
通过构图工艺用透明导电层薄膜形成包括像素电极的图形。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过构图工艺形成包括有源区和刻蚀阻挡区的图形具体包括：
依次形成有源层薄膜和刻蚀阻挡层薄膜，其中，有源层薄膜与所述栅极对应的部分构成有源区，并在刻蚀阻挡层薄膜上涂覆光刻胶层；
对光刻胶层进行曝光、显影，保留刻蚀阻挡区的光刻胶层；
去除无光刻胶遮挡的刻蚀阻挡层薄膜，形成刻蚀阻挡区的图形；
去除剩余的光刻胶层。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述形成透明导电层薄膜，通过构图工艺用透明导电层薄膜形成包括源极、漏极的图形具体包括：
依次形成透明导电层薄膜、过渡层薄膜、金属层薄膜；
通过构图工艺去除与有源区相对应的金属层薄膜、过渡层薄膜和透明导电层薄膜，以及各像素单元之间区域的金属层薄膜、过渡层薄膜、透明导电层薄膜和有源层薄膜，形成包括源连接层、源过渡层、源极和漏极的图形。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述阵列基板包括多个像素单元，每个像素单元包括薄膜晶体管区和显示区，所述通过构图工艺用透明导电层薄膜形成像素电极的图形具体包括：
形成钝化层，并在钝化层上涂覆光刻胶层；
对光刻胶层进行曝光、显影，其中显示区无剩余光刻胶层；
通过干刻法去除显示区无光刻胶层遮挡的钝化层；
通过湿刻法去除显示区无光刻胶层遮挡的金属层薄膜；
通过干刻法去除显示区无光刻胶遮挡的过渡层薄膜，使透明导电层薄膜暴露形成像素电极；
去除剩余的光刻胶层。
5.一种阵列基板，包括多个像素单元，每个像素单元包括薄膜晶体管区和显示区，所述薄膜晶体管区设有薄膜晶体管，所述薄膜晶体管包括：栅极、栅极绝缘层、有源区，其特征在于，
所述薄膜晶体管区和显示区还包括透明导电层，所述透明导电层在薄膜晶体管区构成薄膜晶体管的源极和漏极，在显示区构成像素电极。
6.根据权利要求5所述的阵列基板，其特征在于，还包括：位于所述源极上的源过渡层和位于所述源过渡层上的源连接层。
7.根据权利要求6所述的阵列基板，其特征在于，所述源极、源过渡层、源连接层图案相同。
8.根据权利要求6所述的阵列基板，其特征在于，所述源过渡层的材料为重掺杂的非晶硅；所述源连接层为钼、钼铌合金、铝、铝钕合金、钛、铜中的一种或多种材料形成的单层或多层复合叠层。
9.根据权利要求5所述的阵列基板，其特征在于，还包括钝化层，所述钝化层覆盖所述薄膜晶体管区。
10.根据权利要求5所述的阵列基板，其特征在于，所述有源区的材料为金属氧化物半导体。
11.根据权利要求5所述的阵列基板，其特征在于，还包括设于有源区上的刻蚀阻挡区。
12.一种显示装置，其特征在于，包括权利要求5～11中任意一项的阵列基板。
CN201310269161.6A 2013-06-28 2013-06-28 阵列基板及其制作方法和显示装置 Active CN103354218B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310269161.6A CN103354218B (zh) 2013-06-28 2013-06-28 阵列基板及其制作方法和显示装置
US14/348,434 US9324735B2 (en) 2013-06-28 2013-12-16 Array substrate and manufacturing method thereof, display panel and display device
PCT/CN2013/089530 WO2014206035A1 (zh) 2013-06-28 2013-12-16 阵列基板及其制作方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310269161.6A CN103354218B (zh) 2013-06-28 2013-06-28 阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN103354218A true CN103354218A (zh) 2013-10-16
CN103354218B CN103354218B (zh) 2016-12-28

Family

ID=49310568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310269161.6A Active CN103354218B (zh) 2013-06-28 2013-06-28 阵列基板及其制作方法和显示装置

Country Status (3)

Country Link
US (1) US9324735B2 (zh)
CN (1) CN103354218B (zh)
WO (1) WO2014206035A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928475A (zh) * 2014-04-10 2014-07-16 昆山龙腾光电有限公司 Tft阵列基板、显示面板及其制作方法
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
CN104241395A (zh) * 2014-09-10 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、以及显示装置
WO2014206035A1 (zh) * 2013-06-28 2014-12-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN104362155A (zh) * 2014-11-24 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2015096298A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105870202A (zh) * 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN106298810A (zh) * 2016-09-23 2017-01-04 上海天马微电子有限公司 阵列基板制造方法、阵列基板、显示面板及显示装置
US9793361B2 (en) 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
CN107910378A (zh) * 2017-11-14 2018-04-13 京东方科技集团股份有限公司 Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN109901336A (zh) * 2019-04-02 2019-06-18 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN110391283A (zh) * 2019-07-31 2019-10-29 上海天马微电子有限公司 有机发光显示面板和有机发光显示装置
CN110767701A (zh) * 2018-12-29 2020-02-07 昆山国显光电有限公司 Oled阵列基板、显示屏及显示终端
CN111180524A (zh) * 2020-01-21 2020-05-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示面板及其制备方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514032A (zh) * 2016-01-11 2016-04-20 深圳市华星光电技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN107591411A (zh) * 2017-07-06 2018-01-16 惠科股份有限公司 一种显示面板和显示装置
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692740B2 (en) * 2002-05-30 2010-04-06 Sharp Kabushiki Kaisha Liquid crystal display having a reflective electrode formed on an organic resin film
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
US20110175088A1 (en) * 2010-01-18 2011-07-21 Jong In Kim Thin-Film Transistor Substrate and Method of Fabricating the Same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273920A (en) * 1992-09-02 1993-12-28 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface
KR20060131316A (ko) * 2005-06-15 2006-12-20 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
CN100570863C (zh) 2006-01-13 2009-12-16 中华映管股份有限公司 像素结构及其制造方法
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN103354218B (zh) * 2013-06-28 2016-12-28 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692740B2 (en) * 2002-05-30 2010-04-06 Sharp Kabushiki Kaisha Liquid crystal display having a reflective electrode formed on an organic resin film
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
US20110175088A1 (en) * 2010-01-18 2011-07-21 Jong In Kim Thin-Film Transistor Substrate and Method of Fabricating the Same

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324735B2 (en) 2013-06-28 2016-04-26 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
WO2014206035A1 (zh) * 2013-06-28 2014-12-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
WO2015096298A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US9698278B2 (en) 2013-12-24 2017-07-04 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate, display device
CN103943632B (zh) * 2013-12-31 2017-03-08 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
US9470916B2 (en) 2013-12-31 2016-10-18 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, method of manufacturing array substrate, and liquid crystal display
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
CN103928475A (zh) * 2014-04-10 2014-07-16 昆山龙腾光电有限公司 Tft阵列基板、显示面板及其制作方法
CN104241395A (zh) * 2014-09-10 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、以及显示装置
CN104241395B (zh) * 2014-09-10 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、以及显示装置
US9793361B2 (en) 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
US20160148952A1 (en) * 2014-11-24 2016-05-26 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method and display device
CN104362155A (zh) * 2014-11-24 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9716112B2 (en) * 2014-11-24 2017-07-25 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method and display device
WO2017219422A1 (zh) * 2016-06-21 2017-12-28 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN105870202A (zh) * 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN106298810A (zh) * 2016-09-23 2017-01-04 上海天马微电子有限公司 阵列基板制造方法、阵列基板、显示面板及显示装置
CN107910378A (zh) * 2017-11-14 2018-04-13 京东方科技集团股份有限公司 Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
US10741692B2 (en) 2017-11-14 2020-08-11 Boe Technology Group Co., Ltd. LTPS thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, and display device
CN110767701A (zh) * 2018-12-29 2020-02-07 昆山国显光电有限公司 Oled阵列基板、显示屏及显示终端
CN110767701B (zh) * 2018-12-29 2022-10-21 昆山国显光电有限公司 Oled阵列基板、显示屏及显示终端
CN109901336A (zh) * 2019-04-02 2019-06-18 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN110391283A (zh) * 2019-07-31 2019-10-29 上海天马微电子有限公司 有机发光显示面板和有机发光显示装置
CN111180524A (zh) * 2020-01-21 2020-05-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示面板及其制备方法、显示装置
CN111180524B (zh) * 2020-01-21 2023-04-18 合肥鑫晟光电科技有限公司 薄膜晶体管、显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2014206035A1 (zh) 2014-12-31
US9324735B2 (en) 2016-04-26
US20150318311A1 (en) 2015-11-05
CN103354218B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN103354218B (zh) 阵列基板及其制作方法和显示装置
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
EP3185305B1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
US10340354B2 (en) Manufacturing method of thin-film transistor (TFT) array substrate
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN102543864A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN103531639A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN103021942B (zh) 阵列基板及其制造方法、显示装置
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN102610564A (zh) Tft阵列基板的制作方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN103700670A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant