CN104241395A - 一种薄膜晶体管、阵列基板、以及显示装置 - Google Patents
一种薄膜晶体管、阵列基板、以及显示装置 Download PDFInfo
- Publication number
- CN104241395A CN104241395A CN201410456916.8A CN201410456916A CN104241395A CN 104241395 A CN104241395 A CN 104241395A CN 201410456916 A CN201410456916 A CN 201410456916A CN 104241395 A CN104241395 A CN 104241395A
- Authority
- CN
- China
- Prior art keywords
- structural portion
- active layer
- drain electrode
- source electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000002905 metal composite material Substances 0.000 claims description 3
- 239000002077 nanosphere Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 27
- 239000011258 core-shell material Substances 0.000 description 9
- 230000005525 hole transport Effects 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000035800 maturation Effects 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000003980 solgel method Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001006 microwave--polyol method Methods 0.000 description 1
- 238000005325 percolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010189 synthetic method Methods 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明涉及显示技术领域，特别涉及一种薄膜晶体管、阵列基板、以及显示装置，用以解决现有技术中存在的TFT的开态电流与关态电流的比值比较小的问题。本发明实施例提供的TFT，包括栅极，位于所述栅极上的有源层，以及分别位于所述有源层两侧、且与所述有源层均部分交叠的源极和漏极；所述有源层包括：至少一个第一结构部和至少一个第二结构部，所述第一结构部的材料为半导体，所述第二结构部的材料为设定导体，所述设定导体的导电性能优于导通后的所述半导体；其中，当在所述栅极上施加开启电压时，位于所述源极和所述漏极之间的导电通道包括所述第一结构部和所述第二结构部。本发明实施例增大了TFT的开态电流与关态电流的比值。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管、阵列基板、以及显示装置。
背景技术
显示装置的阵列基板包括衬底基板、以及位于衬底基板内侧的多条相互交叉以界定多个像素单元的栅线和数据线，其中，每个像素单元中设置有TFT(Thin Film Transistor，薄膜晶体管)和与所述TFT电性连接的像素电极。
以底栅结构的TFT为例，每个像素单元的TFT包括位于衬底基板上的栅极、位于栅极上的有源层、以及分别位于所述有源层两侧、且与所述有源层均部分交叠的源极和漏极；其中，当在栅极上施加开启电压时，有源层导通，使得源极的电子通过导通后的有源层传输到所述漏极，以及使得漏极的空穴通过导通后的有源层传输到所述源极；而当在栅极上施加关闭电压时，有源层关断，使得源极和漏极之间的电子和空穴传输中断。
其中，为了减小所述源极和漏极与所述有源层之间的接触电阻，以提高TFT的性能，TFT一般还包括：位于所述源极和漏极所在膜层与所述有源层之间，且位于所述源极与所述有源层的交叠区域的第一欧姆接触部、以及位于所述漏极与所述有源层的交叠区域的第二欧姆接触部。
在传统工艺中，有源层的材料一般为导电率比较低的非晶硅半导体，因此，在栅极上施加开启电压以导通有源层后，所述有源层的导电性比较差，使得源极的电子和漏极的空穴的迁移率比较小，从而使得TFT的开态电流比较小，进而使得TFT的开态电流与关态电流的比值比较小，导致TFT不能有效驱动大面积的显示装置，比如，大面积的OLED(有机发光二极管)。
目前，为了增大TFT的开态电流，有源层的材料一般为掺杂半导体、晶化半导体或者金属氧化物半导体等导电率比较高的半导体材料；但是，由于有源层材料的导电率提高了，因此，在增大TFT的开态电流的同时，TFT的关态电流也增大了，使得TFT的开态电流与关态电流的比值仍然比较小，进一步地，使得TFT仍然不能有效驱动大面积的显示装置。
综上所述，目前，TFT的开态电流与关态电流的比值比较小，使得TFT不能有效驱动大面积的显示装置。
发明内容
本发明实施例提供的一种薄膜晶体管、阵列基板、以及显示装置，用以解决现有技术中存在的TFT的开态电流与关态电流的比值比较小的问题。
第一方面，本发明实施例提供的一种TFT，包括栅极，位于所述栅极上的有源层，以及分别位于所述有源层两侧、且与所述有源层均部分交叠的源极和漏极，其中：
所述有源层包括：至少一个第一结构部和至少一个第二结构部，所述第一结构部的材料为半导体，所述第二结构部的材料为设定导体，所述设定导体的导电性能优于导通后的所述半导体；
其中，当在所述栅极上施加开启电压时，位于所述源极和所述漏极之间的导电通道包括所述第一结构部和所述第二结构部。
较佳地，所述TFT还包括：位于所述源极和漏极所在膜层与所述有源层之间，且位于所述源极与所述有源层的交叠区域的第一欧姆接触部、以及位于所述漏极与所述有源层的交叠区域的第二欧姆接触部；
当在所述栅极上施加开启电压时，位于所述第一欧姆接触部与第二欧姆接触部之间、位于所述第一欧姆接触部与漏极之间、以及位于所述源极与第二欧姆接触部之间的导电通道均包括所述第一结构部和所述第二结构部。
较佳地，每个所述第二结构部内嵌于一个所述第一结构部；且，
每个所述第一结构部内嵌有至少一个所述第二结构部。
较佳地，所述有源层包括多个第一结构部和多个第二结构部，且所述第一结构部和第二结构部的尺寸的量级为纳米级；
每个所述第一结构部内嵌有一个所述第二结构部。
较佳地，每个所述第一结构部完全包覆所述第二结构部。
较佳地，所述第二结构部为纳米球，所述第二结构部和完全包覆所述第二结构部的所述第一结构部构成球形或者类球形；或者，
所述第二结构部为纳米棒，所述第二结构部和完全包覆所述第二结构部的所述第一结构部构成棒形。
较佳地，所述第一结构部和第二结构部的尺寸的量级为微米级。
较佳地，所述第一结构部的尺寸的量级为微米级，且所述第二结构部的尺寸的量级为纳米级。
较佳地，所述设定导体包括金属、金属复合物和有机导体中的一种。
第二方面，本发明实施例提供的一种阵列基板，包括所述的TFT。
第三方面，本发明实施例提供的一种显示装置，包括所述的阵列基板。
与现有技术相比，本发明实施例的有益效果如下：
在本发明实施例中，TFT包括：栅极，位于所述栅极上的有源层，以及分别位于所述有源层两侧、且与所述有源层均部分交叠的源极和漏极；所述有源层包括：至少一个第一结构部和至少一个第二结构部，所述第一结构部的材料为半导体，所述第二结构部的材料为设定导体，所述设定导体的导电性能优于导通后的所述半导体；其中，当在所述栅极上施加开启电压时，位于所述源极和所述漏极之间的导电通道包括所述第一结构部和所述第二结构部；
当在所述栅极上施加开启电压时，位于所述源极和所述漏极之间的导电通道包括所述第一结构部和所述第二结构部，所述源极的电子通过所述第一结构部和所述第二结构部传输到所述漏极，所述漏极的空穴通过所述第一结构部和所述第二结构部传输到所述源极；当在所述栅极上施加关闭电压时，各所述第一结构部转变为不导电状态，使得位于所述源极和所述漏极之间的导电通道断开，从而使得所述源极和漏极之间的电子和空穴传输中断；
由于当在所述栅极上施加开启电压时，所述源极的电子会通过所述第一结构部和导电性能优于导通后的半导体的所述第二结构部传输到所述漏极，以及所述漏极的空穴会通过所述第一结构部和导电性能优于导通后的半导体的所述第二结构部传输到所述源极，因此，提高了源极电子和漏极空穴的迁移率，从而增大了TFT的开态电流；而且，由于当在所述栅极上施加关闭电压时，各所述第一结构部转变为不导电状态，使得所述源极和漏极之间的电子和空穴传输中断，因此，TFT的关态电流保持不变；使得TFT的开态电流与关态电流的比值增大了。
附图说明
图1a和图1b为本发明实施例中TFT的结构示意图；
图2a～图2f为本发明实施例中有源层的结构示意图；
图3为本发明实施例中第二结构部完全内嵌于第一结构部的结构示意图；
图4为本发明实施例中第一结构部完全包覆第二结构部的结构示意图。
具体实施方式
为了清楚说明本发明实施例的方案，下面结合说明书附图对本发明实施例作进一步详细描述。
需要说明的是，本发明所提到的方向用语，如表示方向的“上”、“下”，仅是参考附图的方向以说明及理解本发明，而不用于限制本发明实施例；而且，附图中各层膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
较佳地，如图1a所示，本发明实施例提供的一种TFT，包括栅极1，位于栅极1上的有源层2，以及分别位于有源层2两侧、且与有源层2均部分交叠的源极3和漏极4；
有源层2包括：至少一个第一结构部和至少一个第二结构部，第一结构部的材料为半导体，第二结构部的材料为设定导体，设定导体的导电性能优于导通后的半导体；
其中，当在栅极1上施加开启电压时，位于源极3和漏极4之间的导电通道包括第一结构部和第二结构部。
实施中，与现有技术相比，当在栅极上施加开启电压时，位于源极和漏极之间的导电通道包括第一结构部和第二结构部，源极的电子通过第一结构部和第二结构部传输到漏极，漏极的空穴通过第一结构部和第二结构部传输到源极；当在栅极上施加关闭电压时，各第一结构部转变为不导电状态，使得位于源极和漏极之间的导电通道断开，从而使得源极和漏极之间的电子和空穴传输中断；
由于当在栅极上施加开启电压时，源极的电子会通过第一结构部和导电性能优于导通后的半导体的第二结构部传输到漏极，以及漏极的空穴会通过第一结构部和导电性能优于导通后的半导体的第二结构部传输到源极，因此，提高了源极电子和漏极空穴的迁移率，从而增大了TFT的开态电流；而且，由于当在所述栅极上施加关闭电压时，各所述第一结构部转变为不导电状态，使得所述源极和漏极之间的电子和空穴传输中断，因此，TFT的关态电流保持不变；使得TFT的开态电流与关态电流的比值增大了，优化了TFT的性能，在一定程度上提高了TFT实现有效驱动大面积显示装置的可能性。
需要说明的是，有源层包括的第一结构部和第二结构部的结构特征只要满足如下条件即可，任一种可以满足如下条件的第一结构部和第二结构部均适用于本发明实施例：当在栅极上施加开启电压时，位于源极和漏极之间的导电通道包括第一结构部和第二结构部。
需要说明的是，由于可以满足所述条件的第一结构部和第二结构部的结构特征的实施方式无法穷举，下面将仅对其中的几种进行介绍。
一、第一结构部和第二结构部的结构特征具体为：源极和漏极仅与至少部分第一结构部接触。
比如，如图2a所示，有源层包括：两个第一结构部21和一个第二结构部22；第二结构部22与源极3和漏极4均不接触，且两端各与一个第一结构部21接触；一端与第二结构部22接触的一个第一结构部21的另一端与源极3接触，一端与第二结构部22接触的另一个第一结构部21的另一端与漏极4接触。
实施中，在图2a中，各第二结构部与源极和漏极均不接触，而部分第一结构部与源极接触，其余部分第一结构部与漏极接触；由于源极电子和漏极空穴在传输时会选择导电性能更好的材料进行传输，因此，当在栅极上施加开启电压时，位于源极和漏极之间的导电通道必然包括第一结构部和第二结构部。
二、第一结构部和第二结构部的结构特征具体为：源极仅与至少部分第二结构部接触，而漏极仅与至少部分第一结构部接触。
比如，如图2b所示，有源层包括：两个第一结构部21和一个第二结构部22；第二结构部22的一端与源极3接触，且另一端与其中一个第一结构部21接触；一端与第二结构部22接触的第一结构部21的另一端与另一个第一结构部21接触；一端与第一结构部21接触的第一结构部21的另一端与漏极4接触。
实施中，在图2b中，各第二结构部与源极接触，而部分第一结构部与漏极接触，其余部分第一结构部与源极和漏极均不接触；因此，当在栅极上施加开启电压时，位于源极和漏极之间的导电通道必然包括第一结构部和第二结构部。
三、第一结构部和第二结构部的结构特征具体为：源极仅与至少部分第一结构部接触，而漏极仅与至少部分第二结构部接触。
比如，如图2c所示，有源层包括：两个第一结构部21和一个第二结构部22；第二结构部22的一端与漏极4接触，且另一端与其中一个第一结构部21接触；一端与第二结构部22接触的第一结构部21的另一端与另一个第一结构部21接触；一端与第一结构部21接触的第一结构部21的另一端与源极3接触。
实施中，在图2c中，各第二结构部与漏极接触，而部分第一结构部与源极接触，其余部分第一结构部与源极和漏极均不接触；因此，当在栅极上施加开启电压时，位于源极和漏极之间的导电通道必然包括第一结构部和第二结构部。
四、第一结构部和第二结构部的结构特征具体为：源极和漏极仅与至少部分第二结构部接触，且当在栅极上施加开启电压时，位于源极和漏极之间的导电通道包括第一结构部和第二结构部。
比如，如图2d所示，有源层包括：一个第一结构部21和两个第二结构部22；一个第二结构部22的一端与源极3接触，另一个第二结构部22的一端与漏极4接触，第一结构部21的两端分别与该两个第二结构部22接触。
实施中，在图2d中，部分第二结构部与源极接触，另一部分第二结构部与漏极接触，第一结构部与第二结构部接触；因此，当在栅极上施加开启电压时，位于源极和漏极之间的导电通道包括第一结构部和第二结构部。
五、第一结构部和第二结构部的结构特征具体为：各第二结构部内嵌于第一结构部。
比如，如图2e所示，有源层包括：一个第一结构部21和一个第二结构部22，其中，第二结构部22内嵌于第一结构部21；第一结构部21与源极3和漏极4均接触；第二结构部22与源极3和漏极4均不接触。
实施中，在图2e中，各第二结构部内嵌于第一结构部，由于源极电子和漏极空穴在传输时会选择导电性能更好的材料进行传输；因此，当在栅极上施加开启电压时，位于源极和漏极之间的导电通道包括第一结构部和第二结构部。
较佳地，如图1b所示，本发明实施例提供的TFT还包括：位于源极3和漏极4所在膜层与有源层2之间，且位于源极3与有源层2的交叠区域的第一欧姆接触部5a、以及位于漏极4与有源层2的交叠区域的第二欧姆接触部5b；
当在栅极1上施加开启电压时，位于第一欧姆接触部5a与第二欧姆接触部5b之间、位于第一欧姆接触部5a与漏极4之间、以及位于源极3与第二欧姆接触部5b之间的导电通道均包括第一结构部和第二结构部。
实施中，当在栅极上施加开启电压时，位于源极和漏极之间、位于第一欧姆接触部与第二欧姆接触部之间、位于第一欧姆接触部与漏极之间、以及位于源极与第二欧姆接触部之间的导电通道均包括第一结构部和第二结构部，从而使得源极的电子均会通过第一结构部和第二结构部传输到漏极，漏极的空穴也均会通过第一结构部和第二结构部传输到源极；当在栅极上施加关闭电压时，各第一结构部转变为不导电状态，使得位于源极和漏极之间、位于第一欧姆接触部与第二欧姆接触部之间、位于第一欧姆接触部与漏极之间、以及位于源极与第二欧姆接触部之间的导电通道均断开，从而使得源极和漏极之间的电子和空穴传输中断；
由于当在栅极上施加开启电压时，源极的电子会通过第一结构部和导电性能优于导通后的半导体的第二结构部传输到漏极，以及漏极的空穴会通过第一结构部和导电性能优于导通后的半导体的第二结构部传输到源极，因此，提高了源极电子和漏极空穴的迁移率，从而增大了TFT的开态电流；而且，由于当在所述栅极上施加关闭电压时，各所述第一结构部转变为不导电状态，使得所述源极和漏极之间的电子和空穴传输中断，因此，TFT的关态电流保持不变；使得TFT的开态电流与关态电流的比值增大了，优化了TFT的性能，在一定程度上提高了TFT实现有效驱动大面积显示装置的可能性。
实施中，通过设置第一欧姆接触部和第二欧姆接触部，可以减小源极和漏极与有源层之间的接触电阻，进一步提高TFT的性能。
需要说明的是，当本发明实施例提供的TFT还包括第一欧姆接触部与第二欧姆接触部时，有源层包括的第一结构部和第二结构部的结构特征只要满足如下条件即可，任一种可以满足如下条件的第一结构部和第二结构部均适用于本发明实施例：当在栅极上施加开启电压时，位于源极和漏极之间、位于第一欧姆接触部与第二欧姆接触部之间、位于第一欧姆接触部与漏极之间、以及位于源极与第二欧姆接触部之间的导电通道均包括第一结构部和第二结构部。
需要说明的是，对于包含第一欧姆接触部与第二欧姆接触部的TFT，其有源层包含的第一结构部和第二结构部的结构特征的实施方式，与，对于不包含第一欧姆接触部与第二欧姆接触部的TFT，其有源层包含的第一结构部和第二结构部的结构特征的实施方式类似，在此不再赘述。
较佳地，从对本发明实施例的方案的描述可以看出，可以不将第二结构部内嵌于第一结构部，以解决本发明实施例提出的问题，比如，如图2a～图2d所示；为了尽可能增大TFT的开态电流与关态电流的比值，也可以将各第二结构部内嵌于第一结构部，以解决本发明实施例提出的问题，比如，如图2e所示。
下面将对本发明实施例中将各第二结构部内嵌于第一结构部，以解决本发明实施例提出的问题的方案进行详细介绍。
较佳地，每个所述第二结构部内嵌于一个所述第一结构部；且，
每个所述第一结构部内嵌有至少一个所述第二结构部。
实施中，通过将各第二结构部内嵌于第一结构部，
对于不包含第一欧姆接触部与第二欧姆接触部的TFT：当在栅极上施加开启电压时，位于源极和漏极之间的导电通道包括第一结构部和第二结构部，从而可以增大TFT的开态电流与关态电流的比值；
对于包含第一欧姆接触部与第二欧姆接触部的TFT：当在栅极上施加开启电压时，位于源极和漏极之间、位于第一欧姆接触部与第二欧姆接触部之间、位于第一欧姆接触部与漏极之间、以及位于源极与第二欧姆接触部之间的导电通道均包括第一结构部和第二结构部，从而可以增大TFT的开态电流与关态电流的比值。
较佳地，第一结构部的尺寸的量级可以为纳米级，也可以为微米级；与第一结构部的实施方式类似，第二结构部的尺寸的量级可以为纳米级，也可以为微米级。
下面以第一结构部和第二结构部的尺寸的量级为分类依据，对本发明实施例中各第二结构部内嵌于第一结构部的实施方式进行详细介绍。
一、第一结构部和第二结构部的尺寸的量级为纳米级。
较佳地，第一结构部和第二结构部的尺寸的量级为纳米级，且有源层包括多个第一结构部和多个第二结构部；
每个第二结构部内嵌于一个第一结构部，且每个第一结构部内嵌有一个第二结构部。
具体实施中，由于有源层的空间尺寸(比如，厚度、长度和宽度)的量级为微米级，因此，在第一结构部和第二结构部的尺寸的量级为纳米级时，有源层包括多个第一结构部和多个第二结构部。
较佳地，如图3所示，每个第二结构部22完全内嵌于第一结构部21，且第一结构部21不是一个封闭面。
较佳地，第一结构部也可以是一个封闭面，比如，如图4所示，每个第一结构部21为一个完全包覆第二结构部22的封闭面。
实施中，在每个第一结构部完全包覆第二结构部时，第一结构部和第二结构部构成第二结构部为核、且第一结构部为壳的核壳微粒；当在栅极上施加开启电压时，壳导电，源极电子和漏极空穴因通过核传输而具有较大的迁移率，从而可以增大TFT的开态电流；当在栅极上施加关闭电压时，壳立即由导电状态变为不导电状态，因此，源极电子和漏极空穴传输立即中断，从而可以使得TFT的关态电流保持不变；进而达到增大TFT的开态电流与关态电流的比值的目的。
较佳地，第一结构部和第二结构部的形状可以为规则形状，也可以为不规则形状。
较佳地，如图3所示，第二结构部22为纳米球，第二结构部22和完全包覆第二结构部22的第一结构部21构成球形或者类球形；或者，
如图4所示，第二结构部22为纳米棒，第二结构部22和完全包覆第二结构部22的第一结构部21构成棒形。
二、第一结构部和第二结构部的尺寸的量级为微米级。
较佳地，第一结构部和第二结构部的尺寸的量级为微米级；
每个第二结构部内嵌于一个第一结构部，且每个第一结构部内嵌有至少一个第二结构部。
具体实施中，由于有源层的空间尺寸(比如，厚度、长度和宽度)的量级为微米级，因此，在第一结构部和第二结构部的尺寸的量级为微米级时，有源层包括至少一个第一结构部和至少一个第二结构部。
比如，以有源层包括一个第一结构部和一个第二结构部为例，如图2e所示，有源层2包括：一个第一结构部21和一个第二结构部22，其中，第二结构部22内嵌于第一结构部21。
较佳地，第一结构部和第二结构部的形状可以为规则形状，也可以为不规则形状。
较佳地，各第一结构部和内嵌于第一结构部的第二结构部构成的形状与现有技术中有源层的形状相同。
三、第一结构部的尺寸的量级为微米级，且第二结构部的尺寸的量级为纳米级。
较佳地，第一结构部的尺寸的量级为微米级，且第二结构部的尺寸的量级为纳米级；
每个第二结构部内嵌于一个第一结构部，且每个第一结构部内嵌有至少一个第二结构部。
具体实施中，由于有源层的空间尺寸(比如，厚度、长度和宽度)的量级为微米级，因此，在第一结构部的尺寸的量级为微米级，且第二结构部的尺寸的量级为纳米级时，有源层包括至少一个第一结构部和至少一个第二结构部。
比如，以有源层包括一个第一结构部和多个第二结构部为例，如图2f所示，有源层包括：一个第一结构部21和4个第二结构部22，其中，各第二结构部22内嵌于第一结构部21。
较佳地，第一结构部和第二结构部的形状可以为规则形状，也可以为不规则形状。
较佳地，各第一结构部和内嵌于第一结构部的第二结构部构成的形状与现有技术中有源层的形状相同。
较佳地，设定导体为任一种导电性能优于导通后的半导体的导体。
较佳地，设定导体包括金属、金属复合物和有机导体中的一种。
较佳地，第一结构部的材料为任一种半导体；比如，非晶硅半导体、多晶硅半导体、单晶硅半导体、金属化合物半导体、或者有机半导体。
较佳地，第一结构部的材料为金属化合物半导体，比如，氧化锌、硫化锌、或者氧化铟镓锌。
较佳地，可以通过现有技术中任一种物理方法，化学方法，或者物理方法与化学方法的组合，形成第二结构部内嵌于第一结构部的结构。
下面将以第一结构部和第二结构部的尺寸的量级为分类依据，对本发明实施例中第二结构部内嵌于第一结构部的制作方法的实施方式进行详细介绍。
一、第一结构部和第二结构部的尺寸的量级为纳米级，且有源层包括多个第一结构部和多个第二结构部；每个第二结构部内嵌于一个第一结构部，且每个第一结构部内嵌有一个第二结构部。
下面对制作纳米级第二结构部为核、且纳米级第一结构部为壳的核壳微粒(即，纳米级第一结构部完全包覆纳米级第二结构部)的方法的实施方式进行详细介绍。
较佳地，在第二结构部的材料为金属时，可以通过现有技术中的模板法、金属种子还原法、溶胶-凝胶法、化学还原法、化学还原和溶胶-凝胶结合法、微波多元醇法、激光辅助合成法、渗滤法、热处理法和光化学法等中的一种或多种方法，制作第二结构部为核、且第一结构部为壳的核壳微粒。
比如，以采用溶胶-凝胶法为例制作第二结构部为核、且第一结构部为壳的核壳微粒为例：
较佳地，第二结构部的材料为金属时，制作第二结构部为核、且第一结构部为壳的核壳微粒的方法，包括：
采用化学还原法合成出材料为金属的第二结构部；
将该材料为金属的第二结构部作为种子，并通过第一结构部在种子表面的溶胶-凝胶反应制备出第二结构部为核、且第一结构部为壳的核壳微粒。
较佳地，在第二结构部的材料为任一种预设导体时，制作第二结构部为核、且第一结构部为壳的核壳微粒的方法具体参见国际杂志“Journal of theAmerican Chemical Society(美国化学学会期刊)”，其公开了一种将第一结构部包裹在第二结构部表面的普适方法。
二、第一结构部和第二结构部的尺寸的量级为微米级，每个第二结构部内嵌于一个第一结构部，且每个第一结构部内嵌有至少一个第二结构部。
较佳地，形成微米级第二结构部内嵌于微米级第一结构部的结构的方法，包括：
采用现有技术中方法，形成微米级第二结构部；
采用熔融态的第二结构部包裹在微米级第二结构部的外表面，并在微米级第二结构部的外表面均包裹有一层第二结构部时，对熔融态的第二结构部进行固化处理。
三、第一结构部的尺寸的量级为微米级，且第二结构部的尺寸的量级为纳米级，每个第二结构部内嵌于一个第一结构部，且每个第一结构部内嵌有至少一个第二结构部。
具体实施中，在获取纳米级第二结构部后，可以采用类似于形成微米级第二结构部内嵌于微米级第一结构部的结构的方法，形成纳米级第二结构部内嵌于微米级第一结构部的结构。
较佳地，本发明实施例中制作TFT的方法可以与现有技术中制作TFT的方法类似；
比如，栅极、以及源极和漏极按传统成熟工艺形成后；利用打印的方式在源极和漏极所在膜层上填充有源层；或者，
栅极按传统成熟工艺形成后；采用涂覆和刻蚀的方式，在栅极上形成有源层；并按传统成熟工艺形成源极和漏极。
较佳地，按传统成熟工艺形成栅极，包括：
通过丝网印刷方法，形成栅极。
较佳地，按传统成熟工艺形成源极和漏极，包括：
通过丝网印刷方法，形成源极和漏极。
较佳地，利用打印的方式在源极和漏极所在膜层上填充有源层，包括：
利用IJP打印的方式，在源极和漏极所在膜层上填充有源层。
实施例
如图4所示，有源层包括：多个第二结构部22为核、且第一结构部21为壳的核壳微粒23，各核壳微粒23的形状类似于棒形，第二结构部22(即，中间核)采用金属Zn(锌)，第一结构部21(即，上面包覆的壳)采用半导体氧化锌、硫化锌、或者氧化铟镓锌。
当在栅极上施加开启电压时，第一结构部21由关断状态变为导通状态，源极电子能够由源极传递到漏极，而由于第二结构部22是导电性好的金属，源极电子在经第一结构部21传递时会选择经导电更好的第二结构部22传递；漏极空穴的实施方式与源极电子的实施方式类似；因此，相比传统的TFT，由于部分导电通道(传输源极电子和漏极空穴的通道)的迁移率变高，使得TFT的开态电流增大；当在栅极上施加关闭电压时，第一结构部21由导通状态变为关断状态，源极和漏极之间的电子和空穴传输中断，因此，相比传统的TFT，TFT的关态电流保持不变；因而，使得TFT的开态电流与关态电流的比值增大，从而改善TFT的性能。
较佳地，基于统一发明构思，本发明实施例提供了一种阵列基板，包括：本发明实施例中所述的TFT。
实施中，由于本发明实施例中所述的TFT的开态电流与关态电流的比值增大了，使得包含本发明实施例中所述TFT的阵列基板也可能应用于大面积显示装置。
较佳地，基于统一发明构思，本发明实施例提供了一种显示装置，包括：本发明实施例中所述的阵列基板。
实施中，由于本发明实施例中所述的阵列基板可能应用于大面积显示装置，使得包含本发明实施例中所述阵列基板的显示装置即使为大面积显示装置，也具有较好的工作性能。
较佳地，所述显示装置可以为：液晶面板、电子纸、OLED(Organic LightEmitting Diode，有机发光二极管)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种薄膜晶体管，包括栅极，位于所述栅极上的有源层，以及分别位于所述有源层两侧、且与所述有源层均部分交叠的源极和漏极，其特征在于，
所述有源层包括：至少一个第一结构部和至少一个第二结构部，所述第一结构部的材料为半导体，所述第二结构部的材料为设定导体，所述设定导体的导电性能优于导通后的所述半导体；
其中，当在所述栅极上施加开启电压时，位于所述源极和所述漏极之间的导电通道包括所述第一结构部和所述第二结构部。
2.如权利要求1所述的薄膜晶体管，其特征在于，还包括：位于所述源极和漏极所在膜层与所述有源层之间，且位于所述源极与所述有源层的交叠区域的第一欧姆接触部、以及位于所述漏极与所述有源层的交叠区域的第二欧姆接触部；
当在所述栅极上施加开启电压时，位于所述第一欧姆接触部与第二欧姆接触部之间、位于所述第一欧姆接触部与漏极之间、以及位于所述源极与第二欧姆接触部之间的导电通道均包括所述第一结构部和所述第二结构部。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，每个所述第二结构部内嵌于一个所述第一结构部；且，
每个所述第一结构部内嵌有至少一个所述第二结构部。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述有源层包括多个第一结构部和多个第二结构部，且所述第一结构部和第二结构部的尺寸的量级为纳米级；
每个所述第一结构部内嵌有一个所述第二结构部。
5.如权利要求4所述的薄膜晶体管，其特征在于，每个所述第一结构部完全包覆所述第二结构部。
6.如权利要求5所述的薄膜晶体管，其特征在于，所述第二结构部为纳米球，所述第二结构部和完全包覆所述第二结构部的所述第一结构部构成球形或者类球形；或者，
所述第二结构部为纳米棒，所述第二结构部和完全包覆所述第二结构部的所述第一结构部构成棒形。
7.如权利要求3所述的薄膜晶体管，其特征在于，所述第一结构部和第二结构部的尺寸的量级为微米级。
8.如权利要求3所述的薄膜晶体管，其特征在于，所述第一结构部的尺寸的量级为微米级，且所述第二结构部的尺寸的量级为纳米级。
9.如权利要求1或2所述的薄膜晶体管，其特征在于，所述设定导体包括金属、金属复合物和有机导体中的一种。
10.一种阵列基板，其特征在于，包括如权利要求1～9任一项所述的薄膜晶体管。
11.一种显示装置，其特征在于，包括如权利要求10所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410456916.8A CN104241395B (zh) | 2014-09-10 | 2014-09-10 | 一种薄膜晶体管、阵列基板、以及显示装置 |
| PCT/CN2014/094095 WO2016037435A1 (zh) | 2014-09-10 | 2014-12-17 | 薄膜晶体管、阵列基板以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410456916.8A CN104241395B (zh) | 2014-09-10 | 2014-09-10 | 一种薄膜晶体管、阵列基板、以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241395A true CN104241395A (zh) | 2014-12-24 |
| CN104241395B CN104241395B (zh) | 2017-02-15 |
Family
ID=52229145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410456916.8A Active CN104241395B (zh) | 2014-09-10 | 2014-09-10 | 一种薄膜晶体管、阵列基板、以及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104241395B (zh) |
| WO (1) | WO2016037435A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017045137A1 (en) * | 2015-09-15 | 2017-03-23 | Boe Technology Group Co., Ltd. | Thin film transistor, fabrication method thereof, and display apparatus |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1670926A (zh) * | 2004-03-20 | 2005-09-21 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制造方法 |
| KR20080023475A (ko) * | 2006-09-11 | 2008-03-14 | 엘지전자 주식회사 | 포토리소그래피를 이용한 유기 박막 트랜지스터 제조 방법 |
| US20100163863A1 (en) * | 2008-06-24 | 2010-07-01 | Fujifilm Corporation | Thin film field effect transistor and display |
| CN202405260U (zh) * | 2011-08-23 | 2012-08-29 | 广东中显科技有限公司 | 一种有源矩阵显示器 |
| CN103354218A (zh) * | 2013-06-28 | 2013-10-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100485531B1 (ko) * | 2002-04-15 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터와 그 제조방법 |
| KR100585410B1 (ko) * | 2003-11-11 | 2006-06-07 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
-
2014
- 2014-09-10 CN CN201410456916.8A patent/CN104241395B/zh active Active
- 2014-12-17 WO PCT/CN2014/094095 patent/WO2016037435A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1670926A (zh) * | 2004-03-20 | 2005-09-21 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制造方法 |
| KR20080023475A (ko) * | 2006-09-11 | 2008-03-14 | 엘지전자 주식회사 | 포토리소그래피를 이용한 유기 박막 트랜지스터 제조 방법 |
| US20100163863A1 (en) * | 2008-06-24 | 2010-07-01 | Fujifilm Corporation | Thin film field effect transistor and display |
| CN202405260U (zh) * | 2011-08-23 | 2012-08-29 | 广东中显科技有限公司 | 一种有源矩阵显示器 |
| CN103354218A (zh) * | 2013-06-28 | 2013-10-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017045137A1 (en) * | 2015-09-15 | 2017-03-23 | Boe Technology Group Co., Ltd. | Thin film transistor, fabrication method thereof, and display apparatus |
| US10061173B2 (en) | 2015-09-15 | 2018-08-28 | Boe Technology Group Co., Ltd. | Thin film transistor, fabrication method thereof, and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016037435A1 (zh) | 2016-03-17 |
| CN104241395B (zh) | 2017-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022150B (zh) | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN105308752B (zh) | 薄膜晶体管、其制造方法和包括其的显示装置 | |
| CN104638017B (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| CN102593144B (zh) | 制造底部发射型有机发光显示装置的方法 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN103730510B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN204270000U (zh) | 一种阵列基板及液晶显示面板 | |
| CN103700669A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103383945A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103236442B (zh) | 薄膜晶体管及其制造方法、阵列基板、电子装置 | |
| CN103579358A (zh) | 显示面板、薄膜晶体管及其制造方法 | |
| KR20160092152A (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
| CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105161523A (zh) | 一种电极、薄膜晶体管、阵列基板及显示设备 | |
| CN105161630A (zh) | 一种有机电致发光器件及其制备方法 | |
| CN103928530A (zh) | 氧化物薄膜晶体管阵列基板及其制造方法 | |
| CN103984171A (zh) | 一种阵列基板及其制造方法、液晶显示器 | |
| US8124963B2 (en) | Thin film transistor, method of fabricating the thin film transistor, organic light emitting diode display device, method of fabricating the organic light emitting diode display device, and donor substrate for laser induced thermal imaging | |
| CN104752437B (zh) | 制造薄膜晶体管阵列基板的方法 | |
| GB2542316A (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
| CN105514034B (zh) | Tft基板的制作方法 | |
| CN109638050A (zh) | 显示面板及其制作方法 | |
| CN104241395A (zh) | 一种薄膜晶体管、阵列基板、以及显示装置 | |
| CN105304720A (zh) | 薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |