CN104752437B - 制造薄膜晶体管阵列基板的方法 - Google Patents

制造薄膜晶体管阵列基板的方法 Download PDF

Info

Publication number
CN104752437B
CN104752437B CN201410822308.4A CN201410822308A CN104752437B CN 104752437 B CN104752437 B CN 104752437B CN 201410822308 A CN201410822308 A CN 201410822308A CN 104752437 B CN104752437 B CN 104752437B
Authority
CN
China
Prior art keywords
metal layer
electrode
layer
data line
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410822308.4A
Other languages
English (en)
Other versions
CN104752437A (zh
Inventor
金敏澈
张允琼
朴权植
李昭珩
郑昊暎
柳夏珍
梁晸硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104752437A publication Critical patent/CN104752437A/zh
Application granted granted Critical
Publication of CN104752437B publication Critical patent/CN104752437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种制造具有增强可靠性的薄膜晶体管(TFT)阵列基板的方法。所公开的方法包括：形成具有至少一个第一金属层和由铜制成的第二金属层的多层结构；形成第一掩模层，该第一掩模层具有与数据线对应的第一掩模区域和与电极图案对应以与有源层交叠的第二掩模区域；图案化多层结构从而形成由多层结构构成的数据线；图案化第二金属层从而形成由至少一个第一金属层构成的电极图案；形成第二掩模层以暴露出与有源层的沟道区对应的部分电极图案；图案化至少一个第一金属层从而形成由至少一个第一金属层构成的源极和漏极。

Description

制造薄膜晶体管阵列基板的方法
本申请要求2013年12月27日提交的韩国专利申请No.10-2013-0165678的权益，在此通过参考将其并入本文就如在此全部列出一样。
技术领域
本发明涉及一种薄膜晶体管(TFT)阵列基板，该TFT阵列基板包括于按照有源矩阵驱动模式驱动的显示设备中，更特别地，涉及一种制造具有增强可靠性的TFT阵列基板的方法。
背景技术
随着目前信息依赖社会的发展，可视化表达电信息信号的显示器领域已经快速发展。结果，已经进行了开发具有优良薄度、轻度和低功耗的各种平板显示设备的研究。
这种平板显示设备的代表性实例包括液晶显示器(LCD)、等离子体显示面板(PDP)、场发射显示器(FED)、电致发光显示器(ELD)、电润湿显示器(EWD)、有机发光显示器(OLED)等。
这些平板显示设备一般包括平板显示面板作为其主要构成元件以实现图像。该平板显示面板具有其中在固有发光材料或者极性材料被插入到两个基板之间的条件下将两个基板组装成彼此面对的结构。
在按照单独驱动多个像素的有源矩阵驱动模式驱动显示设备的情况下，两个基板中的一个基板是薄膜晶体管(TFT)阵列基板。
TFT阵列基板包括延伸以彼此交叉从而限定多个像素区的栅极线和数据线，和形成在栅极线和数据线的各自交叉点处以与各像素区对应的多个TFT。
每个TFT都包括栅极、与栅极的至少一部分交叠的有源层、和分别接触有源层相对两侧的源极和漏极。
同时，将每条数据线形成为具有多层结构，该多层结构包括由铜(Cu)制成的金属层，以降低数据线的电阻。
与此相关地，由于源极和漏极与数据线同时形成以减少执行的掩模工艺数量，因此源极和漏极也被形成为多层结构形式，该多层结构包括由铜(Cu)制成的金属层。
图1是示出在制造一般TFT阵列基板的方法中用于形成源极和漏极的工艺的工艺图。
如图1中所示，在基板11上形成栅极GE。之后在基板11上方形成栅极绝缘膜12以覆盖栅极GE。之后，在栅极绝缘膜12上形成有源层ACT以与栅极GE交叠。之后在栅极绝缘膜12上方形成第一和第二金属层L1和L2，以覆盖有源层ACT。这种情况下，第一和第二金属层L1和L2中的一个(例如第二金属层L2)由铜(Cu)制成。
随后，在将包括与有源层ACT的沟道区CA对应的开口的掩模层15形成在第二金属层L2上的条件下，图案化第一和第二金属层L1和L2，以分别形成由第一和第二金属层L1和L2构成的源极和漏极SE和DE。
在第一和第二金属层L1和L2的图案化期间，暴露出有源层ACT的沟道区CA。结果，容易将第二金属层L2的铜(Cu)离子(由图1中的实线箭头表示)引入到有源层ACT的暴露沟道区CA中。
也就是，第二金属层L2的铜(Cu)离子被吸收或者扩散到有源层ACT的沟道区CA中，从而引起有源层ACT的带隙错误。结果，TFT的特性变差，因此TFT阵列基板的可靠性变差。
发明内容
因此，本发明涉及一种制造薄膜晶体管阵列基板的方法，其基本避免了由于现有技术的限制和不足导致的一个或多个问题。
本发明的目的是提供一种制造薄膜晶体管(TFT)阵列基板的方法，其能够在将数据线形成为具有包含铜(Cu)的多层结构以展现出降低的电阻的同时，防止铜(Cu)离子被引入到有源层中，从而增强TFT的可靠性以及TFT阵列基板的可靠性。
下文的说明中将部分列出本发明的其他优势、目的和特征，且一旦查阅了下文一部分优势、目的和特征对于本领域技术人员是显而易见的，或者可通过实践本发明获知。通过所撰写的说明书及其权利要求以及所附附图中特别指出的结构可认识或获得本发明的目的和其他优势。
为了实现这些目的和其他优势，且根据本发明的目的，如所体现并在本文中广泛描述的，一种制造薄膜晶体管阵列基板的方法，该薄膜晶体管阵列基板包括彼此交叉以限定多个像素区的栅极线和数据线，该方法包括：在基板上与像素区对应形成栅极线和分别从相应栅极线分支的栅极；在基板上方形成栅极绝缘膜以覆盖栅极线和栅极；在栅极绝缘膜上形成有源层以分别与栅极交叠；在栅极绝缘膜上方形成包括至少一个第一金属层和由铜(Cu)制成的第二金属层的多层结构；在多层结构上形成第一掩模层，该第一掩模层具有分别与数据线对应同时具有第一高度的第一掩模区域和分别与电极图案对应以与有源层交叠同时具有比第一高度低的第二高度的第二掩模区域；在已经形成了第一掩模层的条件下图案化多层结构，从而形成由多层结构构成的数据线；去除第一掩模层的第二区域，并灰化第一掩模层使得第一掩模区域具有低于第一高度的第三高度；在已经形成了具有第三高度的第一掩模区域的条件下图案化第二金属层，从而形成由至少一个第一金属层构成的电极图案；去除具有第三高度的第一掩模区域；和在栅极绝缘膜上形成第二掩模层以暴露出分别对应于有源层的沟道区的部分电极图案，并在已经形成了第二掩模层的条件下图案化至少一个第一金属层，从而形成由至少一个第一金属层构成且在相应有源层的每个沟道区的相对两侧彼此间隔的源极和漏极。
将理解，本发明上文的一般描述和下文的具体描述都是示意性和说明性的且意在提供如所要求保护的本发明的进一步解释。
附图说明
附图包含在本发明中，用于进一步理解本发明，构成本申请的一部分，图解发明的实施例，并且和说明书一起解释本发明的原理。图中：
图1是示出在制造一般薄膜晶体管(TFT)阵列基板的方法中用于形成源极和漏极的工艺的工艺图；
图2是示出根据本发明实施例的TFT阵列基板的示意图；
图3是示出图2中所示的一个像素区的一部分的平面图；
图4是沿着图3中的线I–I’取得的截面图；
图5是示出制造根据本发明说明性实施例的TFT阵列基板的方法的流程图；
图6是示出图5的方法中用于形成数据线、源极和漏极的工艺的流程图；
图7A至7C、图8A至8G和图9A至9C分别是示出图5和6的工艺的示意图。
具体实施方式
现在将具体参考与制造薄膜晶体管(TFT)阵列基板的方法相关的本发明优选实施例，其实例于附图中示出。
以下，将参考图2至4描述根据本发明实施例的TFT阵列基板。
图2是示出根据本发明所示实施例的TFT阵列基板的示意图。图3是示出图2中所示的一个像素区的一部分的平面图。图4是沿着图3中的线I–I’取得的截面图。
如图2中所示，根据本发明所示实施例的TFT阵列基板由参考数字“100”表示，其包括延伸为彼此交叉从而限定多个像素区PA的栅极线GL和数据线DL，和与各像素区PA对应地形成在栅极线GL和数据线DL的各交叉点处的多个薄膜晶体管TFT。TFT阵列基板还包括与各像素区PA对应同时连接到各薄膜晶体管TFT的像素电极PE。
如图3中所示，每条数据线DL都被形成为具有包括至少一个第一金属层L1和第二金属层L2的多层结构。该第二金属层L2由铜(Cu)制成。
这种情况下，第一金属层L1由钼钛(MoTi)、钼(Mo)、钛(Ti)和铬(Cr)中的一种制成。
每个薄膜晶体管TFT都包括从相应栅极线GL分支的栅极GE、与至少一部分栅极GE交叠的有源层ACT、从相应数据线DL分支同时接触有源层ACT一侧的源极SE、和与源极SE间隔开同时接触有源层ACT另一侧的漏极DE。
这种情况下，与数据线DL不同，源极和漏极SE和DE中的每一个都仅包括至少一个第一金属层L1而不包括第二金属层L2。
TFT阵列基板100进一步包括形成在漏极DE和像素电极PE之间的交叠区域的接触孔CT。像素电极PE经由接触孔CT与漏极DE连接。
此外，如图4中所示，每个薄膜晶体管TFT的栅极GE形成在基板101上，且由形成在基板101上方的栅极绝缘膜102覆盖。
尽管图4中未具体示出，与栅极GE相似，栅极线GL形成在基板101上以在一个方向上延伸，且由栅极绝缘膜102覆盖。
有源层ACT形成在栅极绝缘膜102上同时由氧化物半导体制成。有源层ACT与栅极GE的至少一部分交叠。
这种情况下，氧化物半导体是AxByCzO(x,y,z≥0)。这里A、B和C选自Zn、Cd、Ga、In、Sn、Hf、Al和Zr。例如，氧化物半导体可以是氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)和氧化铟铝锌(IAZO)中的一种。
使用至少一个第一金属层L1，将源极和漏极SE和DE形成在栅极绝缘膜102上。此外，源极和漏极SE和DE分别在有源层ACT的相对两侧上与有源层ACT接触。
此外，源极和漏极SE和DE中的一个(例如，源极SE)从数据线DL的第一金属层L1分支，且连接到数据线DL。
如上所述的薄膜晶体管TFT和数据线DL被形成在栅极绝缘膜102上方的层间绝缘膜103覆盖。
形成接触孔CT以延伸穿过绝缘膜103，如此，不连接到数据线DL的源极和漏极SE和DE中的另一个(例如，漏极DE)经由接触孔CT部分暴露出来。
像素电极PE形成在层间绝缘膜103上，且经由接触孔CT连接到薄膜晶体管TFT(例如，薄膜晶体管TFT的漏极DE)。
在根据本发明所示实施例的TFT阵列基板100中，如上所述，以包括由铜(Cu)制成的第二金属层L2的多层结构的形式形成数据线，由此数据线展现出降低至铜(Cu)电阻的电阻。因此，TFT阵列基板100的功耗降低，如此，更有利于增大显示设备。
此外，尽管在与数据线DL相同的层上形成源极和漏极SE和DE，即，源极和漏极SE和DE形成在栅极绝缘膜102上，但是源极和漏极SE和DE具有不包括由铜(Cu)制成的第二金属层L2的结构。这种情况下，可以防止铜(Cu)离子被引入到在形成源极和漏极SE和DE期间暴露的有源层ACT的沟道区CA中。这将在稍后更具体描述。
以下，将参考图5和6、图7A至7C、图8A至8G和图9A至9C描述根据本发明所示实施例的TFT阵列基板的制造方法。
图5是示出根据本发明所示实施例的TFT阵列基板的制造方法的流程图。图6是示出在图5的方法中用于形成数据线、源极和漏极的工艺的流程图。图7A至7C、图8A至8G以及图9A至9C分别是示出图5和6的工艺的示意图。
如图5中所示，根据本发明所示实施例的制造TFT阵列基板的方法包括下述工序：在基板101上形成栅极线GL和栅极GE(S10)；在基板101上方形成栅极绝缘膜102以覆盖栅极线GL和栅极GE(S20)；在栅极绝缘膜102上形成有源层ACT以与栅极GE的至少一部分交叠(S30)；在栅极绝缘膜102上形成数据线DL、源极SE和漏极DE(S40)；在栅极绝缘膜102上方形成层间绝缘膜103以覆盖数据线DL、源极SE和漏极DE(S50)；图案化层间绝缘膜103从而形成接触孔CT以暴露出源极和漏极SE和DE中一个的至少一部分(S60)；和在层间绝缘膜103上形成像素电极PE(S70)。
如图6中所示，形成数据线DL、源极SE和漏极DE的工序S40包括：在栅极绝缘膜102上方形成多层结构L1-L2，该多层结构L1-L2包括至少一个第一金属层L1以覆盖有源层ACT、和形成在第一金属层L1上方同时由铜(Cu)制成的第二金属层(S41)；在多层结构L1-L2上形成第一掩模层(S42)；在形成了第一掩模层的条件下图案化多层结构L1-L2，从而形成具有多层结构的数据线DL(S43)；灰化第一掩模层(S44)；在灰化了第一掩模层的条件下图案化第二金属层L2，从而形成包括至少一个第一金属层L1的电极图案(S45)；在栅极绝缘膜102上形成第二掩模层，以覆盖除了与有源层ACT的沟道区CA对应的部分电极图案之外的电极图案和数据线(S46)；和在形成了第二掩模层的条件下图案化至少一个第一金属层L1，从而形成包括至少一个第一金属层L1的源极和漏极SE和DE(S47)。
如图7A中所示，在基板101上形成栅极线GL(图2和3)和栅极GE(S10)。
栅极线GL被形成为在一个方向上延伸同时基本对应于其上显示图像的显示区。
如图3中所示，栅极GE被形成为从栅极线GL分支同时与相应的像素区PA对应。
如图7B中所示，之后将绝缘材料叠置在基板101上方以形成覆盖栅极线GL和栅极GE的栅极绝缘层102。
如图7C中所示，之后图案化形成在栅极绝缘膜102上方的氧化物半导体，以形成与栅极GE的至少一部分交叠的有源层ACT。
这种情况下，氧化物半导体是AxByCzO(x,y,z≥0)。这里，A、B和C选自Zn、Cd、Ga、In、Sn、Hf、Al和Zr。例如，氧化物半导体是氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)和氧化铟铝锌(IAZO)中的一种。
如图8A中所示，将多层结构顺序形成在栅极绝缘膜102上方(S41)。多层结构包括至少一个第一金属层L1以覆盖有源层ACT，和形成在第一金属层L1上方同时由铜(Cu)制成的第二金属层L2。
这种情况下，至少一个第一金属层L1由钼钛(MoTi)、钼(Mo)、钛(Ti)和铬(Cr)中的一种制成。
如图8B中所示，之后在多层结构L1-L2上方形成第一掩模层M1(S42)。
第一掩模层M1包括与数据线DL对应同时具有高度H1的第一掩模区域MA1，和对应于与有源层ACT交叠的至少一个电极图案同时具有低于第一高度H1的第二高度H2的第二掩模区域MA2。在这种情况下，在除了与第一和第二掩模区域MA1和MA2对应的区域之外的区域中，多层结构L1-L2被暴露出来而未被第一掩模层M1覆盖。
如图8C中所示，在已经形成第一掩模层M1的条件下顺序图案化多层结构L1-L2，以形成具有多层结构L1-L2的数据线DL(S43)。
也就是，具有多层结构L1-L2的数据线DL被形成为与第一掩模区域MA1对应。此外，将具有多层结构L1-L2的电极图案EXP形成为与第二掩模区域MA2对应。
如图8D中所示，之后灰化第一掩模层M1(S44)。
在灰化的第一掩模层M1’中，通过自第一掩模层M1去除第二掩模区域MA2，暴露出多层结构L1-L2的第二金属层L2，且第一掩模区域M1具有低于第一高度H1的第三高度H3。
如图8E中所示，在灰化的第一掩模层已经形成为包括具有第三高度H3的第一掩模区域MA1的条件下，顺序图案化第二金属层L2以形成仅包括至少一个第一金属层L1的电极图案EXP’(S45)。
之后，去除灰化的第一掩模M1’。
随后，如图8F中所示，将第二掩模层M2形成在栅极绝缘膜102上(S46)。
第二掩模层M2允许仅包括至少一个第一金属层L1的电极图案EXP’在其对应于有源层ACT的沟道区CA的部分被暴露出来。也就是，将第二掩模层M2形成在栅极绝缘膜102上，以覆盖除了与有源层ACT的沟道区CA对应的部分电极图案EXP’之外的电极图案EXP’。因此通过第二掩模层M2覆盖具有包括第一和第二金属层L1和L2的多层结构的数据线DL。
如图8G中所示，之后在已经形成了第二掩模层M2的条件下图案化至少一个第一金属层L1，以形成在有源层ACT的沟道区CA的相对两侧上彼此间隔的源极和漏极SE和DE(S47)。
在形成源极和漏极SE和DE期间(S47)，有源层ACT的沟道区CA处于暴露状态。但是，如上所述，由于具有包括第一和第二金属层L1和L2的多层结构的数据线DL处于被第二掩模层M2覆盖的状态下，因此铜(Cu)离子不被引入到有源层ACT的沟道区CA中。
也就是，尽管将数据线DL形成为具有包括铜(Cu)层的多层结构，但是由于使用不同掩模执行了数据线DL的形成(S43)和源极和漏极SE和DE的形成(S47)，因此可以防止铜(Cu)离子被引入到有源层ACT的沟道区CA中。
因此，在器件特性方面，可以防止由于铜(Cu)离子引入到有源层ACT沟道区CA中引起有源层ACT的半导体特性变差和薄膜晶体管可靠性变差。由此，能增强TFT阵列基板100的可靠性。
之后，如图9A中所示，去除第二掩模层M2。之后将绝缘材料叠置在栅极绝缘膜102上方以形成覆盖数据线DL、源极SE和漏极DE的层间绝缘膜103(S50)。
如图9B中所示，之后图案化层间绝缘膜103，从而形成接触孔CT以暴露出源极和漏极SE和DE中没有连接到数据线DL一个(例如，漏极DE)的至少一部分(S60)。
如图9C中所示，图案化形成在层间绝缘膜103上方的导电膜，从而形成连接到源极和漏极SE和DE中一个(例如，漏极DE)的像素电极PE，源极和漏极SE和DE中一个(例如，漏极DE)的至少一部分经由接触孔CT暴露出来(S70)。
如根据上文描述显而易见的，根据本发明所示实施例的制造TFT阵列基板的方法包括，图案化包括至少一个第一金属层和由铜制成的第二金属层的多层结构从而形成数据线，和在已经形成了覆盖数据线的掩模层的条件下形成由至少一个第一金属层构成的源极和漏极。
也就是，数据线由多层结构构成，该多层结构包括至少一个第一金属层和由铜制成的第二金属层，如此，可以降低数据线电阻。由此，可以降低TFT阵列基板的功耗。
本领域技术人员将理解，在本发明中将做出各种修改和变化而不脱离本发明的精神和范围。由此，本发明意在覆盖本发明的这种修改和变化，只要其落入到所附权利要求及其等价物的范围内即可。

Claims (5)

1.一种制造薄膜晶体管阵列基板的方法，所述薄膜晶体管阵列基板包括彼此交叉以限定多个像素区的栅极线和数据线，所述方法包括：
在基板上形成栅极线和分别从相应栅极线分支到像素区的栅极；
在基板上方形成栅极绝缘膜以覆盖栅极线和栅极；
在栅极绝缘膜上形成由氧化物半导体制成的有源层以分别与栅极交叠，其中氧化物半导体经图案化以形成有源层；
在栅极绝缘膜上方形成由至少一个第一金属层和由铜(Cu)制成的第二金属层组成的多层结构，其中至少一个第一金属层覆盖有源层，第二金属层形成在至少一个第一金属层上；
在多层结构上形成第一掩模层，该第一掩模层包括分别对应于数据线同时具有第一高度的第一掩模区域、和分别对应于电极图案同时具有低于第一高度的第二高度的第二掩模区域，每一电极图案对应于有源层的沟道区和在沟道区的相对两侧的源极和漏极；
在已经形成了第一掩模层的条件下，图案化多层结构从而形成由多层结构构成的数据线和电极图案；
去除第一掩模层的第二区域，并灰化第一掩模层以使第一掩模区域具有低于第一高度的第三高度；
在已经形成了具有第三高度的第一掩模区域的条件下图案化第二金属层以去除电极图案的多层结构中的第二金属层，从而形成由至少一个第一金属层构成的电极图案；
去除具有第三高度的第一掩模区域，并在其上形成有数据线和电极图案的栅极绝缘膜上形成第二掩模层，其中所述第二掩模层仅暴露出分别对应于有源层的沟道区的部分电极图案，覆盖数据线和电极图案的除了与沟道区对应的部分之外的其它部分，并且接触栅极绝缘膜；和
在已经形成了第二掩模层的条件下图案化至少一个第一金属层以便仅去除对应于沟道区的部分电极图案，从而形成由至少一个第一金属层构成且在相应有源层的每个沟道区的相对两侧彼此间隔的源极和漏极。
2.如权利要求1所述的方法，还包括：
去除第二掩模层；
在栅极绝缘膜上方形成层间绝缘膜以覆盖数据线、源极和漏极；
图案化层间绝缘膜以形成接触孔，每一个接触孔都暴露出与该接触孔对应的源极和漏极的至少一部分；和
在层间绝缘膜上形成像素电极，每一个像素电极都经由与该像素电极对应的接触孔连接到与该像素电极对应的源极和漏极中的一个。
3.如权利要求1所述的方法，其中多层结构中的至少一个第一金属层由钼钛(MoTi)、钼(Mo)、钛(Ti)和铬(Cr)中的一种制成。
4.如权利要求1所述的方法，其中：
氧化物半导体是AxByCzO(x,y,z≥0)，其中A、B和C选自Zn、Cd、Ga、In、Sn、Hf、Al和Zr。
5.如权利要求1所述的方法，其中：
氧化物半导体是氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)和氧化铟铝锌(IAZO)中的一种。
CN201410822308.4A 2013-12-27 2014-12-24 制造薄膜晶体管阵列基板的方法 Active CN104752437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130165678A KR102295611B1 (ko) 2013-12-27 2013-12-27 박막트랜지스터 어레이 기판의 제조방법
KR10-2013-0165678 2013-12-27

Publications (2)

Publication Number Publication Date
CN104752437A CN104752437A (zh) 2015-07-01
CN104752437B true CN104752437B (zh) 2019-06-28

Family

ID=53482744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410822308.4A Active CN104752437B (zh) 2013-12-27 2014-12-24 制造薄膜晶体管阵列基板的方法

Country Status (3)

Country Link
US (1) US9343483B2 (zh)
KR (1) KR102295611B1 (zh)
CN (1) CN104752437B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097841B (zh) * 2015-08-04 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105097551A (zh) * 2015-08-13 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法和阵列基板的制作方法
KR101842796B1 (ko) 2016-11-02 2018-03-28 경희대학교 산학협력단 듀얼 게이트 구조를 구비하는 산화물 반도체 트랜지스터 및 그 제조방법
CN107579082B (zh) * 2017-09-28 2020-05-05 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN113130327B (zh) * 2021-04-19 2024-03-15 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板、制备方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060124A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及制造方法
CN101435965A (zh) * 2007-11-14 2009-05-20 乐金显示有限公司 液晶显示器件及其制造方法
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932183B2 (en) * 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device
JP4932602B2 (ja) * 2006-11-14 2012-05-16 三菱電機株式会社 多層薄膜パターン及び表示装置の製造方法
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060124A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及制造方法
CN101435965A (zh) * 2007-11-14 2009-05-20 乐金显示有限公司 液晶显示器件及其制造方法
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
KR102295611B1 (ko) 2021-08-30
US9343483B2 (en) 2016-05-17
KR20150076936A (ko) 2015-07-07
CN104752437A (zh) 2015-07-01
US20150187809A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
CN105814481B (zh) 半导体装置及其制造方法
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN108550553A (zh) 一种薄膜晶体管及制作方法、显示装置
CN107424935A (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
CN103872060B (zh) 阵列基板及其制造方法
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
CN105470262A (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
CN104749842B (zh) 液晶显示设备及其制造方法
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
KR101957972B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN105068349A (zh) 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN103367248A (zh) 阵列基板、制备方法以及显示装置
US20140353661A1 (en) Thin film transistor array substrate and method of manufacturing the same
CN108027541A (zh) 薄膜晶体管基板及其制造方法
CN106128950B (zh) 显示基板的制作方法、显示基板和显示装置
US20170186784A1 (en) TFT and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Device
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN104102057A (zh) 薄膜晶体管阵列面板及其制造方法
CN102832254A (zh) 一种阵列基板及其制造方法、显示面板
CN107112367A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
CN105374827B (zh) 显示设备和用于制造该显示设备的方法
CN203503657U (zh) 阵列基板以及显示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant