CN104102057A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN104102057A
CN104102057A CN201410143401.2A CN201410143401A CN104102057A CN 104102057 A CN104102057 A CN 104102057A CN 201410143401 A CN201410143401 A CN 201410143401A CN 104102057 A CN104102057 A CN 104102057A
Authority
CN
China
Prior art keywords
electrode
passivation layer
display panel
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410143401.2A
Other languages
English (en)
Other versions
CN104102057B (zh
Inventor
金璱基
金昇辰
朴宰贤
许政旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104102057A publication Critical patent/CN104102057A/zh
Application granted granted Critical
Publication of CN104102057B publication Critical patent/CN104102057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列面板及其制造方法。该薄膜晶体管阵列面板包括绝缘衬底；在绝缘衬底上的栅线和数据线；在栅线和数据线上的第一钝化层；在第一钝化层上的有机层；在有机层上的第一电极；在第一电极上的第二钝化层；以及在第二钝化层上的第二电极。有机层的边缘被第一电极暴露。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器是最广泛使用的平板显示器之一。液晶显示器是通过向显示面板的电极施加电压并且重新排列显示面板的液晶层的液晶分子来调节透过的光的量的显示装置。
液晶显示器可以制造成相对薄。但是，液晶显示器具有其侧方可视性比前方可视性差的缺点，从而为了克服该缺点，已经研发了各种类型的液晶排列和驱动方法。
发明内容
本发明的一个或多个示例性实施方式提供了一种液晶显示器及其制造方法，该液晶显示器即使在两个场产生电极设置在一个显示面板的单个衬底上时仍能够减少或有效防止制造成本的增加。
本发明的示例性实施方式提供了一种薄膜晶体管阵列面板，其包括：绝缘衬底；在绝缘衬底上的栅线和数据线；在栅线和数据线上的第一钝化层；在第一钝化层上的有机层；在有机层上的第一电极；在第一电极上的第二钝化层；以及在第二钝化层上的第二电极。有机层的边缘被第一电极的边缘暴露。
栅线可以包括栅极焊盘部分，数据线可以包括数据焊盘部分，薄膜晶体管面板可以还包括阻挡构件，该阻挡构件在数据焊盘部分和栅极焊盘部分的周边区域处并且在有机层上。
阻挡构件可以在与第一电极相同的层内。
在栅极焊盘部分和数据焊盘部分的周边区域处的阻挡构件可以与在栅极焊盘部分和数据焊盘部分的周边区域处的有机层的边缘重叠。
第一电极和第二电极中的一个可以具有平面形状，而第一电极和第二电极中的另一个包括分支电极。
薄膜晶体管阵列面板可以还包括在与栅线或数据线相同的层内的公共电压线。开口可以被限定在有机层和第一电极中以暴露公共电压线的一部分，接触孔可以被限定在第二钝化层中并暴露第一电极，薄膜晶体管阵列面板可以还包括连接构件，该连接构件覆盖通过开口暴露的公共电压线以及通过接触孔暴露的第一电极。
连接构件可以与第二电极间隔开并且可以在与第二电极相同的层内。
本发明的另一示例性实施方式提供了一种薄膜晶体管阵列面板，其包括：绝缘衬底；在绝缘衬底上的栅线和数据线；在栅线和数据线上的第一钝化层；在第一钝化层上的有机层；在有机层上的第一电极；在第一电极上的第二钝化层；在第二钝化层上的第二电极；以及覆盖第一电极的边缘的侧表面的第三钝化层。在平面图中，第二钝化层与第一电极的侧表面和边缘重叠。
第一电极暴露第二钝化层的边缘。
第三钝化层的边缘可以与第二钝化层的边缘基本一致。
栅线可以包括栅极焊盘部分，数据线可以包括数据焊盘部分，薄膜晶体管阵列面板可以还包括阻挡构件，阻挡构件在栅极焊盘部分和数据焊盘部分的周边区域处并且在有机层上。在栅极焊盘部分和数据焊盘部分的周边区域处的第二钝化层可以与在栅极焊盘部分和数据焊盘部分的周边区域处的阻挡构件的边缘重叠。
阻挡构件暴露在栅极焊盘部分和数据焊盘部分的周边区域处的第二钝化层的边缘。
第三钝化层可以覆盖阻挡构件的边缘处的侧表面，并且在栅极焊盘部分和数据焊盘部分的周边区域处的第三钝化层的边缘可以与在栅极焊盘部分和数据焊盘部分的周边区域处的第二钝化层的边缘基本一致。
本发明的再一实施方式提供了一种制造薄膜晶体管阵列面板的方法，其包括：在绝缘衬底上提供栅线和数据线；在栅线和数据线上提供第一钝化层；在第一钝化层上提供有机层；将导电层沉积在有机层上；在导电层上提供光敏膜图案；通过利用光敏膜图案作为掩模蚀刻导电层来提供第一电极；通过利用光敏膜图案作为掩模蚀刻有机层来提供有机膜；在第一电极上提供第二钝化层；以及在第二钝化层上提供第二电极。有机层的边缘被第一电极暴露。
提供栅线可以包括提供连接到栅线的栅极焊盘部分，提供数据线可以包括提供连接到数据线的数据焊盘部分，该方法可以还包括：通过利用光敏膜图案作为掩模蚀刻导电层，而在栅极焊盘部分和数据焊盘部分的周边区域处提供阻挡构件。
在栅极焊盘部分和数据焊盘部分的周边区域处的阻挡构件可以暴露在栅极焊盘部分和数据焊盘部分的周边区域处的有机层的边缘。
在制造薄膜晶体管阵列衬底的方法中，第一电极和第二电极中的一个可以具有平面形状，而第一电极和第二电极中的另一个可以包括分支电极。
提供栅线或提供数据线可以还包括提供公共电压线。提供有机膜和第一电极可以还包括限定暴露公共电压线的一部分的开口，提供第二钝化层可以还包括限定暴露第一电极的接触孔，该方法可以还包括提供连接构件，该连接构件覆盖通过开口暴露的公共电压线以及通过接触孔暴露的第一电极。
连接构件可以在与第二电极相同的层内。
本发明的又一实施方式提供了一种制造薄膜晶体管阵列面板的方法，其包括：在绝缘衬底上提供栅线和数据线；在栅线和数据线上提供第一钝化层；在第一钝化层上提供有机层；在有机层上沉积导电层；在导电层上沉积绝缘层；在绝缘层上提供光敏膜图案；通过利用光敏膜图案作为掩模蚀刻绝缘层来提供第二钝化层；通过利用光敏膜图案作为掩模蚀刻导电层来提供第一电极；提供覆盖第一电极的边缘的侧表面的第三钝化层；以及在第二钝化层和第三钝化层上提供第二电极。
提供第一电极可以包括蚀刻导电层而使得第一电极暴露第二钝化层的边缘。
提供第三钝化层可以包括提供第三钝化层而使得第三钝化层的边缘与第二钝化层的边缘基本一致。
提供栅线可以包括提供连接到栅线的栅极焊盘部分，提供数据线可以包括提供连接到数据线的数据焊盘部分，该方法可以还包括通过利用光敏膜图案作为掩模蚀刻导电层，而在栅极焊盘部分和数据焊盘部分的周边区域提供阻挡构件。在制造薄膜晶体管阵列面板的方法中，在栅极焊盘部分和数据焊盘部分的周边区域处的第二钝化层可以与在栅极焊盘部分和数据焊盘部分的周边区域处的阻挡构件的边缘重叠。
在制造薄膜晶体管阵列面板的方法中，阻挡构件暴露在栅极焊盘部分和数据焊盘部分的周边区域处的第二钝化层的边缘。
提供第三钝化层可以还包括提供第四钝化层，该第四钝化层覆盖阻挡构件的边缘处的侧表面，第四钝化层在栅极焊盘部分和数据焊盘部分的周边区域处的边缘可以与在栅极焊盘部分和数据焊盘部分的周边区域处的第二钝化层的边缘基本一致。
按照根据本发明的薄膜晶体管阵列面板及其制造方法的一个或多个示例性实施方式，即使在一个显示面板的单个衬底上提供两个场产生电极时，仍可以减少或有效防止制造成本的增加。
附图说明
本公开的以上和其他特征将通过参照附图进一步详细描述本发明的示例性实施方式而变更明显，在附图中：
图1是根据本发明的薄膜晶体管阵列面板的示例性实施方式的平面图；
图2是示出沿着图1的线II-II’截取的薄膜晶体管阵列面板的截面图；
图3是示出沿着图1的线III-III截取的薄膜晶体管阵列面板的截面图；
图4是示出沿着图1的线IV-IV截取的薄膜晶体管阵列面板的截面图；
图5、8、11、14、17、20、23、26和29是示出沿着图1的线II-II’截取的根据本发明的制造薄膜晶体管阵列面板的方法的示例性实施方式的截面图；
图6、9、12、15、18、21、24、27和30是依次示出沿着图1的线III-III截取的根据本发明的制造薄膜晶体管阵列面板的方法的示例性实施方式的截面图；
图7、10、13、16、19、22、25、28和31是依次示出沿着图1的线IV-IV截取的根据本发明的制造薄膜晶体管阵列面板的方法的示例性实施方式的截面图；
图32是根据本发明的薄膜晶体管阵列面板的另一示例性实施方式的平面图；
图33是示出沿着图32的线XXXIII-XXXIII截取的薄膜晶体管阵列面板的截面图；
图34是根据本发明的薄膜晶体管阵列面板的再一示例性实施方式的平面图；
图35是示出沿着图34的线XXXV-XXXV’截取的薄膜晶体管阵列面板的截面图；
图36是示出沿着图34的线XXXVI-XXXVI截取的薄膜晶体管阵列面板的截面图；
图37是示出沿着图34的线XXXVII-XXXVII截取的薄膜晶体管阵列面板的截面图；
图38、41、44、47、50、53和56是依次示出沿着图34的线XXXV-XXXV’截取的根据本发明的制造薄膜晶体管阵列面板的方法的示例性实施方式的截面图；
图39、42、45、48、51、54和57是依次示出沿着图34的线XXXVI-XXXVI截取的根据本发明的制造薄膜晶体管阵列面板的方法的示例性实施方式的截面图；
图40、43、46、49、52、55和58是依次示出沿着图34的线XXXVII-XXXVII截取的根据本发明的制造薄膜晶体管阵列面板的方法的示例性实施方式的截面图。
具体实施方式
以下将参照附图更全面地描述本发明，在附图中示出了本发明的示例性实施方式。如本领域技术人员将认识到，所描述的实施方式可以以各种不同方式修改，其全部没有背离本发明的精神或范围。
在附图中，为了清楚，夸大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。将理解，当一元件诸如层、膜、区域或衬底被称为在另一元件“上”时，它可以直接在其他元件上或者也可以存在居间元件。相反，当一元件被称为“直接”在另一元件“上”时，则不存在居间元件。如在此使用的，连接可以指彼此物理和/或电气连接。如在此使用的，术语“和/或”包括一个或多个相关列举项目的任意和所有组合。
将理解，虽然术语第一、第二、第三等在此用于描述各种元件、部件、区域、层和/或区段，这些元件、部件、区域、层和/或区段不应受这些术语限制。这些术语仅仅用于将一个元件、部件、区域、层或区段与另一个元件、部件、区域、层或区段区分开。因此，下面讨论的第一元件、部件、区域、层或区段也可以被称为第二元件、部件、区域、层或区段，而不会背离本发明的教导。
空间相对术语，如“下”、“之下”、“之上”、“上部”等在此为了描述方便而用于描述如图中所示的一个元件或特征相对另一元件或特征的关系。应理解除了图中描绘的取向外，该空间相对术语意在涵盖在使用或操作中该装置的不同取向。例如，如果图中的装置翻转，相对于另一元件或特征描述为“之下”的元件那么将相对于其他元件或特征“之上”取向。从而，示例性术语“之下”能够涵盖之上和之下的取向。该装置可以以其他方式取向（旋转90度或以其他取向），并且在此使用的空间相对描述语句将相应地解释。
在此使用的术语仅出于描述特定实施方式的目的，并且不意在限制本发明。如在此使用的，单数形式“一”、“一个”、“该”意图在于也包括多数形式，除非上下文清楚表明其他含义。将进一步理解到术语“包括”、“包含”和/或“具有”在本说明书中使用时特指所陈述的特征、整数、操作、元件和/或部件的存在，但是不排出一个或多个其他特征、整数、步骤、操作、元件、部件和/或它们的组的存在或添加。
本发明的实施方式在此参照截面图示来描述，这些截面图示是本发明的理想化实施方式（和中间结果）的示意性图示。由此，将预期到由于例如制造结束和/或公差所导致的图示的形状的变型。从而，本发明的实施方式不应解释为限制与在此图示的特定形状，而是包括例如制造所导致的形状上的偏离。
除非另行定义，在此使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域的普通技术人员所通常理解的相同的含义。将进一步理解，诸如通用字典中定义的术语应该解释为与其在现有技术的情况下的含义相一致的含义，并且不应以理想化或过度形式化的含义解释，除非在此明确这样地定义。
在此描述的所有方法能够以适当的顺序执行，除非在此另外指出，或者否则明显与上下文矛盾。任何和所有示例或者示例性语言（例如“诸如”）的使用仅意在更好地说明本发明而不对本发明的范围施加限制，除非另行声明。如在此使用的，说明书中的语言不应被解释为表示任何非声明元件为本发明的实施所必需的。
作为实现宽视角的方法，包括其中诸如像素电极和公共电极的场产生电极设置在显示面板的一个单独衬底上的显示面板的液晶显示器已经引起注意。
根据具有上述结构元件的液晶显示器，在其中的像素电极和公共电极当中，在两个场产生电极的至少一个中限定多个切口部分，相应的场产生电极包括由多个切口部分限定的多个分支电极。在两个场产生电极设置在包括一个单独衬底的一个显示面板中时，为了在显示面板的制造工艺中形成每个场产生电极，需要不同的光掩模，因而不期望地增加制造成本。因此，对于改进的显示装置及其制造方法，其被简化并具有降低的成本，仍然存在需求。
首先，参照图1至4描述根据本发明的液晶显示器的薄膜晶体管阵列面板的示例性实施方式。图1是根据本发明的薄膜晶体管阵列面板的示例性实施方式的平面图，图2是示出沿着图1的线II-II’截取的薄膜晶体管阵列面板的截面图，图3是示出沿着图1的线III-III截取的薄膜晶体管阵列面板的截面图，图4是沿着图1的线IV-IV截取的薄膜晶体管阵列面板的截面图。
参照图1至图4，一个或多个栅线121设置在绝缘衬底110上。
多个栅线121中的每个栅线121在其远端处包括宽栅极焊盘部分129以及从其主要部分突出的多个栅电极124。宽栅极焊盘部分129将多个栅电极124与薄膜晶体管阵列面板的另一层或者外部驱动电路（未示出）相连接。产生栅极信号的栅极驱动电路（未示出）可以安装在附接至绝缘衬底110的柔性印刷电路膜（未示出）上，或者可以直接安装在绝缘衬底110上。
栅极导体包括栅线121、栅电极124和宽栅极焊盘部分129。栅极导体的元件在薄膜晶体管阵列面板的同一层中，并且可以具有单层结构或者包括两个或多个导电层的多层结构。
栅极绝缘层140设置在栅极导体121、124和129上。栅极绝缘层140可以包括无机绝缘材料诸如硅氮化物（SiNx）或者硅氧化物（SiOx）。
半导体154设置在栅极绝缘层140上。欧姆接触163和165设置在半导体154上。
半导体154可以包括氧化物半导体。在半导体154是氧化物半导体的情况下，可以省略欧姆接触163和165。
包括一个或多个数据线171和一个或多个漏电极175的数据导体设置在欧姆接触163和165上。
参照图1，数据线171传输数据信号，并且主要在竖直方向上延伸以与栅线121相交。多个数据线171中的每个包括朝向栅电极124延伸的源电极173以及用于将数据线171与薄膜晶体管阵列面板的另一层或者外部驱动电路相连接的宽数据焊盘部分179。用于产生数据信号的数据驱动电路（未示出）可以安装在附接至绝缘衬底110的柔性印刷电路膜（未示出）上，或者可以直接安装在绝缘衬底110上。
在平面图中，漏电极175包括相对于栅电极124面向源电极173的细长杆形的第一端部以及与第一端部相对的宽平面区域的第二端部。
第一半导体159和第一欧姆接触169设置在数据焊盘部分179之下。在备选的示例性实施方式中，可以省略第一半导体159和第一欧姆接触169。
数据导体171、173、175和179可以具有单层结构，或者包括两个或多个导电层的多层结构。
栅电极124、源电极173和漏电极175与半导体154一起形成薄膜晶体管（TFT）。半导体154被暴露在源电极173和漏电极175之间，并形成TFT的沟道。TFT可以另外称为开关元件。半导体154可以具有与数据导体171、173、175和179相同的平面形状，除了TFT的沟道部分外。
第一钝化层180x设置在数据导体171、173、175和179以及暴露的半导体154上。第一钝化层180x可以包括有机绝缘材料或无机绝缘材料。
有机膜80设置在第一钝化层180x上。有机膜80具有比第一钝化层180x更大的截面厚度。有机膜80可以具有基本平坦的表面，以平面化TFT阵列面板的底层。
公共电极131和阻挡构件31设置在有机膜80上。公共电极131和阻挡构件31可以包括透明导电材料，诸如铟锡氧化物（ITO）或铟锌氧化物（IZO）。公共电极131和阻挡构件31可以处于TFT阵列面板的同一层中。
液晶显示器包括显示区域和非显示（例如周边）区域，在显示区域中设置多个像素以显示图像，在非显示区域中不显示图像。公共电极131设置在显示区域内，而阻挡构件31与栅极焊盘部分129和数据焊盘部分179一起设置在周边区域内。
有机膜80以及设置在有机膜80上的公共电极131和阻挡构件31可以具有彼此基本相同的平面形状。更具体地，公共电极131和阻挡构件31的边缘或边界基本相交并且可以与有机膜80的边缘对准，但是本发明不局限于此。有机膜80的边缘可以被公共电极131和阻挡构件31暴露，使得公共电极131和阻挡构件31的边缘与有机膜80重叠。在制造液晶显示装置的示例性实施方式中，诸如通过单个光刻工艺，同时形成（例如，提供）有机膜80以及设置在有机膜80上的公共电极131和阻挡构件31。
第一开口138被限定在有机膜80和公共电极131中在与漏电极175的一部分重叠的位置。
第二开口139a被限定在有机膜80和阻挡构件31中在与栅极焊盘部分129的一部分重叠的位置，第三开口139b被限定在有机膜80和阻挡构件31中在与数据焊盘部分179的一部分重叠的位置。
第二钝化层180y设置在公共电极131和阻挡构件31上。第二钝化层180y可以包括有机绝缘材料或者无机绝缘材料。
第一接触孔184被限定在第二钝化层180y和第一钝化层180x内并且暴露漏电极175的一部分。第一接触孔184设置在有机膜80和公共电极131中限定的第一开口138的内侧。第一接触孔184与第一开口138对准。
第二接触孔181被限定在第二钝化层180y、第一钝化层180x和栅极绝缘层140内并且暴露栅极焊盘部分129。第二接触孔181设置在有机膜80和阻挡构件31中限定的第二开口139a的内侧。第二接触孔181与第二开口139a对准。
第三接触孔182被限定在第二钝化层180y和第一钝化层180x内并且暴露数据焊盘部分179。第三接触孔182设置在有机膜80和阻挡构件31中限定的第三开口部分139b的内侧。第三接触孔182与第三开口139b对准。
像素电极191、第一接触辅助件81和第二接触辅助件82设置在第二钝化层180y上。像素电极191、第一接触辅助件81和第二接触辅助件82可以包括透明的导电材料，如ITO或IZO。像素电极191、第一接触辅助件81和第二接触辅助件82可以在TFT阵列面板的相同层内。
像素电极191通过第一接触孔184与漏电极175电连接，以接收数据电压。像素电极191包括多个分支电极193以及下水平部分和上水平部分192，分支电极193通常在竖直方向上延伸，彼此平行并且彼此间隔开，下水平部分和上水平部分192连接分支电极193的上端部分和下端部分。像素电极191的分支电极193可以平行于数据线171。在数据线171弯曲的情况下，分支电极193也可以弯曲并且沿着数据线171延伸。分支电极193可以被像素电极191内限定的开口或切口来限定。
第一接触辅助件81设置在通过第二接触孔181暴露的栅极焊盘部分129上，第二接触辅助件82设置在通过第三接触孔182暴露的数据焊盘部分179上。
接收数据电压的像素电极191与接收公共电压的公共电极131一起在TFT阵列面板上设置的液晶层中产生电场。
按照根据本发明的制造TFT阵列面板的示例性实施方式，有机膜80以及设置在有机膜80上的公共电极131和阻挡构件31可以通过利用一个光掩模一起形成。于是，可以减少或有效防止液晶显示器的制造成本的增加。此外，由于有机膜80以及设置在有机膜80上的公共电极131和阻挡构件31具有基本相同的平面形状，因此相比于开口被限定在公共电极131中以比有机膜80内限定的开口宽的情况，可以减少或有效防止公共电极131的平面面积的减小。此外，通过将阻挡构件31设置在数据焊盘部分179和栅极焊盘部分129的周边区域内，可以减少或有效防止从液晶显示器的外部引入的静电等被引入到信号线。信号线可以包括栅线121和/或数据线171。
按照根据本发明的TFT阵列面板的示例性实施方式，公共电极131和像素电极191中的任一个可以具有分支电极，而另一个可以具有平面形状，但是本发明不局限于此。作为平面形状，电极可以是单个的、整体的、不可分的构件和/或设置在衬底的整个上，而在其中未限定开口。分支电极可以通过在相应电极内限定的开口或切口来限定。
参照图5至图31连同图1至图4一起来描述根据本发明的制造TFT阵列面板的方法的示例性实施方式。图5、8、11、14、17、20、23、26和29是沿着图1的线II-II’截取的示出根据本发明的制造TFT阵列面板的方法的示例性实施方式的截面图。图6、9、12、15、18、21、24、27和30是沿着图1的线III-III截取的示出根据本发明的制造TFT阵列面板的方法的示例性实施方式的截面图。图7、10、13、16、19、22、25、28和31是沿着图1的线IV-IV截取的示出根据本发明的制造TFT阵列面板的方法的示例性实施方式的截面图。
参照图5至图7，在绝缘衬底110上形成（例如，设置）包括栅线121、栅电极124和栅极焊盘部分129的栅极导体121、124和129，并且在栅极导体121、124和129上沉积栅极绝缘层140。半导体154、第一半导体159、欧姆接触163和165、第一欧姆接触169和包括数据线171、源电极173、漏电极175和数据焊盘部分179的数据导体171、173、175和179形成在栅极绝缘层140上。
第一钝化层180x沉积在数据导体171、173、175和179以及暴露的半导体154上。
如图8至图10所示，有机膜80沉积在第一钝化层180x上。
参照图11至图13，第一导电层10沉积在有机膜80上。
如图14至图16所示，光敏膜沉积并且然后曝光和显影，以形成第一光敏膜图案400。
如图17至图19所示，通过利用第一光敏膜图案400作为掩模来蚀刻第一导电层10，以形成公共电极131和阻挡构件31。
参照图20至图22，诸如通过利用公共电极131和阻挡构件31作为掩模来灰化有机膜80，在与漏电极175的部分重叠的位置处的第一开口138、在与栅极焊盘部分129的部分重叠的位置处的第二开口139a以及在与数据焊盘部分179的部分重叠的位置处的第三开口139b被限定在有机膜80中。
在限定第一开口138、第二开口139a和第三开口139b中，第一光敏膜图案400的一部分与有机膜80一起被灰化，使得第一光敏膜图案400的高度从其原始高度减小到第一高度H1。第一高度H1可以大致为2.5微米（μm）或更大。第一光敏膜图案400的第一高度H1被保持，使得可以防止设置在第一光敏膜图案400之下的公共电极131和阻挡构件31的模糊。
如图23至图25所示，第一光敏膜图案400被去除。
参照图26至图28，第二钝化层180y沉积在有机膜80和阻挡构件31上。
然后，如图29至图31所示，暴露漏电极175的一部分的第一接触孔184被限定在第二钝化层180y和第一钝化层180x内，暴露栅极焊盘部分129的第二接触孔181被限定在第二钝化层180y、第一钝化层180x和栅极绝缘层140内，而暴露数据焊盘部分179的第三接触孔182被限定在第二钝化层180y和第一钝化层180x内。
第一接触孔184设置在有机膜80和公共电极131内限定的第一开口138的内侧，第二接触孔181设置在有机膜80和阻挡构件31内限定的第二开口139a的内侧，而第三接触孔182设置在有机膜80和阻挡构件31内限定的第三开口139b的内侧。
再次参照图2至图4，像素电极191、第一接触辅助件81和第二接触辅助件82形成在第二钝化层180y上。
像素电极191通过第一接触孔184与漏电极175电连接。第一接触辅助件81设置在通过第二接触孔181暴露的栅极焊盘部分129上，而第二接触辅助件82设置在通过第三接触孔182暴露的数据焊盘部分179上。
按照根据本发明的制造TFT阵列面板的方法的示例性实施方式，有机膜80以及设置在有机膜80上的公共电极131和阻挡构件31通过利用一个光掩模一起形成。于是，可以减少或有效防止液晶显示器的制造成本的增加。
接着，参照图32和图33连同图1至图4一起，描述根据本发明的TFT阵列面板的另一示例性实施方式。图32是根据本发明的TFT阵列面板的另一示例性实施方式的平面图，而图33是示出沿着图32的线XXXIII-XXXIII截取的TFT阵列面板的截面图。
参照图32，根据本发明的TFT阵列面板的示例性实施方式基本类似于参照图1至图4描述的TFT阵列面板的示例性实施方式。
将省略相同的构成元件的详细描述。
参照图32和图33，与参照图1至图4描述的TFT阵列面板不同，图32和图33中的TFT阵列面板的示例性实施方式包括设置在与栅线121相同的层内和/或层上的一个或多个公共电压线125。
公共电压线125可以传递预定电压，诸如公共电压，并且可以通常沿着水平方向并且基本平行于栅线121延伸。公共电压线125可以包括扩展部分126。
栅极绝缘层140、第一钝化层180x、有机膜80、公共电极131和第二钝化层180y依次设置在公共电压线125上。第四开口139c被限定在有机膜80和公共电极131内在与公共电压线125的扩展部分126重叠的位置处。此外，暴露公共电压线125的扩展部分126的第四接触孔185被限定在第二钝化层180y、第一钝化层180x和栅极绝缘层140内，暴露公共电极131的一部分的第五接触孔186被限定在第二钝化层180y内。第四接触孔185设置在有机膜80和公共电极131内限定的第四开口139c的内侧。
第一连接构件93设置在第二钝化层180y上。第一连接构件93处于与像素电极191相同的层内和/或层上，并且与像素电极191间隔开。第一连接构件93通过覆盖通过第四接触孔185暴露的公共电压线125的扩展部分126以及通过第五接触孔186暴露的公共电极131而将公共电压线125的扩展部分126和公共电极131彼此连接。于是，通过公共电压线125传输的公共电压被传输到公共电极131。
根据本发明的TFT阵列面板的示例性实施方式包括设置于与栅线121相同的层内的公共电压线125，但是本发明不局限于此。在根据本发明的TFT阵列面板的备选示例性实施方式中，公共电压线可以设置在与数据线171相同的层内。在公共电压线处于与数据线171相同的层内的情况下，暴露公共电压线的扩展部分的接触孔可以被限定在第二钝化层180y和第一钝化层180x内。此外，公共电压线可以沿着数据线171延伸以与数据线171并排（例如，与数据线相邻）。
前面参照图1至图4描述的TFT阵列面板的很多特性可以应用于参照图32和图33描述的TFT阵列面板。
参照图34至图37描述根据本发明的TFT阵列面板的再一示例性实施方式。
图34是根据本发明的TFT阵列面板的再一示例性实施方式的平面图，图35是示出沿着图34的线XXXV-XXXV’截取的TFT阵列面板的截面图，图36是示出沿着图34的线XXXVI-XXXVI截取的TFT阵列面板的截面图，图37是示出沿着图34的线XXXVII-XXXVII截取的TFT阵列面板的截面图。
参照图34至图37，一个或多个栅线121设置在绝缘衬底110上。栅线121包括栅电极124和从其主要部分延伸的栅极焊盘部分129。
栅极绝缘层140设置在栅极导体121、124和129上。半导体154设置在栅极绝缘层140上。欧姆接触163和165设置在半导体154上。
半导体154可以包括氧化物半导体，在半导体154是氧化物半导体的情况下，欧姆接触163和165可以被省略。
一个或多个数据线171和一个或多个漏电极175设置在欧姆接触163和165上。数据线171包括从其主要部分突出并朝向栅电极124延伸的源电极173以及数据焊盘部分179。
第一半导体159和第一欧姆接触169设置在数据焊盘部分179之下。在备选示例性实施方式中，第一半导体159和第一欧姆接触169可以被省略。
第一钝化层180x设置在数据导体171、173、175和179以及暴露的半导体154上，第一钝化层180x可以包括有机绝缘材料或者无机绝缘材料。
有机膜80设置第一钝化层180x上。在横截面方向上，有机膜80可以比第一钝化层180x相对更厚，并且可以具有平坦表面。
公共电极131和阻挡构件31设置在有机膜80上。公共电极131和阻挡构件31可以包括透明导电材料，诸如ITO或IZO。
第一开口138被限定在公共电极131内在与漏电极175的一部分重叠的位置处。
公共电极131设置在液晶显示器的显示区域内（其中设置多个像素以显示图像），阻挡构件31设置在液晶显示器的周边区域内（其中设置栅极焊盘部分129和数据焊盘部分179）。
第二钝化层180y设置在公共电极131和阻挡构件31上。第二钝化层180y的平面形状与公共电极131和阻挡构件31的平面形状基本相同。即，第二钝化层180y与公共电极131和阻挡构件31的边缘重叠。在制造液晶显示器的示例性实施方式中，第二钝化层180y、公共电极131和阻挡构件31可以通过利用一个光掩模一起形成（例如，提供），使得第二钝化层180y的平面形状与公共电极131和阻挡构件31的平面形状基本相同。
但是，参照图36至图38，在漏电极175、栅极焊盘部分129和数据焊盘部分179被暴露的开口处，第二钝化层180y的边缘比公共电极131和阻挡构件31的边缘进一步突出。即，公共电极131和阻挡构件31以及设置在公共电极131和阻挡构件31上的第二钝化层180y具有其中上层比下层朝向开口进一步突出的倒锥形结构。
第三钝化层180z设置在公共电极131和阻挡构件31的边缘处，诸如邻近和/或接触公共电极131和阻挡构件31的边缘。第三钝化层180z设置在第二钝化层180y之下，并且设置成围绕公共电极131和阻挡构件31的边缘被设置的开口。
第三钝化层180z的边缘设置成与第二钝化层180y的边缘基本相交或一致。在开口处，第二和第三钝化层180y和180z的边缘处的侧表面可以彼此对准或共面。公共电极131和阻挡层31暴露第二钝化层180y的边缘。第二和第三钝化层180y和180z暴露有机膜80的边缘。
如上所述，根据本发明的TFT阵列面板的示例性实施方式包括设置在第二钝化层180y之下并围绕公共电极131和阻挡构件31的边缘处的开口的第三钝化层180z，使得公共电极131、阻挡构件31和第三钝化层180z设置在TFT阵列面板的同一层上，并且设置在公共电极131、阻挡构件31和第三钝化层180z上的第二钝化层180y去除或补偿由设置在公共电极131和阻挡构件31上的第二钝化层180y所形成的倒锥形结构。
暴露漏电极175的一部分的第一接触孔184被限定在有机膜80和第一钝化层180x内。
暴露栅极焊盘部分129的一部分的第二接触孔181被限定在有机膜80、第一钝化层180x和栅极绝缘层140内。
暴露数据焊盘部分179的第三接触孔182被限定在有机膜80和第一钝化层180x内。
像素电极191、第一接触辅助件81和第二接触辅助件82设置在第二钝化层180y和第三钝化层180z上。像素电极191、第一接触辅助件81和第二接触辅助件82可以包括透明导电材料，诸如ITO或IZO。
像素电极191通过第一接触孔184与漏电极175电连接，以接收数据电压。像素电极191包括多个分支电极193以及下水平部分和上水平部分192，分支电极193通常在竖直方向上延伸，彼此平行并且彼此间隔开，下水平部分和上水平部分192连接分支电极193的上端部分和下端部分。像素电极191的分支电极193可以平行于数据线171。在数据线171弯曲的情况下，分支电极193也可以弯曲并且沿着数据线171延伸。分支电极193可以被像素电极191内限定的开口或切口来限定。
第一接触辅助件81设置在通过第二接触孔181暴露的栅极焊盘部分129上，第二接触辅助件82设置在通过第三接触孔182暴露的数据焊盘部分179上。
接收数据电压的像素电极191与接收公共电压的公共电极131一起在TFT阵列面板上设置的液晶层中产生电场。
按照根据本发明的TFT阵列面板的示例性实施方式，第二钝化层180y、公共电极131和阻挡构件31可以通过利用一个光掩模一起形成。于是，可以减少或有效防止液晶显示器的制造成本的增加。此外，通过围绕栅极焊盘部分129和数据焊盘部分179形成阻挡构件31，可以减少或有效防止从液晶显示器的外部引入的静电等被引入到信号线中。信号线可以包括栅线121和/或数据线171。
按照根据本发明的TFT阵列面板的示例性实施方式，公共电极131和像素电极191中的任一个可以具有分支电极，而另一个可以具有平面形状，但是本发明不局限于此。作为平面形状，电极可以是单个的、整体的、不可分的构件和/或设置在衬底的整个上，而在其中未限定开口。分支电极可以通过在相应电极内限定的开口或切口来限定。
接着，参照图38至图55连同图34至图37一起，描述根据本发明的制造TFT阵列面板的方法的示例性实施方式。
图38、41、44、47、50和53是示出沿着图34的线XXXV-XXXV’截取的根据本发明的制造TFT阵列面板的方法的示例性实施方式的截面图。图39、42、45、48、51和54是示出沿着图34的线XXXVI-XXXVI截取的根据本发明的制造TFT阵列面板的方法的示例性实施方式的截面图。图40、43、46、49、52和55是示出沿着图34的线XXXVII-XXXVII截取的根据本发明的制造TFT阵列面板的方法的示例性实施方式的截面图。
参照图38至图40以及图4，在绝缘衬底110上形成（例如，设置）包括栅线121、栅电极124和栅极焊盘部分129的栅极导体121、124和129，并且在栅极导体121、124和129上沉积栅极绝缘层140。半导体154、第一半导体159、欧姆接触163和165、第一欧姆接触169和包括数据线171、源电极173、漏电极175和数据焊盘部分179的数据导体171、173、175和179形成在栅极绝缘层140上。
第一钝化层180x沉积在数据导体171、173、175和179以及暴露的半导体154上。
有机膜80形成在第一钝化层180x上，第一钝化层180x和栅极绝缘层140被蚀刻以限定暴露漏电极175的一部分的第一接触孔184、暴露栅极焊盘部分129的一部分的第二接触孔181以及暴露数据焊盘部分179的一部分的第三接触孔182。
第二导电层30沉积在有机膜80上，并且第一绝缘层40沉积在第二导电层30上。
如图41至图43所示，光敏膜沉积在第一绝缘层40上，然后被曝光和显影，以形成第二光敏膜图案500。
如图44至图46所示，通过利用第二光敏膜图案500作为蚀刻掩模，第一绝缘层40被蚀刻，以形成第二钝化层180y。
如图47至图49所示，通过利用第二光敏膜图案500作为蚀刻掩模，第二导电层30被蚀刻，以形成公共电极131和阻挡构件31。
使用能够只蚀刻第二导电层30而不能蚀刻漏电极175、栅极焊盘部分129以及数据焊盘部分179的蚀刻剂。
此外，通过充分蚀刻公共电极131和阻挡构件31，公共电极131和阻挡构件31的边缘设置在第二钝化层180y的边缘的内侧。于是，第二钝化层180y的边缘比公共电极131和阻挡构件31的边缘朝向第一、第二和第三接触孔184、181和182进一步突出。
如图50至图52所示，第二光敏膜图案500通过灰化等被去除。
如图53至图55所示，具有充分厚度的第二绝缘层50沉积在第二钝化层180y上，并且在第一、第二和第三接触孔184、181和182处在有机膜80与悬置的第二钝化层180y之间。
参照图56至图58，围绕公共电极131和阻挡构件31的边缘的第三钝化层180z通过干蚀刻第二绝缘层50来去除设置在接触孔184、181和182内的第二绝缘层50和第二钝化层180y来形成。
按照根据本发明的制造TFT阵列面板的方法的示例性实施方式，公共电极131和阻挡构件31以及设置在公共电极131和阻挡构件31上的第二钝化层180y通过利用一个光掩模一起形成。设置在第二钝化层180y之下并围绕公共电极131和阻挡构件31的边缘的第三钝化层180z被形成，使得设置在TFT阵列面板的相同层内的公共电极131、阻挡构件31和第三钝化层180z以及设置在公共电极131、阻挡构件31和第三钝化层180z上的第二钝化层180y不具有倒锥形结构。
再次参照图35至图37，像素电极191、第一接触辅助件81和第二接触辅助件82形成在第二钝化层180y和第三钝化层180z上。
像素电极191通过第一接触孔184与漏电极175电连接。第一接触辅助件81设置在通过第二接触孔181暴露的栅极焊盘部分129上，而第二接触辅助件82设置在通过第三接触孔182暴露的数据焊盘部分179上。
如上所述，围绕公共电极131和阻挡构件31的边缘的第三钝化层180y被形成，使得设置在TFT阵列面板的相同层内的公共电极131、阻挡构件31和第三钝化层180z以及设置在公共电极131、阻挡构件31和第三钝化层180z上的第二钝化层180y不具有倒锥形结构。于是，可以减少或有效防止设置在第二钝化层180y和第三钝化层180z上的像素电极191、第一接触辅助件81和第二接触辅助件82由于倒锥形结构而短路。
按照根据本发明的制造TFT阵列面板的方法的示例性实施方式，公共电极131和阻挡构件31以及设置在公共电极131和阻挡构件31上的第二钝化层180y通过利用一个光掩模一起形成。于是，可以减少或有效防止液晶显示器的制造成本的增加。
TFT阵列面板的前述示例性实施方式中的一个或多个的特性可以应用于其中作为两个场产生电极的公共电极和像素电极设置在包括仅一个单个衬底的TFT显示面板上的液晶显示器中。
根据本发明的TFT阵列面板的上述示例性实施方式已经基于如下结构来描述，在该结构中，两个重叠的场产生电极当中的任一个具有平面形状，而另一个具有分支部分，但是本发明可应用于在一个显示面板内具有两个场产生电极的TFT阵列面板的其他结构。作为平面形状，电极可以是单个的、整体的、不可分的构件和/或设置在衬底的整个上，而在其中未限定开口。分支电极可以通过在相应电极内限定的开口或切口来限定。
在TFT阵列面板及其制造方法的一个或多个示例性实施方式中，设置在彼此重叠的第一场产生电极和第二场产生电极之间的钝化层是薄的，并且包括透明光敏有机材料。在提供第一场产生电极时，钝化层被用作光敏膜，使得钝化层和设置在钝化层之下的第一场产生电极可以通过利用一个光掩模一起形成。于是，可以防止薄膜晶体管阵列面板的制造成本的增加。
虽然已经结合当前认为是实用示例性实施方式的那些描述了本发明，但是应理解本发明不局限于所公开的实施方式，而是相反，本发明意在涵盖包括在权利要求的精神和范围内的各种修改和等同布置。

Claims (10)

1.一种薄膜晶体管阵列面板，包括：
绝缘衬底；
在所述绝缘衬底上的栅线和数据线；
在所述栅线和所述数据线上的第一钝化层；
在所述第一钝化层上的有机层；
在所述有机层上的第一电极；
在所述第一电极上的第二钝化层；以及
在所述第二钝化层上的第二电极，
其中所述有机层的边缘被所述第一电极暴露。
2.如权利要求1所述的薄膜晶体管阵列面板，其中：
所述栅线包括栅极焊盘部分，
所述数据线包括数据焊盘部分，以及
所述薄膜晶体管阵列面板还包括阻挡构件，所述阻挡构件在所述栅极焊盘部分和所述数据焊盘部分的周边区域处并且在所述有机层上。
3.如权利要求2所述的薄膜晶体管阵列面板，其中：
所述阻挡构件处于与第一电极相同的层内，以及
在所述栅极焊盘部分和所述数据焊盘部分的所述周边区域处的所述阻挡构件暴露在所述栅极焊盘部分和所述数据焊盘部分的所述周边区域处所述有机层的边缘。
4.如权利要求1所述的薄膜晶体管阵列面板，其中：
所述第一电极和所述第二电极中的一个具有平面形状，而所述第一电极和所述第二电极中的另一个包括分支电极，所述分支电极由在所述另一个电极中限定的开口部分来限定。
5.如权利要求1所述的薄膜晶体管阵列面板，还包括：
公共电压线，在与所述栅线或所述数据线相同的层内，
其中
在所述有机层和所述第一电极中限定的开口暴露所述公共电压线的一部分，以及
在所述第二钝化层中限定的接触孔暴露所述第一电极，
所述薄膜晶体管阵列面板还包括连接构件，所述连接构件覆盖通过所述开口暴露的所述公共电压线以及通过所述接触孔暴露的所述第一电极，以及
其中：
所述连接构件与所述第二电极间隔开，并且处于与所述第二电极相同的层内。
6.一种薄膜晶体管阵列面板，包括：
绝缘衬底；
在所述绝缘衬底上的栅线和数据线；
在所述栅线和所述数据线上的第一钝化层；
在所述第一钝化层上的有机层；
在所述有机层上的第一电极；
在所述第一电极上的第二钝化层；
在所述第二钝化层上的第二电极；以及
覆盖所述第一电极的边缘处的侧表面的第三钝化层，
其中，在平面图中，所述第二钝化层与所述第一电极的侧表面和边缘重叠。
7.如权利要求6所述的薄膜晶体管阵列面板，其中：
所述第一电极暴露所述第二钝化层的边缘，以及
所述第三钝化层的边缘与所述第二钝化层的边缘基本一致。
8.如权利要求7所述的薄膜晶体管阵列面板，其中：
所述栅线包括栅极焊盘部分，
所述数据线包括数据焊盘部分，以及
所述薄膜晶体管阵列面板还包括阻挡构件，所述阻挡构件处于所述栅极焊盘部分和所述数据焊盘部分的周边区域处并且在所述有机层上，以及
其中：
所述阻挡构件处于与所述第一电极相同的层内。
9.如权利要求8所述的薄膜晶体管阵列面板，其中：
在所述栅极焊盘部分和所述数据焊盘部分的周边区域处的所述第二钝化层与在所述栅极焊盘部分和所述数据焊盘部分的周边区域处的所述阻挡构件的边缘重叠，
所述阻挡构件暴露在所述栅极焊盘部分和所述数据焊盘部分的周边区域处的所述第二钝化层的边缘；
所述第三钝化层覆盖在所述栅极焊盘部分和所述数据焊盘部分的周边区域处的所述阻挡构件的边缘处的侧表面，以及
在所述栅极焊盘部分和所述数据焊盘部分的周边区域处的所述第三钝化层的边缘与在所述栅极焊盘部分和所述数据焊盘部分的周边区域处的所述第二钝化层的边缘基本一致。
10.如权利要求6所述的薄膜晶体管阵列面板，其中：
所述第一电极和所述第二电极中的一个具有平面形状，所述第一电极和所述第二电极中的另一个包括分支电极，所述分支电极由所述另一个电极中限定的开口部分来限定。
CN201410143401.2A 2013-04-10 2014-04-10 薄膜晶体管阵列面板及其制造方法 Active CN104102057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130039539A KR102071008B1 (ko) 2013-04-10 2013-04-10 박막 트랜지스터 표시판 및 그 제조 방법
KR10-2013-0039539 2013-04-10

Publications (2)

Publication Number Publication Date
CN104102057A true CN104102057A (zh) 2014-10-15
CN104102057B CN104102057B (zh) 2020-03-10

Family

ID=50439261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410143401.2A Active CN104102057B (zh) 2013-04-10 2014-04-10 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (1) US9472582B2 (zh)
EP (1) EP2790057A1 (zh)
KR (1) KR102071008B1 (zh)
CN (1) CN104102057B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112987416A (zh) * 2021-04-14 2021-06-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140145785A (ko) 2013-06-14 2014-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102296734B1 (ko) * 2015-01-28 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6457879B2 (ja) * 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102345979B1 (ko) * 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102547501B1 (ko) 2016-04-28 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
JP6762845B2 (ja) * 2016-10-28 2020-09-30 株式会社ジャパンディスプレイ 表示装置及び配線基板
WO2019058485A1 (ja) * 2017-09-21 2019-03-28 シャープ株式会社 表示デバイス
CN113671758A (zh) * 2021-08-09 2021-11-19 Tcl华星光电技术有限公司 显示面板及显示面板制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267128A (ja) * 1999-03-17 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置
CN1716060A (zh) * 2004-06-14 2006-01-04 三星电子株式会社 有机薄膜晶体管阵列面板及其制造方法
CN1761050A (zh) * 2004-08-19 2006-04-19 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20100227425A1 (en) * 2006-06-09 2010-09-09 Hitachi Displays, Ltd. Manufacturing method of liquid crystal display device
KR20110071313A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154220A (ja) 1999-11-24 2001-06-08 Sharp Corp アクティブマトリクス基板およびそれを用いた液晶表示装置
JP4693219B2 (ja) 2000-10-05 2011-06-01 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板およびその製造方法
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101245991B1 (ko) 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR20080056811A (ko) 2006-12-19 2008-06-24 삼성전자주식회사 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 패널
JP5079463B2 (ja) * 2007-11-20 2012-11-21 株式会社ジャパンディスプレイウェスト 液晶表示装置及びその製造方法
JP5103279B2 (ja) 2008-05-29 2012-12-19 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20130032743A (ko) 2011-09-23 2013-04-02 삼성디스플레이 주식회사 액정 표시 장치
KR101219050B1 (ko) * 2012-02-06 2013-01-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101923717B1 (ko) * 2012-05-24 2018-11-30 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267128A (ja) * 1999-03-17 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置
CN1716060A (zh) * 2004-06-14 2006-01-04 三星电子株式会社 有机薄膜晶体管阵列面板及其制造方法
CN1761050A (zh) * 2004-08-19 2006-04-19 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20100227425A1 (en) * 2006-06-09 2010-09-09 Hitachi Displays, Ltd. Manufacturing method of liquid crystal display device
KR20110071313A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112987416A (zh) * 2021-04-14 2021-06-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
EP2790057A1 (en) 2014-10-15
US9472582B2 (en) 2016-10-18
US20140306216A1 (en) 2014-10-16
CN104102057B (zh) 2020-03-10
KR102071008B1 (ko) 2020-01-30
KR20140122623A (ko) 2014-10-20

Similar Documents

Publication Publication Date Title
CN104102057A (zh) 薄膜晶体管阵列面板及其制造方法
US10409121B2 (en) Array substrate and display device including the same
CN100421017C (zh) 薄膜晶体管阵列基板及其制造方法
CN205427390U (zh) 一种阵列基板、显示面板及显示装置
CN103296033B (zh) 一种阵列基板及其制作方法
US9153600B2 (en) Thin film transistor array panel and manufacturing method thereof
CN105161495B (zh) 一种阵列基板及其制作方法、显示面板
CN102306650A (zh) 像素结构及其制作方法
CN103247634B (zh) 薄膜晶体管显示面板
EP2690492A1 (en) Display device
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN104614906A (zh) 薄膜晶体管阵列面板及其制造方法
CN102315166A (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN102890377A (zh) 显示基板
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN103811499A (zh) 薄膜晶体管阵列面板及其制造方法
KR20060135502A (ko) 전기광학 표시장치 및 그 제조 방법
CN103926770B (zh) 薄膜晶体管阵列面板及其制造方法
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN104597678A (zh) 显示面板及其制作方法
CN104716147A (zh) 一种tft阵列基板及其制备方法、显示装置
CN103915443B (zh) 一种阵列基板及其制备方法、液晶显示装置
CN105185295A (zh) 像素阵列
CN109270754B (zh) 阵列基板和显示装置
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant