CN102315166A - 具有低电阻总线结构的薄膜晶体管基板及其制造方法 - Google Patents

具有低电阻总线结构的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN102315166A
CN102315166A CN2011101584533A CN201110158453A CN102315166A CN 102315166 A CN102315166 A CN 102315166A CN 2011101584533 A CN2011101584533 A CN 2011101584533A CN 201110158453 A CN201110158453 A CN 201110158453A CN 102315166 A CN102315166 A CN 102315166A
Authority
CN
China
Prior art keywords
bus
film transistor
electrode
data
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101584533A
Other languages
English (en)
Other versions
CN102315166B (zh
Inventor
李正一
郑仁宰
梁埈荣
洪基相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102315166A publication Critical patent/CN102315166A/zh
Application granted granted Critical
Publication of CN102315166B publication Critical patent/CN102315166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

具有低电阻总线结构的薄膜晶体管基板及其制造方法。该制造方法包括：通过刻蚀基板的表面以形成总线图案并利用总线金属填充这些总线图案，而形成总线；在由这些总线所限定的像素区域的一部分处，形成半导体沟道层；和形成所述半导体沟道层上的源极-漏极、在所述像素区域内从所述漏极延伸的像素电极以及与所述像素电极平行的公共电极。这些总线形成得较厚但是被埋在基板中，使得可以减小线的电阻，并且使得因总线厚度导致的阶差不会影响到设备。

Description

具有低电阻总线结构的薄膜晶体管基板及其制造方法
技术领域
本发明涉及具有低电阻总线结构的薄膜晶体管(或者TFT)基板及其制造方法。更具体地，本发明涉及将厚的总线埋入基板中的、具有低电阻总线结构的TFT基板及其制造方法。
背景技术
已经开发出了各种平板显示设备，以克服阴极射线管的许多缺点(诸如重量重和体积庞大)。平板显示设备包括液晶显示设备(或LCD)、场发射显示器(或FED)、等离子显示面板(或PDP)以及电致发光设备(或ED)。
诸如液晶显示设备或者有机发光二极管显示设备的平板显示设备具有包括用作有源显示设备的多个TFT的基板。图1是示出了在根据该现有技术的水平电场型液晶显示设备中使用的薄膜晶体管基板的结构的平面图。图2A至2E是通过沿着线I-I’切开而示出根据现有技术的图1中的薄膜晶体管基板的制造步骤的截面图。
参照图1和图2A至2E，LCD的薄膜晶体管基板在玻璃基板SUB上具有互相交叉的选通线GL和数据线DL(它们之间具有栅绝缘层GI)、和形成在选通线GL和数据线DL的各个交叉部的薄膜晶体管TFT。选通线GL和数据线DL的交叉结构限定了像素区域。还包括在像素区域中的像素电极PXL和公共电极COM(它们之间形成水平电场)、在基板SUB上与公共电极COM连接的公共线CL。选通线GL向薄膜晶体管TFT的栅极G提供选通信号。数据线DL经由薄膜晶体管TFT的漏极向像素电极PXL提供像素信号。公共线CL被形成为在像素区域之间与选通线GL平行，并且向公共电极COM提供用于驱动液晶的基准电压。
响应于提供给选通线GL的选通信号，薄膜晶体管TFT可以将来自数据线DL的像素信号充给像素电极PXL，并且在像素电极PXL上保持该像素信号。像素电极PXL通过与薄膜晶体管TFT的漏极D连接而形成在像素区域内。公共电极COM也通过与公共线CL连接而形成在像素区域内。特别地，像素电极PXL与公共电极COM在像素区域内互相平行地布置。例如，公共电极COM具有互相隔开预定距离而分开布置的多个垂直段。像素电极PXL具有多个垂直段，其中各个段布置在公共电极COM的段之间。
在每条选通线GL和每条数据线DL的一个端部，分别形成有选通焊盘GP和数据焊盘DP。选通焊盘GP和数据焊盘DP分别通过选通焊盘接触孔GPH和数据焊盘接触孔DPH而与选通焊盘端子GPT和数据焊盘端子DPT连接。
再次参照图2A至2E，以下将解释根据该现有技术的薄膜晶体管基板的制造方法。
在基板SUB上沉积栅金属。通过利用第一掩模处理对栅金属进行构图而形成栅元件。如图2A所示，这些栅元件包括在水平方向延伸的多条选通线GL、从选通线GL分支出的栅极G、以及形成在选通线GL的一端的选通焊盘GP。由于薄膜晶体管基板是用于水平电场型的，因此还包括与选通线GL平行布置的公共线CL。
在具有栅元件的基板SUB的整个表面上沉积诸如硅氮化物(SiNx)或硅氧化物(SiOx)的栅绝缘层GI。之后，在其上顺序地沉积诸如非晶硅的半导体材料和诸如n+掺杂硅的掺杂有杂质的半导体材料。通过利用第二掩模处理对掺杂有杂质的半导体材料和半导体材料进行构图，而形成半导体沟道层A和欧姆层n(如图2B所示)。半导体沟道层A和欧姆层n与栅极G交叠，并且与栅极G之间隔着栅绝缘层GI。
在具有半导体沟道层A和欧姆层n的基板SUB上沉积源-漏金属。通过利用第三掩模处理对源-漏金属进行构图，形成了源-漏元件。如图2C所示，这些源-漏元件包括在垂直方向延伸以与选通线GL交叉的数据线DL、在数据线DL的一端形成的数据焊盘DP、从数据线DL分支并与栅极G的一侧交叠的源极S、以及面对源极S并与栅极G的另一侧交叠的漏极D。具体地，源极S与欧姆层n的一部分接触以与半导体沟道层A和栅极G的一侧交叠。漏极D与欧姆层n的另一部分接触以与半导体沟道层A和栅极G的另一侧交叠。进一步将源-漏元件用作掩模对欧姆层n进行刻蚀，而去除欧姆层n暴露在源极S和漏极D之间的部分，使得半导体沟道层A暴露在源极S和漏极D之间。从而，实现包含有源极S、漏极D、半导体沟道层A和栅极G的薄膜晶体管TFT。
在具有源-漏元件的基板SUB的整个表面上，通过沉积诸如硅氮化物(SiNx)和硅氧化物(SiOx)的绝缘材料而形成钝化层PAS。如图2D所示，通过利用第四掩模处理对钝化层PAS进行构图，形成了露出数据焊盘DP的某些部分的数据焊盘接触孔DPH和露出漏极D的某些部分的漏极接触孔DH。同时，通过对钝化层PAS和栅绝缘层GI进行构图，形成了露出栅极焊盘GP的某些部分的栅极焊盘接触孔GPH和露出公共线CL的某些部分的公共接触孔CH。
在具有接触孔GPH、DH、DPH和CH的钝化层PAS上沉积诸如ITO(铟锡氧化物)或IZO(铟锌氧化物)的透明导电材料。通过利用第五掩模处理对该透明导电材料进行构图，形成了像素电极PXL、公共电极COM、栅极焊盘端子GPT和数据焊盘端子DPT，如图2E所示。像素电极PXL通过漏极接触孔DH与漏极D接触，并且在像素区域内具有平行布置的多个段。公共电极COM通过公共接触孔CH与公共线CL接触，并且在像素区域内具有平行布置的多个段。像素电极PXL与公共电极COM以间隔预定距离的方式互相平行布置。栅极焊盘端子GPT通过栅极焊盘接触孔GPH与栅极焊盘GP接触，并且数据焊盘端子DPT通过数据焊盘接触孔DPH与数据焊盘DP接触。
根据以上解释的现有技术的LCD具有大显示面积的问题。典型地，随着薄膜晶体管基板的面积增大，选通线和数据线会变长。随着总线变长，即使总线材料的电阻率没有改变(因为这是该材料的特性)，总线的电阻也会变大。通过以下公式1来限定总线的电阻。
【公式1】
R = ρ L S
在此，R是总线的电阻，ρ是总线材料的电阻率，L是总线的长度，并且S是总线的横截面积。
也就是说，随着薄膜晶体管基板变大，长度L会变长从而电阻增大。随着电阻变大，通过总线的信号会被延时。因此，显示设备具有视频质量的问题。为了解决这些问题，应当将总线的电阻保持为最小。为了将总线的电阻保持为最小，可以增大横截面积、或者可以选择具有低电阻率的总线材料。因为材料有限，所以很难选择具有低电阻率的材料。而且，甚至当总线变长时，电阻有可能会增大。因此，使总线的电阻最小的最佳方案是增大总线的横截面积。
有两种增大总线横截面积的方法：一种是增加总线的宽度，另一种是增加总线的厚度。作为一个示例，通过增大选通总线和/或数据总线的宽度，可以防止总线的电阻增大。然而，随着限定像素区域的总线的宽度增加，有效的像素区域会被减少。在这种情况下，显示区域的孔径比也会被减小，这会导致差的显示质量。作为另一个示例，通过增大总线的厚度，形成总线时的刻蚀工时应当会变长并且总线之间的间隔应当会增大。这会导致孔径比被降低的问题。而且，在增大总线厚度的过程中，会增大总线与其它层之间的阶差(step difference)。这会在配向层的打磨处理中引起缺陷。
从而，在用于大对角面积的平板显示设备的薄膜晶体管中，保证总线的低电阻的总线结构是一个重要的要求。
发明内容
为了克服上述缺陷，本发明的目的在于提出一种用于大面积的平板显示设备的具有低电阻总线结构的薄膜晶体管基板及其制造方法。本发明的另一个目的在于提出一种具有低电阻总线结构(其中，总线的厚度增加但是与其它层之间的阶差没有增加)的薄膜晶体管基板及其制造方法。本发明的又一个目的在于提出一种具有低电阻总线结构(其中，总线厚度增加并且总线宽度减小以改善孔径比)的薄膜晶体管基板及其制造方法。
为了实现以上目的，本发明提出了一种薄膜晶体管基板的制造方法，该制造方法包括以下步骤：通过刻蚀基板的表面以形成总线图案并利用总线金属填充这些总线图案，而形成总线；在由这些总线所限定的像素区域的一部分处，形成半导体沟道层；和形成所述半导体沟道层上的源极-漏极、在所述像素区域内从所述漏极延伸的像素电极以及与所述像素电极平行的公共电极。
形成这些总线的步骤包括：在所述基板上沉积光刻胶；利用与这些总线图案对应的掩模对所述光刻胶进行构图；利用所构图的光刻胶对所述基板的表面进行刻蚀，以在所述基板上形成这些总线图案；在所述光刻胶上沉积所述总线金属并且在这些总线图案中填充所述总线金属；连同所述光刻胶上的总线金属一起去除所述光刻胶。
形成这些总线的步骤包括：形成在所述基板的一个方向上延伸的选通线、与所述选通线平行地延伸的公共线、在所述选通线和所述公共线之间具有与所述选通线垂直的多个段的数据线、以及从所述选通线分支到所述像素区域的栅极。
形成半导体沟道层的步骤包括：通过顺序地沉积绝缘材料、半导体材料和掺杂有杂质的半导体材料并对所述掺杂有杂质的半导体材料和所述半导体材料进行构图，而形成与所述栅极交叠的所述半导体沟道层；通过顺序地对所述绝缘材料进行构图，而形成暴露出选通焊盘的选通焊盘接触孔、暴露出数据焊盘的数据焊盘接触孔、暴露出所述公共线的某些部分的公共线接触孔、以及暴露出所述数据线的段的两端的数据线接触孔。
形成所述源极-漏极、所述像素电极和所述公共电极的步骤包括：在具有所述半导体沟道层的所述基板上沉积源-漏金属并对所述源-漏金属进行构图，以形成在所述半导体沟道层的一侧上的所述源极、在所述半导体沟道层的另一侧上面对所述源极的所述漏极、从所述漏极延伸并且具有在所述像素区域内平行布置的多个段的所述像素电极、以及经由所述公共线接触孔与所述公共线连接并且具有在像素区域内平行布置的多个段的所述公共电极；和进一步形成经由所述选通焊盘接触孔与所述选通焊盘接触的选通焊盘端子、经由所述数据焊盘接触孔与所述数据焊盘接触的数据焊盘端子、和经由所述数据线接触孔与所述数据线的相邻段连接的数据线连接端子。
该方法进一步包括：通过在具有所述源极-漏极、所述像素电极和所述公共电极的所述基板上沉积钝化材料并对所述钝化材料进行构图，而形成暴露出所述选通焊盘端子和所述数据焊盘端子的钝化层。
通过顺序地沉积第一金属层和第二金属层而沉积所述源-漏金属，并且其中，进一步与所述像素区域对应地对所述钝化层进行构图，以暴露出所述像素电极和所述公共电极；并且进一步包括：去除所述选通焊盘端子的第二金属层、所述数据焊盘端子的第二金属层、所述像素电极的第二金属层以及所述公共电极的第二金属层。
此外，本发明提出了一种具有低电阻总线结构的薄膜晶体管基板，该薄膜晶体管基板包括：基板；总线图案，其以预定的深度凹入所述基板中；总线，其填充在这些总线图案中；栅绝缘层，其覆盖这些总线；薄膜晶体管，其布置在由这些总线所限定的像素区域的一部分处；像素电极，其与所述薄膜晶体管连接并且具有在所述像素区域内互相平行的多个段；和公共电极，其包括在所述像素区域内与所述像素电极的所述段平行的多个段。
这些总线包括：在所述基板的一个方向上延伸的选通线、与所述选通线平行地延伸的公共线、在所述选通线和所述公共线之间具有与所述选通线垂直的多个段的数据线；并且所述薄膜晶体管包括从所述选通线分支的栅极、与所述栅极交叠的半导体沟道层、与所述半导体沟道层的一侧连接的源极、和面对所述源极并且与所述半导体沟道层的另一侧连接的漏极。
该薄膜晶体管基板进一步包括：在所述选通线的一端形成的选通焊盘、暴露出所述选通焊盘的选通焊盘接触孔、经由所述选通焊盘接触孔与所述选通焊盘接触的选通焊盘端子；在所述数据线的一端形成的数据焊盘、暴露出所述数据焊盘的数据焊盘接触孔、经由所述数据焊盘接触孔与所述数据焊盘接触的数据焊盘端子；和暴露出所述数据线的段的两端的数据线接触孔、以及经由所述数据线接触孔与所述数据线的相邻段连接的数据线连接端子。
该薄膜晶体管基板进一步包括：在所述基板上暴露出所述选通焊盘端子、所述数据焊盘端子、所述像素电极和所述公共电极的钝化层。
所述源极和所述漏极包括第一金属层和第二金属层，并且所暴露出的选通焊盘端子、所述数据焊盘端子、所述像素电极和所述公共电极只具有第一金属层。
在根据本发明的用于平板显示设备的薄膜晶体管基板中，总线被形成为比现有技术中的总线厚，但是这些总线被埋在基板中。因此，这些总线的横截面积会比现有技术中的大，并且这些总线的电阻可以被减小或者保持在低的状态下。而且，由于这些厚的总线被埋入了基板，所以在这些总线与其它层之间不存在高的阶差，从而这些厚的总线不会对该薄膜晶体管结构带来任何负面的影响。由于这些总线的电阻保持在低的状态下，所以能够使总线的宽度变窄并且使总线的长度变长。因此，本发明包括具有经改善的孔径比的、用于大面积平板显示设备的薄膜晶体管基板。
附图说明
附图被包括进来以提供对本发明的进一步的理解，并且被并入而构成本申请的一部分，附图示出了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是示出了在根据现有技术的水平电场型液晶显示设备中使用的薄膜晶体管基板的结构的平面图；
图2A至2E是通过沿着线I-I’切开而示出根据现有技术的图1中的薄膜晶体管基板的制造步骤的截面图；
图3是示出了根据本发明的在水平电场型液晶显示设备中使用的、具有低电阻总线结构的薄膜晶体管基板的结构的平面图；
图4A至4E是通过沿着线II-II’切开而示出根据本发明的图3中的具有低电阻总线结构的薄膜晶体管基板的制造步骤的截面图。
具体实施方式
参照包括图3和图4A至4E在内的附图，我们将对本发明的优选实施方式进行解释。图3是示出了根据本发明的在水平电场型液晶显示设备中使用的、具有低电阻总线结构的薄膜晶体管基板的结构的平面图。图4A至4E是通过沿着线II-II’切开而示出根据本发明的图3中的具有低电阻总线结构的薄膜晶体管基板的制造步骤的截面图。
参照图3和图4A至4E，用于LCD的薄膜晶体管基板包括玻璃基板SUB上的、隔着栅绝缘层而互相交叉的选通线GL和数据线DL，和形成在选通线GL和数据线DL的交叉部分的薄膜晶体管TFT。交叉的选通线GL和数据线DL限定了像素区域。还包括像素区域中的在其间形成水平电场的像素电极PXL和公共电极COM、以及在基板SUB上与公共电极COM连接的公共线CL。选通线GL向薄膜晶体管TFT的栅极G提供选通信号。数据线DL经由薄膜晶体管的漏极D向像素电极PXL提供像素信号。公共线CL形成在像素区域之间、与选通线平行，并且向公共电极COM提供用于驱动液晶分子的基准电压信号。
响应于提供给选通线GL的选通信号，薄膜晶体管TFT能够将来自数据线DL的像素信号充给像素电极PXL，并且在像素电极PXL上保持该像素信号。像素电极PXL通过与薄膜晶体管TFT的漏极D连接而形成在像素区域内。公共电极COM通过与公共线CL连接也形成在像素区域内。具体地，像素电极PXL与公共电极COM在像素区域内互相平行地布置。例如，公共电极COM具有互相间隔预定的距离而分开布置的多个垂直段(或者垂直的锯齿(chevron)段)。像素电极PXL具有多个垂直段(或者垂直的锯齿段)，各个段布置在公共电极的这些段之间。
在每条选通线GL和每条数据线DL的一个端部，分别形成有选通焊盘GP和数据焊盘DP。选通焊盘GP和数据焊盘DP分别通过选通焊盘接触孔GPH和数据焊盘接触孔DPH与选通焊盘端子GPT和数据焊盘端子DPT连接。
具体地，在本发明中，为了减小选通线GL和公共线CL的电阻并且防止孔径比减小，选通线GL和公共线CL被形成为具有比现有技术厚的厚度。而且，为了在厚的总线GL和CL与基板SUB之间不具有高的水平差，在基板SUB中形成了具有与这些总线的厚度对应的深度的总线槽、并且通过填充这些总线槽而形成这些总线。
而且，与选通线GL和公共线CL交叉布置的数据线DL也具有相同的结构。在这种情况下，数据线DL具有布置在选通线GL和公共线CL之间的多个段。此外，经由数据线接触孔DLH利用形成在栅绝缘层GI上的数据线连接端子CN而使这些相邻的段互相电连接。
再次参照图4A至4E，在此将解释根据本发明的薄膜晶体管的制造方法。
利用第一掩模处理，通过刻蚀玻璃基板SUB的表面而形成用于选通线GL、公共线CL和数据线DL的凹槽。玻璃基板SUB的刻蚀深度可以与这些线GL、CL和DL的厚度对应。在本发明中，这些线GL、CL和DL的宽度与现有技术中的GL、CL和DL的宽度基本相同。更优选地，选通线GL、公共线CL和数据线DL的宽度可以比现有技术中的选通线GL、公共线CL和数据线DL的宽度窄。最重要的是使得这些总线具有低电阻。因此，为了减小选通线GL、公共线CL和数据线DL的线电阻，这些线的横截面积应当比现有技术中的线的横截面积大。在本发明中，这些总线的厚度可以优选地至少为现有技术中的总线的两倍厚。
例如，当这些线的宽度基本上与现有技术中的线的宽度相同时，这些线的厚度可以是现有技术中的线的厚度的两倍。这样，线的横截面积会是现有技术中的线的横截面积的两倍。根据公式1，当横截面积为两倍大时，即使线的长度为两倍长，线的电阻也将相同。也就是说，通过具有双倍的厚度，可以将线延长为两倍的长度。用于平板显示设备的薄膜晶体管基板的表面面积可以很大，而将线的电阻保持在相同的状态下。
作为另一个示例，当线的宽度可以为现有技术中的线的宽度的一半(50％)时，线的横截面积将会是现有技术中的线的横截面积的一半。在这种情况下，根据本发明，线可以为两倍厚。这样，线的横截面积将会与现有技术中的线的横截面积相同。为了具有比现有技术更大的横截面积，线的厚度可以是现有技术中的线的厚度的三倍。这样，根据公式1，线的横截面积将会是现有技术中的线的横截面积的1.5倍。也就是说，通过将线的厚度增加为现有技术中的线的厚度的三倍，可以将线的宽度减小为现有技术中的线的宽度的一半并且将线的长度延长为现有技术中的线的长度的1.5倍，而具有相同的电阻。由此，由于线电阻没有增加，所以用于平板显示设备的薄膜晶体管基板的表面面积可以很大并且可以提高孔径比，而没有任何视频质量问题。
因此，根据本发明，可以按以下方式来设计薄膜晶体管基板：在确定了线的长度和宽度之后、将线的厚度选择为使得通过公式1计算出的线电阻不增加。
如图4A所示，所刻蚀的玻璃基板SUB的线图案可以具有至少
Figure BDA0000067884800000091
的深度，其是现有技术中的线厚度的两倍。在这种情况下，线的宽度可以相同并且线的长度可以是现有技术中的线的长度的两倍。而且，所刻蚀的玻璃基板SUB的线图案可以具有至少的深度，其是现有技术中的线厚度的三倍。在这种情况下，线的宽度可以是现有技术中的线的宽度的一半(50％)并且线的长度可以是现有技术中的线的长度的1.5倍。
如图4B所示，在刻蚀玻璃基板SUB以具有线图案之后、并且在玻璃基板SUB上具有光刻胶PR的状态下，在玻璃基板SUB的整个表面上沉积用于总线的金属。然后，金属被沉积在光刻胶PR上并且填充在玻璃基板SUB上形成的线图案的凹槽内。之后，利用剥离处理，去除光刻胶。仅去除沉积在光刻胶PR上的金属，而保留填充在线图案的凹槽内的金属。由此，这些线被埋入玻璃基板SUB内。这些线包括在玻璃基板SUB的一个方向上延伸的选通线GL、与选通线GL平行的公共线CL、在选通线GL与公共线CL之间的、具有多个段并在玻璃基板SUB上的另一个方向延伸的数据线DL。更具体地，选通线GL和数据线DL互相交叉地延伸。而且，栅极G从选通线GL分支到像素区域。在选通线GL的一端并且在数据线DL的一端，分别形成有选通焊盘GP和数据焊盘DP。虽然在附图中没有示出，但是可以在公共线CL的一端处形成公共焊盘。
在具有线的基板SUB上，通过沉积诸如硅氮化物(SiNx)或硅氧化物(SiOx)的绝缘材料而形成栅绝缘层GI。之后，在其上顺序地沉积诸如非晶硅的半导体材料和诸如n+掺杂硅的掺杂有杂质的半导体材料。通过利用第二掩模处理对掺杂有杂质的半导体材料和半导体材料进行构图，而形成半导体沟道层A和欧姆层n，如图4C所示。半导体沟道层A和欧姆层n与栅极G交叠，并且与栅极G之间隔着栅绝缘层GI。之后，通过顺序地对栅绝缘层GI进行构图，形成暴露出选通焊盘GP的某些部分的选通焊盘接触孔GPH、暴露出数据焊盘DP的某些部分的数据焊盘接触孔DPH、暴露出形成为段状的每条数据线DL的两端的数据线接触孔DLH、和暴露出公共线CL的某些部分的公共线接触孔CH。为此，在栅极G上形成半导体沟道层A和欧姆层n，并且在其它部分，也对栅绝缘层GI进行构图。因此，优选地可以利用半色调掩模来执行该第二掩模处理。
在具有半导体沟道层A和欧姆层n的基板SUB上，沉积源-漏金属。通过利用第三掩模处理对源-漏金属进行构图，形成源-漏元件。这些源-漏元件包括源极S、漏极D、像素电极PXL、公共电极COM、选通焊盘端子GPT、数据焊盘端子DPT、和数据线连接端子CN。源-漏金属可以包括厚度为
Figure BDA0000067884800000101
的钼钛合金(MoTi)。进一步地，源-漏金属可以包括顺序地堆叠在该厚度为的钼钛合金(MoTi)上的厚度为
Figure BDA0000067884800000103
的铜(Cu)。
源极S与欧姆层n的一部分接触以与半导体沟道层A和栅极G的一侧交叠。漏极D与欧姆层n的另一部分接触以与半导体沟道层A和栅极G的另一侧交叠。像素电极PXL被形成为与漏极D为一个整体，并且具有在像素区域内平行地布置的多个段。公共电极COM通过公共接触孔CH与公共线CL接触，并且在像素区域内具有与像素电极PXL的各个段平行布置的多个段。像素电极PXL与公共电极COM以预定的距离互相平行地布置。而且，数据线连接端子CN物理地并电连接数据线DL的相邻段。也就是说，通过数据线接触孔DLH暴露出的数据线DL的一个段的一端与通过数据线接触孔DLH暴露出的数据线DL的相邻段的另一端连接。如图3所示，可以通过从数据线连接端子CN分支而形成源极S。
在本实施方式中，在形成选通线GL的同时形成数据线。在这种情况下，源-漏金属可以包括单层的钼钛合金(MoTi)。当通过对源-漏金属进行构图而形成数据线DL时，源-漏金属优选地包括堆叠有钼钛合金(MoTi)层和铜(Cu)层的两个层。这是为了保证大面积的薄膜晶体管基板中的数据线DL的低电阻。然而，更优选地是，如同本实施方式那样，当形成了选通线GL时，利用栅金属形成数据线DL。
之后，将源-漏元件用作掩模来进一步刻蚀欧姆层n，去除欧姆层n暴露在源极S和漏极D之间的部分，以使得在源极S与漏极D之间暴露出半导体沟道层A。从而，如图4D所示，实现了包括源极S、漏极D、半导体沟道层A和栅极G的薄膜晶体管TFT。
在具有源极-漏极S和D、像素电极PXL和公共电极COM的基板SUB的整个表面上，通过沉积诸如硅氮化物(SiNx)和硅氧化物(SiOx)的绝缘材料而形成钝化层PAS。如图4E所示，通过利用第四掩模处理对钝化层PAS进行构图，暴露出整个选通焊盘端子GPT和数据焊盘端子DPT。由于选通焊盘端子GPT和数据焊盘端子DPT是用于从外部控制设备接收电信号的，所以它们需要被暴露出来。
此外，如果需要，可以去除钝化层PAS的覆盖像素区域的某些部分。在这种情况下，优选地去除形成像素电极PXL和公共电极COM的上层的铜(Cu)层。去除所暴露的铜层的原因在于铜层具有几千
Figure BDA0000067884800000111
比几百
Figure BDA0000067884800000112
的钼钛合金层要厚的多，这个阶差很高从而使之后沉积的配向层可能会由于该阶差而受到损害。另一个原因是铜层是用于减小线电阻以使得不需要去除像素电极PXL和公共电极COM。当去除所暴露的铜层时，也去除了所暴露出的选通焊盘端子GPT和暴露出的数据焊盘端子DPT的铜层。当在用于接触外部设备的端子处暴露出铜层时，会引起铜层的氧化并且会进一步引起端子处的连接错误。因此，去除铜层可以提高该设备的电稳定性。
在图中没有示出，当源-漏金属包括单层的钼钛合金层时，覆盖像素区域的钝化层PAS不应被去除，而是只暴露出选通焊盘端子GPT和数据焊盘端子DPT。
已经结合附图对本发明的实施方式进行了具体地描述，但是本领域普通技术人员应当理解，在不改变本发明的技术精神或者必要特征的情况下可以以其它的特定形式实现本发明。因此，应当注意以上实施方式仅仅是在所有方面中用作示例，而不应当被理解为限制本发明。本发明的范围由所附权利要求限定，而不是由对本发明的具体描述限定。在这些权利要求的含义和范围内做出的所有改变或者修改及其等同物应当被理解为落入了本发明的范围。
本申请要求2010年7月7日提交的韩国专利申请No.10-2010-0065239的优先权，如同在此进行具体地阐述那样通过引证的方式将其全文并入于此。

Claims (14)

1.一种具有低电阻总线结构的薄膜晶体管基板的制造方法，该制造方法包括以下步骤：
通过刻蚀基板的表面以形成总线图案并利用总线金属填充所述总线图案，从而形成总线；
在由所述总线所限定的像素区域的一部分处，形成半导体沟道层；和
形成所述半导体沟道层上的源极-漏极、在所述像素区域内从所述漏极延伸的像素电极、以及与所述像素电极平行的公共电极。
2.根据权利要求1所述的方法，其中，形成所述总线的步骤包括：
在所述基板上沉积光刻胶；
利用与所述总线图案对应的掩模对所述光刻胶进行构图；
利用所构图的光刻胶对所述基板的表面进行刻蚀，以在所述基板上形成所述总线图案；
在所述光刻胶上沉积所述总线金属并且在所述总线图案中填充所述总线金属；和
连同所述光刻胶上的总线金属一起去除所述光刻胶。
3.根据权利要求1所述的方法，其中，形成所述总线的步骤包括：形成在所述基板的一个方向上延伸的选通线、与所述选通线平行地延伸的公共线、具有在所述选通线和所述公共线之间与所述选通线垂直的多个段的数据线、以及从所述选通线分支到所述像素区域的栅极。
4.根据权利要求3所述的方法，其中，形成半导体沟道层的步骤包括：
通过顺序地沉积绝缘材料、半导体材料和掺杂有杂质的半导体材料并对所述半导体材料和所述掺杂有杂质的半导体材料进行构图，而形成与所述栅极交叠的所述半导体沟道层；和
通过顺序地对所述绝缘材料进行构图，而形成暴露出选通焊盘的选通焊盘接触孔、暴露出数据焊盘的数据焊盘接触孔、暴露出所述公共线的某些部分的公共线接触孔、以及暴露出所述数据线的段的两端的数据线接触孔。
5.根据权利要求4所述的方法，其中，形成所述源极-漏极、所述像素电极和所述公共电极的步骤包括：
在具有所述半导体沟道层的所述基板上沉积源-漏金属并对所述源-漏金属进行构图，以形成在所述半导体沟道层的一侧上的所述源极、在所述半导体沟道层的另一侧上并面对所述源极的所述漏极、从所述漏极延伸并且具有在所述像素区域内平行布置的多个段的所述像素电极、以及经由所述公共线接触孔与所述公共线连接并且具有在像素区域内平行布置的多个段的所述公共电极；和
进一步形成经由所述选通焊盘接触孔与所述选通焊盘接触的选通焊盘端子、经由所述数据焊盘接触孔与所述数据焊盘接触的数据焊盘端子、和经由所述数据线接触孔与所述数据线的相邻段连接的数据线连接端子。
6.根据权利要求5所述的方法，该方法进一步包括：
通过在具有所述源极-漏极、所述像素电极和所述公共电极的所述基板上沉积钝化材料并对所述钝化材料进行构图，而形成暴露出所述选通焊盘端子和所述数据焊盘端子的钝化层。
7.根据权利要求6所述的方法，其中，通过顺序地沉积第一金属层和第二金属层而沉积所述源-漏金属，并且
其中，进一步与所述像素区域对应地对所述钝化层进行构图，以暴露出所述像素电极和所述公共电极；并且
该方法进一步包括：
去除所述选通焊盘端子的第二金属层、所述数据焊盘端子的第二金属层、所述像素电极的第二金属层以及所述公共电极的第二金属层。
8.根据权利要求7所述的方法，其中，所述第一金属层包括钼、钛和钼钛合金中的至少一种，并且
所述第二金属层包括铜。
9.一种具有低电阻总线结构的薄膜晶体管基板，该薄膜晶体管基板包括：
基板；
总线图案，其以预定的深度凹入所述基板中；
总线，其填充在所述总线图案中；
栅绝缘层，其覆盖所述总线；
薄膜晶体管，其布置在由所述总线所限定的像素区域的一部分处；
像素电极，其与所述薄膜晶体管连接并且具有在所述像素区域内互相平行的多个段；和
公共电极，其包括在所述像素区域内与所述像素电极的所述段平行的多个段。
10.根据权利要求9所述的薄膜晶体管基板，其中，所述总线包括：在所述基板的一个方向上延伸的选通线、与所述选通线平行地延伸的公共线、具有在所述选通线和所述公共线之间与所述选通线垂直的多个段的数据线；并且
所述薄膜晶体管包括：从所述选通线分支的栅极、与所述栅极交叠的半导体沟道层、与所述半导体沟道层的一侧连接的源极和面对所述源极并且与所述半导体沟道层的另一侧连接的漏极。
11.根据权利要求10所述的薄膜晶体管基板，该薄膜晶体管基板进一步包括：
在所述选通线的一端形成的选通焊盘、暴露出所述选通焊盘的选通焊盘接触孔、经由所述选通焊盘接触孔与所述选通焊盘接触的选通焊盘端子；
在所述数据线的一端形成的数据焊盘、暴露出所述数据焊盘的数据焊盘接触孔、经由所述数据焊盘接触孔与所述数据焊盘接触的数据焊盘端子；和
暴露出所述数据线的段的两端的数据线接触孔、以及经由所述数据线接触孔与所述数据线的相邻段连接的数据线连接端子。
12.根据权利要求11所述的薄膜晶体管基板，该薄膜晶体管基板进一步包括：
在所述基板上暴露出所述选通焊盘端子、所述数据焊盘端子、所述像素电极和所述公共电极的钝化层。
13.根据权利要求12所述的薄膜晶体管基板，其中，所述源极和所述漏极包括第一金属层和第二金属层，并且
所暴露出的选通焊盘端子、所述数据焊盘端子、所述像素电极和所述公共电极仅仅具有第一金属层。
14.根据权利要求13所述的薄膜晶体管基板，其中，所述第一金属层包括钼、钛和钼钛合金中的至少一种，并且
所述第二金属层包括铜。
CN201110158453.3A 2010-07-07 2011-06-13 具有低电阻总线结构的薄膜晶体管基板及其制造方法 Active CN102315166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0065239 2010-07-07
KR1020100065239A KR101361925B1 (ko) 2010-07-07 2010-07-07 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102315166A true CN102315166A (zh) 2012-01-11
CN102315166B CN102315166B (zh) 2015-04-08

Family

ID=45428187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110158453.3A Active CN102315166B (zh) 2010-07-07 2011-06-13 具有低电阻总线结构的薄膜晶体管基板及其制造方法

Country Status (4)

Country Link
US (1) US8592237B2 (zh)
KR (1) KR101361925B1 (zh)
CN (1) CN102315166B (zh)
DE (1) DE102011077647B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106292109A (zh) * 2016-09-22 2017-01-04 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法、显示装置
CN107644889A (zh) * 2016-07-21 2018-01-30 乐金显示有限公司 显示面板和包括该显示面板的显示装置
CN108469922A (zh) * 2018-03-28 2018-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、触控显示装置
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927308B2 (en) * 2011-05-12 2015-01-06 Universal Display Corporation Method of forming bus line designs for large-area OLED lighting
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
KR101302622B1 (ko) * 2012-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 리페어 방법
CN102654703B (zh) 2012-03-31 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其制造方法、以及显示设备
KR102081599B1 (ko) * 2013-06-28 2020-02-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN103715202B (zh) * 2013-12-23 2015-04-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR102189571B1 (ko) * 2014-05-23 2020-12-14 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN104392999B (zh) * 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR102374749B1 (ko) * 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
CN106229319A (zh) * 2016-09-05 2016-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
US10295875B2 (en) 2017-05-12 2019-05-21 A.U. Vista, Inc. TFT array having conducting lines with low resistance
KR102473069B1 (ko) * 2018-01-02 2022-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102587978B1 (ko) * 2019-01-24 2023-10-11 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089631A1 (en) * 2000-07-10 2002-07-11 Dong-Hoon Lee In-plane switching liquid crystal display device and method for fabricating the same
US20040189919A1 (en) * 2003-03-29 2004-09-30 Ahn Byung Chul Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US20070032036A1 (en) * 2005-08-04 2007-02-08 Quanta Display Inc. Array substrate for lcd and method of fabrication thereof
CN101677058A (zh) * 2008-09-19 2010-03-24 北京京东方光电科技有限公司 薄膜构造体的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015576A (ko) * 1992-12-10 1994-07-21 이헌조 액정표시장치 제조방법
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
JP4516518B2 (ja) 2005-03-15 2010-08-04 株式会社フューチャービジョン 薄膜トランジスタを用いた液晶表示装置及びその製造方法
KR101147267B1 (ko) * 2005-12-10 2012-05-18 엘지디스플레이 주식회사 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
KR101183434B1 (ko) * 2006-06-30 2012-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판
KR101384142B1 (ko) * 2007-12-28 2014-04-14 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR101441545B1 (ko) * 2008-01-02 2014-09-17 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
KR20090100186A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 금속 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089631A1 (en) * 2000-07-10 2002-07-11 Dong-Hoon Lee In-plane switching liquid crystal display device and method for fabricating the same
US20040189919A1 (en) * 2003-03-29 2004-09-30 Ahn Byung Chul Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US20070032036A1 (en) * 2005-08-04 2007-02-08 Quanta Display Inc. Array substrate for lcd and method of fabrication thereof
CN101677058A (zh) * 2008-09-19 2010-03-24 北京京东方光电科技有限公司 薄膜构造体的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644889A (zh) * 2016-07-21 2018-01-30 乐金显示有限公司 显示面板和包括该显示面板的显示装置
CN107644889B (zh) * 2016-07-21 2020-12-25 乐金显示有限公司 显示面板和包括该显示面板的显示装置
CN106292109A (zh) * 2016-09-22 2017-01-04 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法、显示装置
CN106292109B (zh) * 2016-09-22 2019-12-06 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法、显示装置
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板
CN108469922A (zh) * 2018-03-28 2018-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、触控显示装置

Also Published As

Publication number Publication date
US20120007091A1 (en) 2012-01-12
KR20120004642A (ko) 2012-01-13
KR101361925B1 (ko) 2014-02-21
US8592237B2 (en) 2013-11-26
DE102011077647A1 (de) 2012-03-15
DE102011077647B4 (de) 2019-11-07
CN102315166B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
CN102315166B (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN1897285B (zh) 薄膜晶体管阵列面板及制造方法
CN106356376B (zh) 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104011587B (zh) 有源矩阵基板
CN105280137A (zh) 有机发光显示器及其制造方法
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN102593126B (zh) 面板及其制法
CN104637925A (zh) 用于显示面板的阵列基板及其制造方法
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
CN104252075B (zh) 液晶显示器的阵列基板及其制造方法
CN103515394A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN101609236A (zh) 薄膜晶体管阵列基板制造方法
CN104516166A (zh) 用于制造液晶显示器的方法
CN104392990B (zh) 一种阵列基板及显示装置
CN204028524U (zh) 显示基板及显示装置
CN101436569B (zh) 薄膜晶体管阵列基板的制造方法及显示装置
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
CN108054140A (zh) Ffs模式阵列基板及其制造方法
CN103869561A (zh) 具有双连接结构的液晶显示装置及其制造方法
CN102280369B (zh) 形成薄膜图案的方法以及具有该薄膜图案的平板显示器
CN100521166C (zh) 显示元件及其制造方法
US20220399433A1 (en) Display Substrate and Display Apparatus
CN102998866B (zh) 阵列基板、显示装置及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant