CN104011587B - 有源矩阵基板 - Google Patents

有源矩阵基板 Download PDF

Info

Publication number
CN104011587B
CN104011587B CN201280063901.4A CN201280063901A CN104011587B CN 104011587 B CN104011587 B CN 104011587B CN 201280063901 A CN201280063901 A CN 201280063901A CN 104011587 B CN104011587 B CN 104011587B
Authority
CN
China
Prior art keywords
layer
transparency conducting
inorganic insulation
active
conducting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280063901.4A
Other languages
English (en)
Other versions
CN104011587A (zh
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104011587A publication Critical patent/CN104011587A/zh
Application granted granted Critical
Publication of CN104011587B publication Critical patent/CN104011587B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

有源矩阵基板(100A)具有：基板(11)；TFT(10A)，其被基板支承，具有半导体层(14)、栅极电极(12g)、源极电极(16S)和漏极电极(16D)；具有拉伸应力的第一透明导电层(22)和第二透明导电层(24)，它们中的至少一方与TFT的漏极电极电连接；和无机绝缘层的叠层体(23S1)，其在第一透明导电层与第二透明导电层之间形成，叠层体具有第一无机绝缘层(23a1)、第二和第三无机绝缘层(23b1、23c1)，该第一无机绝缘层(23a1)具有拉伸应力，该第二和第三无机绝缘层(23b1、23c1)以夹着第一无机绝缘层的方式形成，具有压应力，并且，叠层体作为整体具有拉伸应力。

Description

有源矩阵基板
技术领域
本发明涉及有源矩阵基板，特别涉及适用于液晶显示装置的有源矩阵基板。
背景技术
有源矩阵型的液晶显示装置一般包括：按照每个像素作为开关元件形成有薄膜晶体管(TFT)的有源矩阵基板(有时还称为“TFT基板”)；形成有彩色滤光片等的相对基板(有时还称为“彩色滤光片基板”)；和设置在有源矩阵基板与相对基板之间的液晶层。和电连接于薄膜晶体管的像素电极与共用电极的电位差相应的电场被施加至液晶层，液晶层中的液晶分子的取向状态由于该电场而发生变化，由此能够控制各像素的光透射率，进行显示。
在有源矩阵型的液晶显示装置，与其用途相应地被提案及采用各种各样的显示模式。作为显示模式，能够列举TN(Twisted Nematic：扭转向列)模式、VA(VerticalAlignment：垂直取向)模式、IPS(In-Plane Switching：面内开关)模式、FFS(Fringe FieldSwitching：边缘场开关)模式等。
在这些液晶显示装置中，存在如下方式：有源矩阵基板具有两个透明导电层，在该两个透明导电层之间形成有无机绝缘层。为了说明的简便，将由在中间夹着无机绝缘层的两个透明导电层形成的电极的结构，称为“2层电极结构”。
例如，在一般的FFS模式中，如在专利文献1中公开的那样，下层的透明导电层作为共用电极设置，上层的透明导电层作为形成有多个狭缝的像素电极设置。另外，如在专利文献2中公开的那样，也已知有在FFS模式中，像素电极作为下层电极设置，形成有多个狭缝的共用电极作为上层电极设置的结构。
现有技术文献
专利文献
专利文献1：日本特开2002-182230号公报
专利文献2：日本特开2011-53443号公报
发明内容
发明所要解决的课题
此外，如后述那样，申请人正在对具有利用2层电极结构的辅助电容的液晶显示装置进行研究开发。具体而言，对以下层的透明导电层为辅助电容相对电极(被供给共用电压或辅助电容相对电压)、并以上层的透明导电层为像素电极的结构进行研究。该液晶显示装置例如为VA模式，但是也能够应用于其它显示模式。
本发明发现具有上述的2层电极结构的有源矩阵基板具有以下的问题，详细情况参照比较例在之后进行说明。
首先，在2层电极结构中，存在如下问题：即，在两个透明导电层之间形成的层间绝缘膜(图8所示的比较例的有源矩阵基板200A的第三层间绝缘层23P)与透明导电层的紧贴性低，容易剥落的问题。
进一步，关于2层电极结构，为了改善透明导电层与层间绝缘膜的紧贴性，研究了各种无机绝缘层，发现存在如下问题：即，当使用能够提高紧贴性的无机绝缘层(例如，具有拉伸应力的氮化硅(SiNx)层)时，透明导电层(一般由以ITO(铟锡氧化物)或IZO(铟锌氧化物)等为代表的透明无机氧化物形成)由于氮化硅层，界面附近的氧化物被还原而金属化，结果是透明导电层的光的透射率降低的问题。
本发明的目的在于，提供解决了上述问题的至少一部分的有源矩阵基板。
用于解决课题的方式
本发明的实施方式的有源矩阵基板具有：
基板；
薄膜晶体管，其被上述基板支承，具有半导体层、栅极电极、源极电极和漏极电极；
第一透明导电层和第二透明导电层，该第一透明导电层和第二透明导电层中的至少一方与上述薄膜晶体管的上述漏极电极电连接；和
无机绝缘层的叠层体，其在上述第一透明导电层与上述第二透明导电层之间形成，
上述叠层体具有：具有拉伸应力的第一无机绝缘层；以及第二无机绝缘层和第三无机绝缘层，该第二无机绝缘层和第三无机绝缘层以夹着上述第一无机绝缘层的方式形成，且具有压应力，并且，上述叠层体作为整体具有拉伸应力(即、上述叠层体整体具有拉伸应力)。在本发明的实施方式的有源矩阵基板中，具有拉伸应力的上述第一无机绝缘层不与上述第一透明导电层和上述第二透明导电层中的任一层直接接触。
在一个实施方式中，上述第一无机绝缘层是折射率为1.804以下的氮化硅层。
在一个实施方式中，上述第二无机绝缘层和上述第三无机绝缘层是折射率为1.805以上的氮化硅层。
在一个实施方式中，上述第一透明导电层与上述第二透明导电层相比更靠近上述基板地形成，上述第二无机绝缘层与上述第三无机绝缘层相比更靠近上述基板地形成，上述叠层体在上述第一透明导电层与上述第二无机绝缘层之间还具有第四无机绝缘层。
在一个实施方式中，上述第四无机绝缘层是折射率为1.4以上1.6以下的氧化硅层。
在一个实施方式中，上述叠层体在上述第二透明导电层与上述第三无机绝缘层之间还具有第五无机绝缘层。
在一个实施方式中，上述第五无机绝缘层是折射率为1.4以上1.6以下的氧化硅层。
在一个实施方式中，上述第一透明导电层和上述第二透明导电层是ITO层或IZO层。
在一个实施方式中，上述半导体层是氧化物半导体层。上述氧化物半导体层例如包含In-Ga-Zn-O类半导体(IGZO类半导体)。
在一个实施方式中，上述第一透明导电层处于电浮置(electrically floating)状态，上述第二透明导电层是像素电极。
在一个实施方式中，上述第一透明导电层是辅助电容相对电极，上述第二透明导电层是像素电极。本实施方式的有源矩阵基板例如用于垂直取向(VA)模式的液晶显示装置。
在一个实施方式中，上述第一透明导电层是共用电极，上述第二透明导电层是具有多个狭缝的像素电极。本实施方式的有源矩阵基板例如用于FFS模式的液晶显示装置。
在一个实施方式中，上述有源矩阵基板还具有覆盖上述薄膜晶体管的有机绝缘层，上述有机绝缘层的一部分与上述叠层体的一部分直接接触。
发明的效果
根据本发明的实施方式，通过在具有拉伸应力的两个透明导电层之间形成的、无机绝缘层的叠层体，剥离被抑制。此外，根据本发明的实施方式，叠层体所含的具有拉伸应力的第一无机绝缘层不与第一透明导电层和第二透明导电层中的任一层直接接触，因此例如即使利用氮化硅层形成第一无机绝缘层，也不会将构成第一透明导电层和第二透明导电层的透明氧化物(ITO、IZO)还原，不会导致光的透射率的降低。
附图说明
图1是表示基于本发明的实施方式的有源矩阵基板100A的示意的俯视图。
图2是有源矩阵基板100A的示意的截面图，(a)表示沿图1中的A-A’线的截面，(b)表示沿图1中的B-B’线的截面。
图3是基于本发明的实施方式的另一有源矩阵基板100B的示意的截面图，(a)和(b)表示与图2(a)和(b)分别对应的截面。
图4(a)～(d)是用于说明有源矩阵基板100B的制造方法的示意的截面图。
图5是基于本发明的实施方式的又一有源矩阵基板100C的示意的俯视图。
图6是有源矩阵基板100C的示意的截面图，(a)表示沿图5中的A-A’线的截面，(b)表示沿图5中的B-B’线的截面。
图7(a)～(d)是用于说明有源矩阵基板100C的制造方法的示意的截面图。
图8是比较例的有源矩阵基板200A的示意的截面图。
图9(a)和(b)是用于说明膜的内部应力的评价方法的示意图。
具体实施方式
以下，参照附图说明基于本发明的实施方式的有源矩阵基板的结构和制造方法。在以下的说明中，例示具有2层电极结构的VA模式的液晶显示装置中使用的有源矩阵基板。但是本发明的实施方式并不限定于此，在上述FFS模式的液晶显示装置中使用的有源矩阵基板以外，还能够应用于其它显示装置。
首先，参照图1和图2，对基于本发明的实施方式的有源矩阵基板100A的结构进行说明。图1是表示基于本发明的实施方式的有源矩阵基板100A的示意的俯视图。图2是有源矩阵基板100A的示意的截面图，图2(a)表示沿图1中的A-A’线的截面，图2(b)表示沿图1中的B-B’线的截面。
有源矩阵基板100A具有：基板(例如玻璃基板)11；薄膜晶体管(以下，称为TFT)10A，其被基板11支承，具有半导体层14、栅极电极12g、源极电极16S和漏极电极16D；具有拉伸应力的第一透明导电层22和第二透明导电层24，该第一透明导电层22和第二透明导电层24中的至少一方与TFT10A的漏极电极16D电连接；以及在第一透明导电层22与第二透明导电层24之间形成的无机绝缘层的叠层体23S1。此处，第一透明导电层22与第二透明导电层24相比形成在更靠近基板11一侧，第二透明导电层24与TFT10A的漏极电极16D电连接。
此处，第一透明导电层22和第二透明导电层24是ITO层或IZO层。已知ITO层和IZO层均具有拉伸应力。特别是ITO层与IZO层相比拉伸应力更大，更容易剥离。虽然ITO层和IZO层具有拉伸应力的理由并不一定清楚，但是不依赖于成膜温度和条件等，一般具有拉伸应力。关于各层的内部应力(拉伸应力或压应力)，参照图9在之后说明。
叠层体23S1具有：具有拉伸应力的第一无机绝缘层23a1；以及以夹着第一无机绝缘层23a1的方式形成的、具有压应力的第二无机绝缘层23b1和第三无机绝缘层23c1。第二无机绝缘层23b1在第一无机绝缘层23a1的基板11一侧形成，第三无机绝缘层23c1在第一无机绝缘层23a1的与基板11相反的一侧形成。叠层体23S1作为整体具有拉伸应力。此外，在有源矩阵基板100A中，具有拉伸应力的第一无机绝缘层23a1不与第一透明导电层22和第二透明导电层24中的任一层直接接触。
此处，第一无机绝缘层23a1例如是折射率为1.804以下的氮化硅层。第二无机绝缘层23b1和第三无机绝缘层23c1例如是折射率为1.805以上的氮化硅层。
已知一般氮化硅层和氧化硅层具有压应力。不过折射率为1.804以下的氮化硅层例外地具有拉伸应力。因此，如果如图8所示的比较例的有源矩阵基板200A那样，使用折射率为1.804以下的氮化硅层作为第三层间绝缘层23P，则能够抑制第三层间绝缘层23P的剥离。但是，折射率为1.804以下的氮化硅层的还原能力强，例如如果在与ITO层22、24接触的状态进行热处理，则会将氮化硅层与ITO层22、24的界面附近的ITO还原、金属化。如果这样，则ITO层22、24的光透射率降低。使用IZO层作为第一透明导电层22和第二透明导电层24的情况也相同。
于是，在有源矩阵基板100A，使用叠层体23S1，该叠层体23S1具有以折射率为1.805以上的氮化硅层23b1和氮化硅层23c1(具有压应力)夹着折射率为1.804以下的氮化硅层23a1(具有拉伸应力)的结构，由此，防止具有拉伸应力的、折射率为1.804以下的氮化硅层23a1与第一透明导电层(ITO层或IZO层)22和第二透明导电层(ITO层或IZO层)24中的任一层直接接触。
叠层体23S1整体构成为具有拉伸应力。例如优选如下方式：当令折射率为1.805以上的氮化硅层23b1和23c1的厚度分别为thb1和thc1、令折射率为1.804以下的氮化硅层23a1的厚度为tha1时，满足tha1≥thb1+thc1的关系。此时，优选thb1和thc1分别独立地为100nm以下。当然，严格而言，各层的应力的大小不仅受到各层的厚度的影响，而且受到各膜的结构(组成等)的影响，因此即使在不具有上述关系的情况下，也存在叠层体23S1作为整体具有拉伸应力的情况。根据发明人的研究，只要满足上述关系，叠层体23S1作为整体就具有拉伸应力。另外，如果thb1和thc1超过100nm，则存在产生生产率降低的问题的情况，因此优选thb1和thc1分别独立地为100nm以下。
有源矩阵基板100A还具有覆盖TFT10A的有机绝缘层19，有机绝缘层19的一部分与叠层体23S1的一部分直接接触。有机绝缘层19例如由透明的正型感光性树脂形成。在玻璃基板等由无机材料形成的基板上形成的有机绝缘层19一般具有拉伸应力。因此，具有压应力的无机绝缘层相对于有机绝缘层19的紧贴性低。对此，在有源矩阵基板100A中，因为具有拉伸应力的叠层体23S1的一部分与有机绝缘层19的一部分接触，所以紧贴性优异。因此，叠层体23S1与该叠层体23S1的下表面所接触的第一透明导电层22和有机绝缘层19的紧贴性优异，因此能够抑制剥离。
在基于本发明的实施方式的有源矩阵基板100A中，第一透明导电层22的一部分22a未与任一地方连接，处于电浮置(电浮动)状态，作为屏蔽电极22a发挥作用，第二透明导电层24的一部分24p作为像素电极发挥作用。即，第一透明导电层22按照使得像素电极24p的电位不受来自在基板11上形成的各种电极和配线的电场的影响的方式进行保护。
另外，也可以将第一透明导电层22的一部分22a用作辅助电容相对电极22a。此时，辅助电容相对电极22a、像素电极24p和它们之间的叠层体23S1作为辅助电容发挥作用。辅助电容由第一透明导电层22和第二透明导电层24形成，因此能够不使像素开口率下降地具有大的电容值。因此，通过如TFT10A那样采用在栅极总线12上具有源极接触孔15a和漏极接触孔15b的结构，能够抑制伴随寄生电容的增大而发生的馈通电压(feed throughvoltage)的增大。
半导体层14例如是氧化物半导体层。因为氧化物半导体的移动度高，所以能够充分而快速地对利用2层电极结构形成的比较大的电容值的辅助电容进行充电。氧化物半导体层例如包括In-Ga-Zn-O类半导体(以下，简记为“IGZO类半导体”。)，此处，IGZO类半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物，In、Ga和Zn的比例(组成比)并无特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。IGZO类半导体既可以是非晶质，也可以为结晶质。作为结晶质IGZO类半导体，优选c轴与层面大致垂直地取向的结晶质IGZO类半导体。这样的IGZO类半导体的结晶结构例如在日本特开2012-134475号公报中被公开。为了参考，在本说明书中援用日本特开2012-134475号公报的全部公开内容。
此处，参照图9说明各层(膜)的内部应力的评价方法。在硅晶片1上沉积评价对象的膜。当如图9(a)所示那样，硅晶片1向上凸状翘曲时，在膜2a产生压应力ac。此时，在硅晶片1产生拉伸应力。相反，当如图9(b)所示那样，硅晶片1向下凸状翘曲时，在膜2b产生拉伸应力at。此时，在硅晶片1产生压应力。
通过对翘曲的大小进行测定，能够从硅晶片1的弹性系数和尺寸(dimension)(厚度，大小)以及膜2a、2b的弹性系数和尺寸(厚度、大小)定量地求取内部应力的大小。此处，使用膜应力计(テンコール(Tencor)公司制)求取各层的内部应力是拉伸应力还是压应力。其中，通过使用膜应力计求取曲率半径，能够求取内部应力的大小。
接着，参照图1和图3，说明基于本发明的实施方式的另一有源矩阵基板100B的结构。图3是基于本发明的实施方式的另一有源矩阵基板100B的示意的截面图，图3(a)和(b)表示与图2(a)和(b)分别对应的有源矩阵基板100B的截面。有源矩阵基板100B的平面结构与图1所示的有源矩阵基板100A相同。
有源矩阵基板100B具有的叠层体23S2的结构与有源矩阵基板100A的叠层体23S1的结构不同。
叠层体23S2具有：具有拉伸应力的第一无机绝缘层23a2；和以夹着第一无机绝缘层23a2的方式形成、且具有压应力的第二无机绝缘层23b2和第三无机绝缘层23c2。该部分的叠层结构与叠层体23S1相同。叠层体23S2进一步在第一透明导电层22与第二无机绝缘层23b2之间、即第二无机绝缘层23b2的基板11一侧具有第四无机绝缘层23d2，且在第二透明导电层24与第三无机绝缘层23c2之间、即第三无机绝缘层23c2的与基板11相反的一侧进一步具有第五无机绝缘层23e2。叠层体23S2与叠层体23S1相同，也作为整体具有拉伸应力。
此处，第一无机绝缘层23a2例如是折射率为1.804以下的氮化硅层，第二无机绝缘层23b2和第三无机绝缘层23c2例如是折射率为1.805以上的氮化硅层。此外，第四无机绝缘层23d2和第五无机绝缘层23e2是折射率为1.4以上1.6以下的氧化硅层。折射率为1.4以上1.6以下的氧化硅层也具有压应力。
例如优选如下方式：当令折射率为1.805以上的氮化硅层23b2和23c2的厚度分别为thb2和thc2、令折射率为1.4以上1.6以下的氧化硅层23d2和23e2的厚度分别为thd2和the2、令折射率为1.804以下的氮化硅层23a2的厚度为tha2时，满足tha2≥thb2+thc2+thd2+the2的关系。此时，基于与上述相同的理由，优选thb2、thc2、thd2和the2分别独立地为100nm以下。当然，严格而言，各层的应力的大小不仅受到各层的厚度的影响，而且受到各膜的结构(组成等)的影响，因此即使在不具有上述关系的情况下，也存在叠层体23S2作为整体具有拉伸应力的情况。根据发明人的研究，如果满足上述关系，叠层体23S2作为整体就具有拉伸应力。
有源矩阵基板100B也进一步具有覆盖TFT10A的有机绝缘层19，有机绝缘层19的一部分与叠层体23S2的一部分直接接触。因此，叠层体23S2与有源矩阵基板100A的叠层体23S1相同，该叠层体23S2与其下表面所接触的第一透明导电层22和有机绝缘层19的紧贴性优异，因此能够抑制剥离。
具有叠层体23S2的有源矩阵基板100B，与具有叠层体23S1的有源矩阵基板100A相比，具有能够更有效地抑制透明导电层的还原反应的优点。
接着，参照图4(a)～(d)，说明有源矩阵基板100B的制造方法。图4(a)～(d)是用于说明有源矩阵基板100B的制造方法的示意的截面图，一并表示图3(a)的TFT10A的附近和图3(b)的栅极端子部12t附近的截面结构。
首先，如图4(a)所示，准备基板(例如玻璃基板)11，在基板11上形成栅极金属膜，通过对该栅极金属膜进行图案形成，形成栅极金属层12。栅极金属层12包括栅极电极12g、栅极配线和辅助电容总线(CS总线)、以及栅极端子部12t。辅助电容总线(未图示)与辅助电容相对电极22a连接，供给辅助电容相对电压。栅极金属层12能够使用各种公知的导电膜、利用公知的方法形成。栅极金属层12例如利用MoNb膜/Al膜的叠层膜(Al膜为下层)形成。MoNb膜/Al膜的厚度例如为约20nm/约50nm～约200nm/约300nm。栅极金属层12例如也可以由Al膜、Cu膜、Ta膜或TaN膜形成。
接着，以覆盖栅极金属层12的方式形成栅极绝缘层13。栅极绝缘层13例如由厚度为约100nm～约600nm的氮化硅(SiNx)、氧化硅(SiO2)或它们的叠层膜形成。
在栅极绝缘层13上形成半导体层14。半导体层14例如是厚度为约20nm～约200nm的In-Ga-Zn-O类半导体(IGZO类半导体)层。作为半导体层14，既可以为IGZO类半导体层以外的氧化物半导体层，也可以为多晶硅层等其它公知的半导体层。
接着，以覆盖半导体层14的方式形成蚀刻阻挡层15。蚀刻阻挡层15具有源极接触孔15a和漏极接触孔15b(参照图1)。在形成蚀刻阻挡层15时，以使得露出栅极端子部12t的方式，通过蚀刻在栅极绝缘层13形成贯通孔。蚀刻阻挡层15在之后的用于形成源极电极16S和漏极电极16D的蚀刻工序中保护半导体层14。
接着，如图4(b)所示那样形成源极金属层16。源极金属层16包括源极电极16S、漏极电极16D、源极总线和源极端子部16t(参照图1)。源极电极16S和漏极电极16D例如分别由MoN层16Sa/Al层16Sb/MoN层16Sc和MoN层16Da/Al层16Db/MoN层16Dc的叠层体形成。当然，源极金属层16能够使用其它公知的导电膜形成。这样，得到在半导体层14上具有蚀刻阻挡层15的TFT10A。
接着，形成覆盖TFT10A的第一层间绝缘层17。第一层间绝缘层17典型的是无机绝缘层，例如由厚度为约50nm～约500nm的氮化硅(SiNx)、氧化硅(SiO2)或它们的叠层膜形成。
进一步，在第一层间绝缘层17上形成第二层间绝缘层19。第二层间绝缘层19例如是厚度为约1000nm～约5000nm的透明树脂层。透明树脂层19在基板11上形成平坦的表面。此外，透明树脂层19与一般的无机绝缘层相比，能够容易地形成厚的膜且介电常数低，因此具有能够使在透明树脂层19上形成的电极(例如像素电极)与在透明树脂层19下形成的电极和配线(例如，栅极总线12和源极总线16)之间的寄生电容小的优点。在第一层间绝缘层17(和蚀刻阻挡层15、栅极绝缘层13)，形成有图1所示的第一接触孔(像素电极用)17a、第二接触孔(栅极用)17b和第三接触孔(源极用)17c。此外，在将第一透明导电层22的一部分22a用作辅助电容相对电极22a的情况下，在第一层间绝缘层17、蚀刻阻挡层15和栅极绝缘层13形成有用于将辅助电容相对电极22a与辅助电容配线(未图示)连接的接触孔。在图4(b)所示的工序中，在第二层间绝缘层19的、与上述接触孔对应的部位形成贯通孔(使下层露出的孔)。第二层间绝缘层19例如由正型感光性树脂形成，上述贯通孔在光刻工序中形成。
接着，如图4(c)所示那样，形成贯通第一层间绝缘层17的接触孔17a以及贯通第一层间绝缘层17、蚀刻阻挡层15和栅极绝缘层13的接触孔17b。此时，根据需要，还形成用于将辅助电容相对电极22a与辅助电容配线(未图示)连接的接触孔。
之后，在第二层间绝缘层19上形成第一透明导电层22。例如利用溅射法(条件：例如，Ar/O2：300sccm/1sccm，压力：0.6Pa，DC电力：2.5kW)形成厚度为约40nm～约150nm的ITO膜。通过对得到的ITO膜进行图案形成，获得第一透明导电层22，该第一透明导电层22包括屏蔽电极或辅助电容相对电极22a、第一接触电极22c和第一透明端子电极22t。
接着，如图4(d)所示那样，在第一透明导电层22上形成叠层体23S2。
例如，在第一透明导电层22上，依次形成氧化硅层23d2(条件：例如，SiH4/N2O：50～300/1000～7000sccm，压力：100～300Pa，RF电力：400～3000W)、氮化硅层23b2(条件：例如，SiH4/NH3/N2：100～500/100～1000/1000～6000sccm，压力：100～300Pa，RF电力：400～4000W)、氮化硅层23a2(条件：例如，SiH4/NH3/N2：100～500/100～1000/1000～6000sccm，压力：100～300Pa，RF电力：400～4000W)、氮化硅层23c2(条件：例如，SiH4/NH3/N2：100～500/100～1000/1000～6000sccm，压力：100～300Pa，RF电力：200～2000W)和氧化硅层23e2(条件：例如，SiH4/N2O：50～300/1000～7000sccm，压力：100～300Pa，RF电力：400～3000W)。各层的折射率和厚度如下所述。此外，如参照图9说明的那样，将各个膜单独地在硅晶片1上形成，将使用膜应力计测得的内部应力的结果一并表示。另外，各层的内部应力的大小不依赖于膜厚。
氧化硅层23d2和23e2例如折射率为1.46，厚度为20nm，压应力为约50MPa。
氮化硅层23b2和23c2例如折射率为1.85，厚度为20nm，压应力为150MPa。
氮化硅层23a2例如折射率为1.75，厚度为200nm，压应力为200MPa。
接着，形成第二透明导电层24。与第一透明导电层22相同，例如利用溅射法形成厚度为约40nm～约150nm的ITO膜。通过对所得到的ITO膜进行图案形成，获得第二透明导电层24，该第二透明导电层24包括像素电极24p、第二接触电极24c和第二透明端子电极24t。
这样，得到图3所示的有源矩阵基板100B。另外，有源矩阵基板100A也能够通过省略上述氧化硅层23d2和23e2、利用相同的方法进行制造。
接着，参照图5和图6，对基于本发明的实施方式的又一有源矩阵基板100C的结构进行说明。图5是表示基于本发明的实施方式的又一有源矩阵基板100C的示意的俯视图。图6是有源矩阵基板100C的示意的截面图，图6(a)表示沿图5中的A-A’线的截面，图6(b)表示沿图5中的B-B’线的截面。
上述有源矩阵基板100B的叠层体23S2具有五个无机绝缘层，但是能够省略第四无机绝缘层23d2和第五无机绝缘层23e2中的任一方。有源矩阵基板100C所具有的叠层体23S3不具有有源矩阵基板100B所具有的叠层体23S2的第五无机绝缘层23e2。
即，叠层体23S3具有第一无机绝缘层23a3、第二无机绝缘层23b3和第三无机绝缘层23c3，该第一无机绝缘层23a3具有拉伸应力，该第二无机绝缘层23b3和第三无机绝缘层23c3以夹着第一无机绝缘层23a3的方式形成，具有压应力。该部分的叠层结构与叠层体23S1相同。叠层体23S3进一步在第一透明导电层22与第二无机绝缘层23b3之间、即第二无机绝缘层23b3的基板11一侧具有第四无机绝缘层23d3。叠层体23S3也与叠层体23S1以及23S2同样地、作为整体具有拉伸应力。
此处，第一无机绝缘层23a3例如是折射率为1.804以下的氮化硅层，第二无机绝缘层23b3和第三无机绝缘层23c3例如是折射率为1.805以上的氮化硅层。此外，第四无机绝缘层23d3是折射率为1.4以上1.6以下的氧化硅层。
例如优选如下方式：当令折射率为1.805以上的氮化硅层23b3和23c3的厚度分别为thb3和thc3、令折射率为1.4以上1.6以下的氧化硅层23d3的厚度为thd3、令折射率为1.804以下的氮化硅层23a3的厚度为tha3时，满足tha3≥thb3+thc3+thd3的关系。此时，基于与上述相同的理由，优选thb3、thc3和thd3分别独立地为100nm以下。当然，严格而言，各层的应力的大小不仅受到各层的厚度的影响，而且受到各膜的结构(组成等)的影响，因此即使在不具有上述关系的情况下，也存在叠层体23S3作为整体具有拉伸应力的情况。根据发明人的研究，只要满足上述关系，叠层体23S3作为整体就具有拉伸应力。
有源矩阵基板100C也进一步具有覆盖TFT10C的有机绝缘层19，有机绝缘层19的一部分与叠层体23S3的一部分直接接触。因此，叠层体23S3，与有源矩阵基板100A的叠层体23S1以及有源矩阵基板100B的叠层体23S2同样，叠层体23S3与其下表面所接触的第一透明导电层22和有机绝缘层19的紧贴性优异，因此能够抑制剥离。
具有叠层体23S3的有源矩阵基板100C，与具有叠层体23S1的有源矩阵基板100A相比，具有能够更有效地抑制透明导电层的还原反应的优点。
上述的有源矩阵基板100A和100B具有的TFT10A是蚀刻阻挡型的TFT，与此相对，有源矩阵基板100C具有的TFT10C是沟道蚀刻型的TFT。
接着，参照图7(a)～(d)，对有源矩阵基板100C的制造方法进行说明。图7(a)～(d)是用于说明有源矩阵基板100C的制造方法的示意的截面图，一并表示图6(a)的TFT10C的附近和图6(b)的栅极端子部12t附近的截面结构。在以下的说明中，形成各构成要素的材料和厚度等也可以与参照图4(a)～(d)在之前说明过的方式相同，因此省略。
首先，如图7(a)所示，准备基板11，在基板11上，形成栅极金属膜，对该栅极金属膜进行图案形成，由此形成栅极金属层12。栅极金属层12包括栅极电极12g、栅极配线和辅助电容总线(CS总线)、以及栅极端子部12t。
接着，以覆盖栅极金属层12的方式形成栅极绝缘层13，在栅极绝缘层13上形成半导体层14。
接着，形成源极金属层16，该源极金属层16包括源极电极16S和漏极电极16D。
接着，形成覆盖TFT10C的第一层间绝缘层17。在第一层间绝缘层17(和栅极绝缘层13)，形成图5所示的第一接触孔(像素电极用)17a、第二间接触孔(栅极用)17b和第三接触孔(源极用)17c。此外，在将第一透明导电层22的一部分22a用作辅助电容相对电极22a的情况下，在第一层间绝缘层17和栅极绝缘层13形成有用于将辅助电容相对电极22a与辅助电容配线(未图示)连接的接触孔。在图7(b)所示的工序中，在第二层间绝缘层19的、与上述接触孔对应的部位形成贯通孔(使下层露出的孔)。
接着，如图7(c)所示那样，形成贯通第一层间绝缘层17的接触孔17a、以及贯通第一层间绝缘层17和栅极绝缘层13贯通的接触孔17b。此时，根据需要，还形成用于将辅助电容相对电极22a与辅助电容配线(未图示)连接的接触孔。
之后，在第二层间绝缘层19上形成第一透明导电层22。通过对ITO膜进行图案形成，获得第一透明导电层22，该第一透明导电层22包括屏蔽电极或辅助电容相对电极22a、第一接触电极22c和第一透明端子电极22t。
接着，如图7(d)所示那样，在第一透明导电层22上形成叠层体23S3。叠层体23S3能够通过在图4(d)中省略上述氧化硅层23e2，利用相同的方法形成。之后，形成第二透明导电层24。通过对ITO膜进行图案形成，获得第二透明导电层24，该第二透明导电层24包括像素电极24p、第二接触电极24c和第二透明端子电极24t。这样，得到图5和图6所示的有源矩阵基板100C。
此处，例示了具备沟道蚀刻型TFT的有源矩阵基板100C，还能够应用于上述蚀刻阻挡型有源矩阵基板，相反，还能够将上述叠层体23S1、23S2应用于具备沟道蚀刻型TFT的有源矩阵基板。
此外，在上述实施方式中，例示了用于具有2层电极结构的VA模式的液晶显示装置的有源矩阵基板，但是并不限定于此，本发明的实施方式能够应用于在各种模式的液晶显示装置中使用有源矩阵基板。例如，在应用于在上述FFS模式的液晶显示装置中使用的有源矩阵基板的情况下，第一透明导电层22是共用电极，第二透明导电层24是具有多个狭缝的像素电极。
产业上的可利用性
本发明的实施方式能够应用于有源矩阵基板，特别能够应用于适用于液晶显示装置的有源矩阵基板。
附图标记的说明
10A、10C 薄膜晶体管(TFT)
11 基板
12 栅极金属层(栅极总线)
12g 栅极电极
12t 栅极端子部
13 栅极绝缘层
14 半导体层
15 蚀刻阻挡层
15a、15b 接触孔(源极、漏极用)
16 源极金属层(源极总线)
16S 源极电极
16D 漏极电极
16t 源极端子部
17 第一层间绝缘层(无机绝缘层)
17a 第一接触孔(像素电极用)
17b 第二接触孔(栅极用)
17c 第三接触孔(源极用)
19 第二层间绝缘层(透明树脂层)
22 第一透明导电层
22a 屏蔽电极或辅助电容相对电极
22c 第一接触电极
22t 第一透明端子电极
23P 第三层间绝缘层
23S1、23S2、23S3 无机绝缘层叠层体
23a1、23b1、23c1 无机绝缘层
23a2、23b2、23c2、23d2、23e2 无机绝缘层
23a3、23b3、23c3、23d3 无机绝缘层
24 第二透明导电层
24c 第二接触电极
24p 像素电极
24t 第二透明端子电极
100、100A、100B、100C 有源矩阵基板

Claims (13)

1.一种有源矩阵基板，其特征在于，具有：
基板；
薄膜晶体管，其被所述基板支承，具有半导体层、栅极电极、源极电极和漏极电极；
第一透明导电层和第二透明导电层，该第一透明导电层和第二透明导电层中的至少一方与所述薄膜晶体管的所述漏极电极电连接；和
在所述第一透明导电层与所述第二透明导电层之间形成的无机绝缘层的叠层体，
所述叠层体具有第一无机绝缘层、第二无机绝缘层和第三无机绝缘层，所述第一无机绝缘层具有拉伸应力，所述第二无机绝缘层和所述第三无机绝缘层以夹着所述第一无机绝缘层的方式形成，具有压应力，并且，所述叠层体作为整体具有拉伸应力。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一无机绝缘层是折射率为1.804以下的氮化硅层。
3.如权利要求1所述的有源矩阵基板，其特征在于：
所述第二无机绝缘层和所述第三无机绝缘层是折射率为1.805以上的氮化硅层。
4.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一透明导电层与所述第二透明导电层相比更靠近所述基板地形成，所述第二无机绝缘层与所述第三无机绝缘层相比更靠近所述基板地形成，
所述叠层体在所述第一透明导电层与所述第二无机绝缘层之间还具有第四无机绝缘层。
5.如权利要求4所述的有源矩阵基板，其特征在于：
所述第四无机绝缘层是折射率为1.4以上1.6以下的氧化硅层。
6.如权利要求4所述的有源矩阵基板，其特征在于：
所述叠层体在所述第二透明导电层与所述第三无机绝缘层之间还具有第五无机绝缘层。
7.如权利要求6所述的有源矩阵基板，其特征在于：
所述第五无机绝缘层是折射率为1.4以上1.6以下的氧化硅层。
8.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一透明导电层和所述第二透明导电层是ITO层或IZO层。
9.如权利要求1所述的有源矩阵基板，其特征在于：
所述半导体层是氧化物半导体层。
10.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一透明导电层处于电浮置状态，所述第二透明导电层是像素电极。
11.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一透明导电层是辅助电容相对电极，所述第二透明导电层是像素电极。
12.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一透明导电层是共用电极，所述第二透明导电层是具有多个狭缝的像素电极。
13.如权利要求1～12中的任一项所述的有源矩阵基板，其特征在于：
具有覆盖所述薄膜晶体管的有机绝缘层，
所述有机绝缘层的一部分与所述叠层体的一部分直接接触。
CN201280063901.4A 2011-12-28 2012-12-18 有源矩阵基板 Expired - Fee Related CN104011587B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-289552 2011-12-28
JP2011289552 2011-12-28
PCT/JP2012/082784 WO2013099697A1 (ja) 2011-12-28 2012-12-18 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
CN104011587A CN104011587A (zh) 2014-08-27
CN104011587B true CN104011587B (zh) 2016-08-24

Family

ID=48697189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280063901.4A Expired - Fee Related CN104011587B (zh) 2011-12-28 2012-12-18 有源矩阵基板

Country Status (4)

Country Link
US (1) US9035302B2 (zh)
CN (1) CN104011587B (zh)
TW (1) TWI519876B (zh)
WO (1) WO2013099697A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072522B2 (ja) * 2012-11-29 2017-02-01 三菱電機株式会社 液晶表示パネルおよびその製造方法
JP6188473B2 (ja) * 2013-07-31 2017-08-30 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
KR102066623B1 (ko) * 2013-08-21 2020-01-17 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
US9541786B2 (en) 2014-02-17 2017-01-10 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US9575349B2 (en) * 2014-05-14 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
WO2016021320A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN104656325B (zh) * 2015-03-18 2017-06-27 深圳市华星光电技术有限公司 Coa型液晶面板的制作方法及coa型液晶面板
CN104698713B (zh) 2015-04-07 2017-09-26 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN105278193B (zh) * 2015-11-19 2018-09-18 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105810692A (zh) * 2016-04-18 2016-07-27 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及阵列基板制作方法
US10957990B2 (en) * 2016-05-30 2021-03-23 Sharp Kabushiki Kaisha Scanning antenna
JP6776060B2 (ja) * 2016-08-29 2020-10-28 株式会社ジャパンディスプレイ 表示装置
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
WO2018151085A1 (ja) * 2017-02-20 2018-08-23 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
WO2019009184A1 (ja) * 2017-07-05 2019-01-10 シャープ株式会社 アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法
JP2019062090A (ja) * 2017-09-27 2019-04-18 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JPWO2019078267A1 (ja) * 2017-10-19 2020-09-24 凸版印刷株式会社 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
US11991824B2 (en) * 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
WO2023002728A1 (ja) * 2021-07-21 2023-01-26 東レ株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001199192A (ja) * 2000-01-18 2001-07-24 Oike Ind Co Ltd 金属薄膜層転写材
JP2006258922A (ja) * 2005-03-15 2006-09-28 Casio Comput Co Ltd 回路基板、回路基板への半導体装置の実装方法及び液晶表示装置
JP2009047839A (ja) * 2007-08-17 2009-03-05 Epson Imaging Devices Corp 液晶表示装置
CN101750822A (zh) * 2008-12-12 2010-06-23 三星电子株式会社 显示基板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
JP4872591B2 (ja) * 2006-10-18 2012-02-08 三菱電機株式会社 Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
JP5448960B2 (ja) * 2010-03-23 2014-03-19 富士フイルム株式会社 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001199192A (ja) * 2000-01-18 2001-07-24 Oike Ind Co Ltd 金属薄膜層転写材
JP2006258922A (ja) * 2005-03-15 2006-09-28 Casio Comput Co Ltd 回路基板、回路基板への半導体装置の実装方法及び液晶表示装置
JP2009047839A (ja) * 2007-08-17 2009-03-05 Epson Imaging Devices Corp 液晶表示装置
CN101750822A (zh) * 2008-12-12 2010-06-23 三星电子株式会社 显示基板及其制造方法

Also Published As

Publication number Publication date
US9035302B2 (en) 2015-05-19
TW201331687A (zh) 2013-08-01
TWI519876B (zh) 2016-02-01
US20140346504A1 (en) 2014-11-27
WO2013099697A1 (ja) 2013-07-04
CN104011587A (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
CN104011587B (zh) 有源矩阵基板
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN104685635B (zh) 半导体装置
CN104508808B (zh) 半导体装置及其制造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN102315166B (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN104170069B (zh) 半导体器件及其制造方法
CN104094386B (zh) 半导体装置及其制造方法
CN104081507B (zh) 半导体装置及其制造方法
TWI538210B (zh) 半導體裝置及其製造方法
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20120228619A1 (en) Display panel and method for manufacturing the same
CN108140675A (zh) 半导体装置及其制造方法
CN104285286A (zh) 半导体装置及其制造方法
US20180286985A1 (en) Semiconductor device and production method for same
KR20150079089A (ko) 액정 디스플레이 패널 및 이의 제조 방법
CN107611139A (zh) 薄膜晶体管阵列基板及制作方法
US9673332B2 (en) Circuit substrate manufacturing method
CN204028524U (zh) 显示基板及显示装置
CN104040724B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN107851668A (zh) 半导体装置及其制造方法
CN110178207A (zh) 有源矩阵基板、液晶显示面板及液晶显示面板的制造方法
CN106575062B (zh) 有源矩阵基板及其制造方法
CN110383493A (zh) 有源矩阵基板及其制造方法
CN107275343B (zh) 底栅型tft基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20211218

CF01 Termination of patent right due to non-payment of annual fee