TW201331687A - 主動矩陣型基板 - Google Patents

主動矩陣型基板 Download PDF

Info

Publication number
TW201331687A
TW201331687A TW101149895A TW101149895A TW201331687A TW 201331687 A TW201331687 A TW 201331687A TW 101149895 A TW101149895 A TW 101149895A TW 101149895 A TW101149895 A TW 101149895A TW 201331687 A TW201331687 A TW 201331687A
Authority
TW
Taiwan
Prior art keywords
layer
transparent conductive
active matrix
insulating layer
inorganic insulating
Prior art date
Application number
TW101149895A
Other languages
English (en)
Other versions
TWI519876B (zh
Inventor
Katsunori Misaki
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201331687A publication Critical patent/TW201331687A/zh
Application granted granted Critical
Publication of TWI519876B publication Critical patent/TWI519876B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明之主動矩陣型基板(100A)包括：基板(11)；TFT(10A)，其由基板支撐且包含半導體層(14)、閘極電極(12g)、源極電極(16S)及汲極電極(16D)；第1透明導電層(22)及第2透明導電層(24)，其至少一者與TFT之汲極電極電性連接且具有拉伸應力；及無機絕緣層之積層體(23S1)，其形成於第1透明導電層與第2透明導電層之間；積層體包括：第1無機絕緣層(23a1)，其具有拉伸應力；以及第2及第3無機絕緣層(23b1、23c1)，其以夾著第1無機絕緣層之方式形成，且具有壓縮應力；且積層體整體上具有拉伸應力。

Description

主動矩陣型基板
本發明係關於一種主動矩陣型基板，尤其係關於一種適合用於液晶顯示裝置之主動矩陣型基板。
主動矩陣型液晶顯示裝置一般包括：主動矩陣型基板(有時亦稱為「TFT基板」)，其針對每個像素形成有薄膜電晶體(TFT，Thin Film Transistor)作為開關元件；對向基板(有時亦稱為「彩色濾光片基板」)，其形成有彩色濾光片等；及液晶層，其設置於主動矩陣型基板與對向基板之間。對液晶層施加對應於電性連接於薄膜電晶體之像素電極與共通電極之電位差的電場，藉由該電場而使液晶層中之液晶分子之配向狀態變化，藉此可控制各像素之透光率而進行顯示。
對於主動矩陣型液晶顯示裝置而言，視其用途提出並採用有各種顯示模式。作為顯示模式，可列舉TN(Twisted Nematic，扭轉向列)模式、VA(Vertical Alignment，垂直配向)模式、IPS(In-Plane-Switching，面內切換)模式、FFS(Fringe Field Switching，邊緣電場切換)模式等。
該等液晶顯示裝置中，存在主動矩陣型基板具有將無機絕緣層介於中間而形成之2層透明導電層者。為簡單起見，將由將無機絕緣層夾於中間之2層透明導電層所形成之電極之構造稱為「雙層電極構造」。
例如，一般之FFS模式中，如專利文獻1中所揭示，下層 之透明導電層作為共通電極而設置，上層之透明導電層作為形成有複數個狹縫之像素電極而設置。再者，如專利文獻2所揭示，亦周知有如下構成：於FFS模式中，像素電極作為下層電極而設置，形成有複數個狹縫之共通電極作為上層電極而設置。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2002-182230號公報
專利文獻2：日本專利特開2011-53443號公報
又，申請人研究開發出如下所述般具有利用雙層電極構造之輔助電容之液晶顯示裝置。具體而言，研究出將下層之透明導電層作為輔助電容對向電極(被供給有共通電壓或輔助電容對向電壓)，將上層之透明導電層作為像素電極之構成。該液晶顯示裝置例如為VA模式，但亦可應用於其他顯示模式。
本發明係對具有上述雙層電極構造之主動矩陣型基板，詳細情況參照比較例進行後述，但發現存在以下問題。
首先，於雙層電極構造中，存在形成於2層透明導電層間之層間絕緣膜(圖8所示之比較例之主動矩陣型基板200A之第3層間絕緣層23P)與透明導電層之密接性較低，容易剝離之問題。
進而，於雙層電極構造中，為改善透明導電層與層間絕 緣膜之密接性，而研究各種無機絕緣層，結果存在如下問題：若使用可提高密接性之無機絕緣層(例如具有拉伸應力之氮化矽(SiNx)層)，則透明導電層(一般由以ITO(Indium Tin Oxide，銦錫氧化物)或IZO(Indium Zinc Oxide，銦鋅氧化物)等為代表之透明無機氧化物所形成)藉由氮化矽層，而使界面附近之氧化物還原且金屬化，結果透明導電層之光之透過率降低。
本發明之目的在於提供一種解決上述問題之至少一部分之主動矩陣型基板。
本發明之實施形態之主動矩陣型基板包括：基板；薄膜電晶體，其由上述基板支撐，且包含半導體層、閘極電極、源極電極及汲極電極；第1透明導電層及第2透明導電層，其至少一者與上述薄膜電晶體之上述汲極電極電性連接；及無機絕緣層之積層體，其形成於上述第1透明導電層與上述第2透明導電層之間；上述積層體包括：第1無機絕緣層，其具有拉伸應力；以及第2及第3無機絕緣層，其以夾著上述第1無機絕緣層之方式形成，且具有壓縮應力；且上述積層體整體上具有拉伸應力。於本發明之實施形態之主動矩陣型基板中，具有拉伸應力之上述第1無機絕緣層不與上述第1透明導電層及上述第2透明導電層中之任一者直接接觸。
於某一實施形態中，上述第1無機絕緣層係折射率為1.804以下之氮化矽層。
於某一實施形態中，上述第2無機絕緣層及上述第3無機絕緣層係折射率為1.805以上之氮化矽層。
於某一實施形態中，上述第1透明導電層形成於較上述第2透明導電層靠上述基板之附近，上述第2無機絕緣層形成於較上述第3無機絕緣層靠上述基板之附近，上述積層體於上述第1透明導電層與上述第2無機絕緣層之間更包含第4無機絕緣層。
於某一實施形態中，上述第4無機絕緣層係折射率為1.4以上且1.6以下之氧化矽層。
於某一實施形態中，上述積層體於上述第2透明導電層與上述第3無機絕緣層之間更包含第5無機絕緣層。
於某一實施形態中，上述第5無機絕緣層係折射率為1.4以上且1.6以下之氧化矽層。
於某一實施形態中，上述第1透明導電層及上述第2透明導電層為ITO層或IZO層。
於某一實施形態中，上述半導體層為氧化物半導體層。 上述氧化物半導體層例如包含In-Ga-Zn-O系之半導體(IGZO系半導體)。
於某一實施形態中，上述第1透明導電層處於電性浮動狀態，上述第2透明導電層為像素電極。
於某一實施形態中，上述第1透明導電層為輔助電容對向電極，上述第2透明導電層為像素電極。該實施形態之主動矩陣型基板例如用於垂直配向(VA)模式之液晶顯示裝置。
於某一實施形態中，上述第1透明導電層為共通電極，上述第2透明導電層為具有複數個狹縫之像素電極。該實施形態之主動矩陣型基板例如用於FFS模式之液晶顯示裝置。
於某一實施形態中，上述主動矩陣型基板更包括覆蓋上述薄膜電晶體之有機絕緣層，上述有機絕緣層之一部分與上述積層體之一部分直接接觸。
根據本發明之實施形態，藉由形成於具有拉伸應力之2層透明導電層之間之無機絕緣層之積層體，剝離得以抑制。又，根據本發明之實施形態，積層體中所包含之具有拉伸應力之第1無機絕緣層並不與第1透明導電層及第2透明導電層中之任一者直接接觸，因此，例如即便由氮化矽層形成第1無機絕緣層，亦不會使構成第1透明導電層及第2透明導電層之透明氧化物(ITO、IZO)還原，從而不會導致光之透過率之降低。
以下，參照圖式說明本發明之實施形態之主動矩陣型基板之構造與製造方法。以下，例示用於具有雙層電極構造之VA模式之液晶顯示裝置之主動矩陣型基板。然而，本發明之實施形態並不限定於此，除用於上述FFS模式之液晶顯示裝置之主動矩陣型基板以外，亦可應用於其他顯示裝置。
首先，參照圖1及圖2，說明本發明之實施形態之主動矩 陣型基板100A之構造。圖1係本發明之實施形態之主動矩陣型基板100A之模式性平面圖。圖2係主動矩陣型基板100A之模式性剖面圖，圖2(a)表示沿圖1中之A-A'線之剖面，圖2(b)表示沿圖1中之B-B'線之剖面。
主動矩陣型基板100A包括：基板(例如玻璃基板)11；薄膜電晶體(以下稱為TFT)10A，其由基板11支撐，且包含半導體層14、閘極電極12g、源極電極16S及汲極電極16D；第1透明導電層22及第2透明導電層24，其至少一者與TFT10A之汲極電極16D電性連接，且具有拉伸應力；及無機絕緣層之積層體23S1，其形成於第1透明導電層22與第2透明導電層24之間。此處，第1透明導電層22形成於較第2透明導電層24靠近基板11之側，第2透明導電層24與TFT10A之汲極電極16D電性連接。
此處，第1透明導電層22及第2透明導電層24為ITO層或IZO層。眾所周知ITO層及IZO層均具有拉伸應力。尤其，ITO層與IZO層相比，拉伸應力較大，容易剝離。雖然ITO層或IZO層具有拉伸應力之理由未必明確，但並不取決於成膜溫度或條件等，一般具有拉伸應力。關於各層之內部應力(拉伸應力或壓縮應力)，下文參照圖9進行敍述。
積層體23S1包括：第1無機絕緣層23a1，其具有拉伸應力；以及第2無機絕緣層23b1及第3無機絕緣層23c1，其以夾著第1無機絕緣層23a1之方式形成，且具有壓縮應力。第2無機絕緣層23b1形成於第1無機絕緣層23a1之基板11側，第3無機絕緣層23c1形成於第1無機絕緣層23a1之與基 板11之相反側。積層體23S1整體上具有拉伸應力。又，於主動矩陣型基板100A中，具有拉伸應力之第1無機絕緣層23a1不與第1透明導電層22及第2透明導電層24中之任一者直接接觸。
此處，第1無機絕緣層23a1係例如折射率為1.804以下之氮化矽層。第2無機絕緣層23b1及第3無機絕緣層23c1係例如折射率為1.805以上之氮化矽層。
一般而言，眾所周知氮化矽層或氧化矽層具有壓縮應力。然而，折射率為1.804以下之氮化矽層例外地具有拉伸應力。因此，如圖8所示之比較例之主動矩陣型基板200A般，若使用折射率為1.804以下之氮化矽層作為第3層間絕緣層23P，則可抑制第3層間絕緣層23P之剝離。然而，折射率為1.804以下之氮化矽層之還原力較強，例如，若於與ITO層22、24接觸之狀態下進行熱處理，則使氮化矽層與ITO層22、24之界面附近之ITO還原並金屬化。如此一來，ITO層22、24之透光率降低。使用IZO層作為第1透明導電層22及第2透明導電層24之情形亦同樣。
因此，於主動矩陣型基板100A中，藉由使用具有如下構造之積層體23S1，該構造係由折射率為1.805以上之氮化矽層23b1與氮化矽層23c1(具有壓縮應力)夾著折射率為1.804以下之氮化矽層23a1(具有拉伸應力)而成，從而防止具有拉伸應力之折射率為1.804以下之氮化矽層23a1與第1透明導電層(ITO層或IZO層)22及第2透明導電層(ITO層或IZO層)24中之任一者直接接觸。
積層體23S1以整體上具有拉伸應力之方式構成。例如，若將折射率為1.805以上之氮化矽層23b1及23c1之厚度分別設為thb1及thc1，將折射率為1.804以下之氮化矽層23a1之厚度設為tha1，則較佳為滿足tha1≧thb1+thc1之關係。此時，thb1及thc1較佳為分別獨立為100 nm以下。當然，嚴格而言，各層之應力之大小不僅受到各層之厚度之影響，且受到各膜之構造(組成等)之影響，因此即便於不具有上述關係之情形時，亦存在積層體23S1整體上具有拉伸應力之情況。根據發明者之研究，只要滿足上述關係，則積層體23S1整體上具有拉伸應力。再者，若thb1及thc1超過100 nm，則有產生生產效率降低之問題之情況，因此thb1及thc1較佳為分別獨立為100 nm以下。
主動矩陣型基板100A更包括覆蓋TFT10A之有機絕緣層19，有機絕緣層19之一部分與積層體23S1之一部分直接接觸。有機絕緣層19例如由透明之正型感光性樹脂形成。形成於玻璃基板等由無機材料形成之基板上之有機絕緣層19一般具有拉伸應力。因此，具有壓縮應力之無機絕緣層對於有機絕緣層19之密接性較低。相對於此，於主動矩陣型基板100A中，具有拉伸應力之積層體23S1之一部分與有機絕緣層19之一部分接觸，因此密接性優異。因此，積層體23S1與其下表面所接觸之第1透明導電層22及有機絕緣層19之密接性優異，因此剝離得到抑制。
於本發明之實施形態之主動矩陣型基板100A中，第1透明導電層22之一部分22a不與任一處連接，而處於電性浮 動狀態，作為遮罩電極22a發揮功能，第2透明導電層24之一部分24p作為像素電極發揮功能。即，第1透明導電層22保護像素電極24p之電位免受來自由形成於基板11上之各種電極或配線所產生之電場之影響。
再者，亦可使用第1透明導電層22之一部分22a作為輔助電容對向電極22a。此時，輔助電容對向電極22a、像素電極24p、及其等間之積層體23S1作為輔助電容發揮功能。輔助電容係由第1透明導電層22及第2透明導電層24形成，因此無需使像素開口率降低即可具有較大之電容值。因此，如TFT10A般，可抑制伴隨因採用於閘極匯流排線12上具有源極接觸孔15a及汲極接觸孔15b之構成所致之寄生電容之增大的饋通電壓之增大。
半導體層14例如為氧化物半導體層。氧化物半導體之移動度較高，因此可充分快速地對利用雙層電極構造而形成之相對較大之電容值之輔助電容進行充電。氧化物半導體層例如包含In-Ga-Zn-O系之半導體(以下簡稱為「IGZO系半導體」)。此處，IGZO系半導體為In(銦)、Ga(鎵)、Zn(鋅)之三元系氧化物，且In、Ga及Zn之比率(組成比)並無特別限定，例如包括In：Ga：Zn=2：2：1、In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：2等。IGZO系半導體可為非晶質，亦可為結晶質。作為結晶質IGZO系半導體，較佳為c軸大致垂直地配向於層面之結晶質IGZO系半導體。此種IGZO系半導體之結晶構造例如揭示於日本專利特開2012-134475號公報中。為進行參考，將日本專利特開2012-134475號公報之 所有揭示內容引用於本說明書中。
此處，參照圖9說明各層(膜)之內部應力之評價方法。於矽晶圓1上堆積評價對象之膜。如圖9(a)所示，若矽晶圓1向上翹曲成凸部，則於膜2a產生有壓縮應力ac。此時，於矽晶圓1產生有拉伸應力。反之，如圖9(b)所示，若矽晶圓1向下翹曲成凸部，則於膜2b產生有拉伸應力at。此時，於矽晶圓1產生有壓縮應力。
藉由測定翹曲之大小，根據矽晶圓1之彈性模數及尺寸(厚度、大小)與膜2a、2b之彈性模數及尺寸(厚度、大小)，可定量地求出內部應力之大小。此處，使用膜應力計(Tencor公司製造)，求出各層之內部應力為拉伸應力抑或為壓縮應力。再者，使用膜應力計，求出曲率半徑，藉此可求出內部應力之大小。
其次，參照圖1及圖3，說明本發明之實施形態之另一主動矩陣型基板100B之構造。圖3係本發明之實施形態之另一主動矩陣型基板100B之模式性剖面圖，圖3(a)及(b)表示分別與圖2(a)及(b)對應之主動矩陣型基板100B之剖面。主動矩陣型基板100B之平面構造與圖1所示之主動矩陣型基板100A相同。
主動矩陣型基板100B所包含之積層體23S2之構造與主動矩陣型基板100A之積層體23S1之構造不同。
積層體23S2包括：第1無機絕緣層23a2，其具有拉伸應力；以及第2無機絕緣層23b2及第3無機絕緣層23c2，其以夾著第1無機絕緣層23a2之方式形成，且具有壓縮應力。 該部分之積層構造與積層體23S1相同。積層體23S2進而於第1透明導電層22與第2無機絕緣層23b2之間、即第2無機絕緣層23b2之基板11側包含第4無機絕緣層23d2，且於第2透明導電層24與第3無機絕緣層23c2之間、即第3無機絕緣層23c2之基板11之相反側更包含第5無機絕緣層23e2。積層體23S2亦與積層體23S1同樣地整體上具有拉伸應力。
此處，第1無機絕緣層23a2係例如折射率為1.804以下之氮化矽層，第2無機絕緣層23b2及第3無機絕緣層23c2係例如折射率為1.805以上之氮化矽層。又，第4無機絕緣層23d2及第5無機絕緣層23e2係折射率為1.4以上且1.6以下之氧化矽層。折射率為1.4以上且1.6以下之氧化矽層亦具有壓縮應力。
例如，若將折射率為1.805以上之氮化矽層23b2及23c2之厚度分別設為thb2及thc2，將折射率為1.4以上且1.6以下之氧化矽層23d2及23e2之厚度分別設為thd2及the2，將折射率為1.804以下之氮化矽層23a2之厚度設為tha2，則較佳為滿足tha2≧thb2+thc2+thd2+the2之關係。此時，thb2、thc2、thd2及the2根據與上述相同之理由，較佳為分別獨立為100 nm以下。當然、嚴格而言，各層之應力之大小不僅受到各層之厚度之影響，且受到各膜之構造(組成等)之影響，因此即便於不具有上述關係之情形時，亦存在積層體23S2整體上具有拉伸應力之情況。根據發明者之研究，只要滿足上述關係，則積層體23S2整體上具有拉伸應力。
主動矩陣型基板100B亦更包括覆蓋TFT10A之有機絕緣 層19，有機絕緣層19之一部分與積層體23S2之一部分直接接觸。因此，積層體23S2與主動矩陣型基板100A之積層體23S1同樣地與其下表面所接觸之第1透明導電層22及有機絕緣層19之密接性優異，因此剝離得到抑制。
包含積層體23S2之主動矩陣型基板100B與包含積層體23S1之主動矩陣型基板100A相比，具有可更有效地抑制透明導電層之還原反應之優點。
其次，參照圖4(a)~(d)，說明主動矩陣型基板100B之製造方法。圖4(a)~(d)係用以說明主動矩陣型基板100B之製造方法之模式性剖面圖，與圖3(a)之TFT10A附近及圖3(b)之閘極端子部12t附近之剖面構造一併表示。
首先，如圖4(a)所示，準備基板(例如玻璃基板)11，於基板11上形成閘極金屬膜並將其圖案化，藉此形成閘極金屬層12。閘極金屬層12包含閘極電極12g、閘極配線及輔助電容匯流排線(CS匯流排線)、閘極端子部12t。輔助電容匯流排線(未圖示)連接於輔助電容對向電極22a，供給輔助電容對向電壓。閘極金屬層12可使用各種公知之導電膜藉由公知之方法而形成。閘極金屬層12例如由MoNb膜/Al膜之積層膜(Al膜為下層)形成。MoNb膜/Al膜之厚度例如為約20 nm/約50 nm~約200 nm/約300 nm。閘極金屬層12例如亦可由Al膜、Cu膜、Ta膜或TaN膜形成。
繼而，以覆蓋閘極金屬層12之方式形成閘極絕緣層13。閘極絕緣層13例如由厚度約100 nm~約600 nm之氮化矽(SiNx)、氧化矽(SiO2)或其等之積層膜形成。
於閘極絕緣層13上形成半導體層14。半導體層14例如為厚度約20 nm~約200 nm之In-Ga-Zn-O系半導體(IGZO系半導體)層。作為半導體層14，可為IGZO系半導體層以外之氧化物半導體層，亦可為多晶矽層等其他公知之半導體層。
其次，以覆蓋半導體層14之方式形成蝕刻終止層15。蝕刻終止層15包含源極接觸孔15a及汲極接觸孔15b(參照圖1)。於形成蝕刻終止層15時，以露出閘極端子部12t之方式藉由蝕刻於閘極絕緣層13形成貫通孔。蝕刻終止層15係於其後用以形成源極電極16S及汲極電極16D之蝕刻步驟中保護半導體層14。
其次，如圖4(b)所示，形成源極金屬層16。源極金屬層16包含源極電極16S、汲極電極16D、源極匯流排線及源極端子部16t(參照圖1)。源極電極16S及汲極電極16D分別由例如MoN層16Sa/Al層16Sb/MoN層16Sc及MoN層16Da/Al層16Db/MoN層16Dc之積層體形成。當然，源極金屬層16可使用其他公知之導電膜而形成。如此，可獲得半導體層14上具有蝕刻終止層15之TFT10A。
其次，形成覆蓋TFT10A之第1層間絕緣層17。第1層間絕緣層17典型為無機絕緣層，例如由厚度約50 nm~約500 nm之氮化矽(SiNx)、氧化矽(SiO2)或其等之積層膜形成。
進而，於第1層間絕緣層17上形成第2層間絕緣層19。第2層間絕緣層19係例如厚度約1000 nm~約5000 nm之透明樹脂層。透明樹脂層19於基板11上形成平坦之表面。又，透 明樹脂層19與一般之無機絕緣層相比，可容易形成較厚之膜，且介電係數較低，因此具有可減小形成於透明樹脂層19上之電極(例如像素電極)與、形成於透明樹脂層19下之電極或配線(例如閘極匯流排線12或源極匯流排線16)之間的寄生電容之優點。於第1層間絕緣層17(及蝕刻終止層15、閘極絕緣層13)，形成有圖1所示之第1接觸孔(像素電極用)17a、第2接觸孔(閘極用)17b及第3接觸孔(源極用)17c。又，於使用第1透明導電層22之一部分22a作為輔助電容對向電極22a之情形時，用以將輔助電容對向電極22a與輔助電容配線(未圖示)連接之接觸孔形成於第1層間絕緣層17、蝕刻終止層15及閘極絕緣層13。於圖4(b)所示之步驟中，於第2層間絕緣層19之與上述接觸孔對應之部位形成貫通孔(使下層露出之孔)。第2層間絕緣層19例如由正型感光性樹脂形成，上述貫通孔係由光微影步驟形成。
其次，如圖4(c)所示，形成貫通第1層間絕緣層17之接觸孔17a與貫通第1層間絕緣層17、蝕刻終止層15及閘極絕緣層13之接觸孔17b。此時，視需要亦形成用以將輔助電容對向電極22a與輔助電容配線(未圖示)連接之接觸孔。
其後，於第2層間絕緣層19上形成第1透明導電層22。例如，藉由濺鍍法(條件：例如Ar/O2：300 sccm/1 sccm，壓力：0.6 Pa，DC(Direct Current，直流)電力：2.5 kW)形成厚度約40 nm~約150 nm之ITO膜。藉由將所獲得之ITO膜圖案化，而獲得包含遮罩電極或輔助電容對向電極22a、第1接觸電極22c及第1透明端子電極22t之第1透明導電層 22。
其次，如圖4(d)所示，於第1透明導電層22上形成積層體23S2。
例如，於第1透明導電層22上，依序形成：氧化矽層23d2(條件：例如SiH4/N2O：50~300/1000~7000 sccm，壓力：100~300 Pa，RF(Radio Frequency，射頻)電力：400~3000 W)、氮化矽層23b2(條件：例如SiH4/NH3/N2：100~500/100~1000/1000~6000 sccm，壓力：100~300 Pa，RF電力：400~4000 W)、氮化矽層23a2(條件：例如SiH4/NH3/N2：100~500/100~1000/1000~6000 sccm，壓力：100~300 Pa，RF電力：400~4000 W)、氮化矽層23c2(條件：SiH4/NH3/N2：100~500/100~1000/1000~6000 sccm，壓力：100~300 Pa，RF電力：200~2000 W)、及氧化矽層23e2(條件：例如SiH4/N2O：50~300/1000~7000 sccm，壓力：100~300 Pa，RF電力：400~3000 W)。各層之折射率及厚度如以下所述。又，如參照圖9所說明，將各膜單獨形成於矽晶圓1上，將使用膜應力計測定之內部應力之結果一併表示。再者，各層之內部應力之大小並不取決於膜厚。
氧化矽層23d2及23e2例如折射率為1.46，厚度為20 nm，壓縮應力為約50 MPa。
氮化矽層23b2及23c2例如折射率為1.85，厚度為20 nm，壓縮應力為150 MPa。
氮化矽層23a2例如折射率為1.75，厚度為200 nm，拉伸 應力為200 MPa。
其次，形成第2透明導電層24。與第1透明導電層22同樣地，例如藉由濺鍍法形成厚度約40 nm~約150 nm之ITO膜。藉由將所獲得之ITO膜圖案化，而獲得包含像素電極24p、第2接觸電極24c及第2透明端子電極24t之第2透明導電層24。
如此，獲得圖3所示之主動矩陣型基板100B。再者，主動矩陣型基板100A亦可藉由省略上述氧化矽層23d2及23e2而以同樣之方法製造。
其次，參照圖5及圖6，說明本發明之實施形態之又一主動矩陣型基板100C之構造。圖5係本發明之實施形態之又一主動矩陣型基板100C之模式性平面圖。圖6係主動矩陣型基板100C之模式性剖面圖，圖6(a)表示沿圖5中之A-A'線之剖面，圖6(b)表示沿圖5中之B-B'線之剖面。
上述主動矩陣型基板100B之積層體23S2包含5層無機絕緣層，但可省略第4無機絕緣層23d2及第5無機絕緣層23e2中之任一者。主動矩陣型基板100C所包含之積層體23S3不包含主動矩陣型基板100B所包含之積層體23S2之第5無機絕緣層23e2。
即，積層體23S3包括：第1無機絕緣層23a3，其具有拉伸應力；以及第2無機絕緣層23b3及第3無機絕緣層23c3，其以夾著第1無機絕緣層23a3之方式形成，且具有壓縮應力。該部分之積層構造與積層體23S1相同。積層體23S3進而於第1透明導電層22與第2無機絕緣層23b3之間、即第2 無機絕緣層23b3之基板11側包含第4無機絕緣層23d3。積層體23S3亦與積層體23S1及23S2同樣地整體上具有拉伸應力。
此處，第1無機絕緣層23a3係例如折射率為1.804以下之氮化矽層，第2無機絕緣層23b3及第3無機絕緣層23c3係例如折射率為1.805以上之氮化矽層。又，第4無機絕緣層23d3係折射率為1.4以上且1.6以下之氧化矽層。
例如，若將折射率為1.805以上之氮化矽層23b3及23c3之厚度分別設為thb3及thc3，將折射率為1.4以上且1.6以下之氧化矽層23d3之厚度分別設為thd3，將折射率為1.804以下之氮化矽層23a3之厚度設為tha3，則較佳為滿足tha3≧thb3+thc3+thd3之關係。此時，thb3、thc3、及thd3根據與上述相同之理由，較佳為分別獨立為100 nm以下。 當然，嚴格而言，各層之應力之大小不僅受到各層之厚度之影響，且受到各膜之構造(組成等)之影響，因此即便於不具有上述關係之情形時，亦存在積層體23S3整體上具有拉伸應力之情況。根據發明者之研究，只要滿足上述關係，則積層體23S3整體上具有拉伸應力。
主動矩陣型基板100C亦更包括覆蓋TFT10C之有機絕緣層19，有機絕緣層19之一部分與積層體23S3之一部分直接接觸。因此，積層體23S3係與主動矩陣型基板100A之積層體23S1及主動矩陣型基板100B之積層體23S2同樣地與其下表面所接觸之第1透明導電層22及有機絕緣層19之密接性優異，因此剝離得到抑制。
包含積層體23S3之主動矩陣型基板100C與包含積層體23S1之主動矩陣型基板100A相比，具有可更有效地抑制透明導電層之還原反應之優點。
上述主動矩陣型基板100A及100B所包含之TFT10A為蝕刻終止型之TFT，相對於此，主動矩陣型基板100C所包含之TFT10C為通道蝕刻型之TFT。
其次，參照圖7(a)~(d)，說明主動矩陣型基板100C之製造方法。圖7(a)~(d)係用以說明主動矩陣型基板100C之製造方法之模式性剖面圖，與圖6(a)之TFT10C附近及圖6(b)之閘極端子部12t附近之剖面構造一併表示。以下說明中，形成各構成要素之材料或厚度等可參照圖4(a)~(d)而與之前所說明之內容相同，因此省略。
首先，如圖7(a)所示，準備基板11，於基板11上形成閘極金屬膜並將其圖案化，藉此形成閘極金屬層12。閘極金屬層12包含閘極電極12g、閘極配線及輔助電容匯流排線(CS匯流排線)、閘極端子部12t。
繼而，以覆蓋閘極金屬層12之方式形成閘極絕緣層13，於閘極絕緣層13上形成半導體層14。
其次，形成包含源極電極16S及汲極電極16D之源極金屬層16。
其次，形成覆蓋TFT10C之第1層間絕緣層17。於第1層間絕緣層17(及閘極絕緣層13)，形成有圖5所示之第1接觸孔(像素電極用)17a、第2接觸孔(閘極用)17b及第3接觸孔(源極用)17c。又，於使用第1透明導電層22之一部分22a作 為輔助電容對向電極22a之情形時，用以將輔助電容對向電極22a與輔助電容配線(未圖示)連接之接觸孔形成於第1層間絕緣層17及閘極絕緣層13。於圖7(b)所示之步驟中，於第2層間絕緣層19之與上述接觸孔對應之部位形成貫通孔(使下層露出之孔)。
其次，如圖7(c)所示，形成貫通第1層間絕緣層17之接觸孔17a及貫通第1層間絕緣層17及閘極絕緣層13之接觸孔17b。此時，視需要亦形成用以將輔助電容對向電極22a與輔助電容配線(未圖示)連接之接觸孔。
其後，於第2層間絕緣層19上形成第1透明導電層22。藉由將ITO膜圖案化，而獲得包含遮罩電極或輔助電容對向電極22a、第1接觸電極22c及第1透明端子電極22t之第1透明導電層22。
其次，如圖7(d)所示，於第1透明導電層22上形成積層體23S3。積層體23S3可藉由於圖4(d)中省略上述氧化矽層23e2而以同樣之方法形成。其後，形成第2透明導電層24。藉由將ITO膜圖案化，獲得包含像素電極24p、第2接觸電極24c及第2透明端子電極24t之第2透明導電層24。如此，獲得圖5及圖6所示之主動矩陣型基板100C。
此處，例示了包括通道蝕刻型TFT之主動矩陣型基板100C，但亦可應用於上述蝕刻終止型主動矩陣型基板，反之，亦可將上述積層體23S1、23S2應用於包括通道蝕刻型TFT之主動矩陣型基板。
又，上述實施形態中，例示了具有雙層電極構造之VA 模式之液晶顯示裝置中使用之主動矩陣型基板，但並不限定於此，本發明之實施形態可應用於各種模式之液晶顯示裝置中使用之主動矩陣型基板。例如，於應用於上述FFS模式之液晶顯示裝置中使用之主動矩陣型基板之情形時，第1透明導電層22為共通電極，第2透明導電層24為具有複數個狹縫之像素電極。
[產業上之可利用性]
本發明之實施形態係應用於主動矩陣型基板，尤其應用於較佳地用於液晶顯示裝置之主動矩陣型基板。
10A‧‧‧薄膜電晶體(TFT)
10C‧‧‧薄膜電晶體(TFT)
11‧‧‧基板
12‧‧‧閘極金屬層(閘極匯流排線)
12g‧‧‧閘極電極
12t‧‧‧閘極端子部
13‧‧‧閘極絕緣層
14‧‧‧半導體層
15‧‧‧蝕刻終止層
15a‧‧‧接觸孔(源極、汲極用)
15b‧‧‧接觸孔(源極、汲極用)
16‧‧‧源極金屬層(源極匯流排線)
16D‧‧‧汲極電極
16S‧‧‧源極電極
16t‧‧‧源極端子部
17‧‧‧第1層間絕緣層(無機絕緣層)
17a‧‧‧第1接觸孔(像素電極用)
17b‧‧‧第2接觸孔(閘極用)
17c‧‧‧第3接觸孔(源極用)
19‧‧‧第2層間絕緣層(透明樹脂層)
22‧‧‧第1透明導電層
22a‧‧‧遮罩電極或輔助電容對向電極
22c‧‧‧第1接觸電極
22t‧‧‧第1透明端子電極
23a1‧‧‧無機絕緣層
23b1‧‧‧無機絕緣層
23c1‧‧‧無機絕緣層
23a2‧‧‧無機絕緣層
23b2‧‧‧無機絕緣層
23c2‧‧‧無機絕緣層
23d2‧‧‧無機絕緣層
23e2‧‧‧無機絕緣層
23a3‧‧‧無機絕緣層
23b3‧‧‧無機絕緣層
23c3‧‧‧無機絕緣層
23d3‧‧‧無機絕緣層
23P‧‧‧第3層間絕緣層
23S1‧‧‧無機絕緣層積層體
23S2‧‧‧無機絕緣層積層體
23S3‧‧‧無機絕緣層積層體
24‧‧‧第2透明導電層
24c‧‧‧第2接觸電極
24p‧‧‧像素電極
24t‧‧‧第2透明端子電極
100‧‧‧主動矩陣型基板
100A‧‧‧主動矩陣型基板
100B‧‧‧主動矩陣型基板
100C‧‧‧主動矩陣型基板
圖1係本發明之實施形態之主動矩陣型基板100A之模式性平面圖。
圖2係主動矩陣型基板100A之模式性剖面圖，(a)表示沿圖1中之A-A'線之剖面，(b)表示沿圖1中之B-B'線之剖面。
圖3係本發明之實施形態之另一主動矩陣型基板100B之模式性剖面圖，(a)及(b)表示分別與圖2(a)及(b)對應之剖面。
圖4(a)~(d)係用以說明主動矩陣型基板100B之製造方法之模式性剖面圖。
圖5係本發明之實施形態之又一主動矩陣型基板100C之模式性平面圖。
圖6係主動矩陣型基板100C之模式性剖面圖，(a)表示沿圖5中之A-A'線之剖面，(b)表示沿圖5中之B-B'線之剖面。
圖7(a)~(d)係用以說明主動矩陣型基板100C之製造方法 之模式性剖面圖。
圖8係比較例之主動矩陣型基板200A之模式性剖面圖。
圖9(a)及(b)係用以說明膜之內部應力之評價方法之模式圖。
10A‧‧‧薄膜電晶體(TFT)
11‧‧‧基板
12‧‧‧閘極金屬層(閘極匯流排線)
12g‧‧‧閘極電極
12t‧‧‧閘極端子部
13‧‧‧閘極絕緣層
14‧‧‧半導體層
15‧‧‧蝕刻終止層
15a‧‧‧接觸孔(源極、汲極用)
15b‧‧‧接觸孔(源極、汲極用)
16D‧‧‧汲極電極
16S‧‧‧源極電極
17‧‧‧第1層間絕緣層(無機絕緣層)
17a‧‧‧第1接觸孔(像素電極用)
17b‧‧‧第2接觸孔(閘極用)
19‧‧‧第2層間絕緣層(透明樹脂層)
22‧‧‧第1透明導電層
22a‧‧‧遮罩電極或輔助電容對向電極
22c‧‧‧第1接觸電極
22t‧‧‧第1透明端子電極
23a1‧‧‧無機絕緣層
23b1‧‧‧無機絕緣層
23c1‧‧‧無機絕緣層
23S1‧‧‧無機絕緣層積層體
24‧‧‧第2透明導電層
24c‧‧‧第2接觸電極
24p‧‧‧像素電極
24t‧‧‧第2透明端子電極
100A‧‧‧主動矩陣型基板

Claims (13)

  1. 一種主動矩陣型基板，其包括：基板；薄膜電晶體，其由上述基板支撐，且包含半導體層、閘極電極、源極電極及汲極電極；第1透明導電層及第2透明導電層，其至少一者與上述薄膜電晶體之上述汲極電極電性連接；及無機絕緣層之積層體，其形成於上述第1透明導電層與上述第2透明導電層之間；且上述積層體包括：第1無機絕緣層，其具有拉伸應力；以及第2及第3無機絕緣層，其以夾著上述第1無機絕緣層之方式形成，且具有壓縮應力；且上述積層體整體上具有拉伸應力。
  2. 如請求項1之主動矩陣型基板，其中上述第1無機絕緣層係折射率為1.804以下之氮化矽層。
  3. 如請求項1或2之主動矩陣型基板，其中上述第2無機絕緣層及上述第3無機絕緣層係折射率為1.805以上之氮化矽層。
  4. 如請求項1至3中任一項之主動矩陣型基板，其中上述第1透明導電層形成於較上述第2透明導電層靠上述基板之附近，上述第2無機絕緣層形成於較上述第3無機絕緣層靠上述基板之附近，上述積層體於上述第1透明導電層與上述第2無機絕緣層之間更包含第4無機絕緣層。
  5. 如請求項4之主動矩陣型基板，其中上述第4無機絕緣層係折射率為1.4以上且1.6以下之氧化矽層。
  6. 如請求項4或5之主動矩陣型基板，其中上述積層體於上述第2透明導電層與上述第3無機絕緣層之間更包含第5無機絕緣層。
  7. 如請求項6之主動矩陣型基板，其中上述第5無機絕緣層係折射率為1.4以上且1.6以下之氧化矽層。
  8. 如請求項1至7中任一項之主動矩陣型基板，其中上述第1透明導電層及上述第2透明導電層為ITO層或IZO層。
  9. 如請求項1至8中任一項之主動矩陣型基板，其中上述半導體層為氧化物半導體層。
  10. 如請求項1至9中任一項之主動矩陣型基板，其中上述第1透明導電層處於電性浮動狀態，上述第2透明導電層為像素電極。
  11. 如請求項1至9中任一項之主動矩陣型基板，其中上述第1透明導電層為輔助電容對向電極，上述第2透明導電層為像素電極。
  12. 如請求項1至9中任一項之主動矩陣型基板，其中上述第1透明導電層為共通電極，上述第2透明導電層為具有複數個狹縫之像素電極。
  13. 如請求項1至12中任一項之主動矩陣型基板，其中包含覆蓋上述薄膜電晶體之有機絕緣層，上述有機絕緣層之一部分與上述積層體之一部分直接接觸。
TW101149895A 2011-12-28 2012-12-25 主動矩陣型基板 TWI519876B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011289552 2011-12-28

Publications (2)

Publication Number Publication Date
TW201331687A true TW201331687A (zh) 2013-08-01
TWI519876B TWI519876B (zh) 2016-02-01

Family

ID=48697189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149895A TWI519876B (zh) 2011-12-28 2012-12-25 主動矩陣型基板

Country Status (4)

Country Link
US (1) US9035302B2 (zh)
CN (1) CN104011587B (zh)
TW (1) TWI519876B (zh)
WO (1) WO2013099697A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072522B2 (ja) * 2012-11-29 2017-02-01 三菱電機株式会社 液晶表示パネルおよびその製造方法
JP6188473B2 (ja) * 2013-07-31 2017-08-30 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
KR102066623B1 (ko) * 2013-08-21 2020-01-17 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
US9541786B2 (en) 2014-02-17 2017-01-10 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US9575349B2 (en) * 2014-05-14 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
WO2016021320A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN104656325B (zh) * 2015-03-18 2017-06-27 深圳市华星光电技术有限公司 Coa型液晶面板的制作方法及coa型液晶面板
CN104698713B (zh) * 2015-04-07 2017-09-26 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN105278193B (zh) * 2015-11-19 2018-09-18 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105810692A (zh) * 2016-04-18 2016-07-27 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及阵列基板制作方法
JP6589058B2 (ja) * 2016-05-30 2019-10-09 シャープ株式会社 走査アンテナ
JP6776060B2 (ja) * 2016-08-29 2020-10-28 株式会社ジャパンディスプレイ 表示装置
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
US10928694B2 (en) * 2017-02-20 2021-02-23 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
WO2019009184A1 (ja) * 2017-07-05 2019-01-10 シャープ株式会社 アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法
JP2019062090A (ja) * 2017-09-27 2019-04-18 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2019078267A1 (ja) * 2017-10-19 2019-04-25 凸版印刷株式会社 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
US11991824B2 (en) * 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
WO2023002728A1 (ja) * 2021-07-21 2023-01-26 東レ株式会社 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001199192A (ja) * 2000-01-18 2001-07-24 Oike Ind Co Ltd 金属薄膜層転写材
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
JP4576558B2 (ja) * 2005-03-15 2010-11-10 カシオ計算機株式会社 回路基板への半導体装置の実装方法及び液晶表示装置の製造方法
JP4872591B2 (ja) * 2006-10-18 2012-02-08 三菱電機株式会社 Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
JP4631883B2 (ja) * 2007-08-17 2011-02-16 ソニー株式会社 液晶表示装置
KR20100067814A (ko) * 2008-12-12 2010-06-22 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
JP5448960B2 (ja) * 2010-03-23 2014-03-19 富士フイルム株式会社 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치

Also Published As

Publication number Publication date
CN104011587B (zh) 2016-08-24
WO2013099697A1 (ja) 2013-07-04
US20140346504A1 (en) 2014-11-27
TWI519876B (zh) 2016-02-01
US9035302B2 (en) 2015-05-19
CN104011587A (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
TWI519876B (zh) 主動矩陣型基板
KR101814315B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
US7576394B2 (en) Thin film transistor including low resistance conductive thin films and manufacturing method thereof
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US9343580B2 (en) Semiconductor device
CN107078165B (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
US9508750B2 (en) Thin film transistor substrate and method for manufacturing the same
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
US10388676B2 (en) Active matrix substrate and method for producing same, and in-cell touch panel-type display device
TWI543371B (zh) 半導體裝置及其製造方法
TW201405833A (zh) 顯示裝置及其製造方法
US9716118B2 (en) Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
US10818766B2 (en) Active matrix substrate and liquid crystal display panel
US20200035719A1 (en) Thin-film transistor substrate, method for manufacturing thin-film transistor substrate, and display device
TW201535033A (zh) 主動矩陣基板及其製造方法
CN103975441B (zh) 薄膜晶体管和图像显示装置
TW201304149A (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
TWI584468B (zh) 主動矩陣基板及液晶顯示裝置
US9876039B2 (en) Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display
US10121900B2 (en) Thin-film transistor, liquid crystal display panel, and thin-film transistor manufacturing method
US9869917B2 (en) Active matrix substrate and method for manufacturing the same
JP6186077B2 (ja) 液晶表示パネルおよびその製造方法
US20190121189A1 (en) Active matrix substrate and production method therefor
JP6584157B2 (ja) 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
KR20130030251A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees