KR20130030251A

KR20130030251A - 액정 표시 장치 및 그 제조 방법

Info

Publication number: KR20130030251A
Application number: KR1020127023948A
Authority: KR
Inventors: 에이이찌 사또
Original assignee: 파나소닉 주식회사
Priority date: 2011-07-19
Filing date: 2012-03-08
Publication date: 2013-03-26
Also published as: JPWO2013011601A1; KR101399214B1; CN103003744B; WO2013011601A1; CN103003744A; JP5201298B2

Abstract

액정 표시 장치는, 액정층을 개재하여 서로 대향 배치되는 한 쌍의 투명 기판과, 투명 기판 중 한쪽 투명 기판의 액정층측의 화소 영역에 형성한 게이트 전극을 덮도록 형성되는 게이트 절연막과, 게이트 절연막 상에 설치된 박막 트랜지스터를 구성하는 반도체막과, 반도체막 상에 제1 절연막 및 제2 절연막을 개재하여 형성된 제1 전극과, 제1 전극 상에 제3 절연막을 개재하여 형성된 제2 전극과, 제1 절연막, 제2 절연막 및 제1 전극 상의 제3 절연막에 일괄하여 형성되고, 제2 전극이 형성되는 콘택트 홀을 구비하고, 콘택트 홀의 주위 영역에, 플로팅 전극을 형성하고 있다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF MANUFACTURING THE SAME}

본 발명은, 액정 표시 장치에 관한 것으로, 특히 IPS(In-Plane-Switching) 방식이라 칭해지는 액정 표시 장치 및 그 제조 방법에 관한 것이다.

IPS 방식이라 칭해지는 액정 표시 장치는, 액정을 개재하여 대향 배치되는 한 쌍의 투명 기판 중, 한쪽 투명 기판의 액정측의 각 화소 영역에, 화소 전극과, 이 화소 전극과의 사이에 투명 기판과 평행한 전계(횡전계)를 발생시키는 공통 전극을 형성함으로써 구성되어 있다. 그리고 화소 전극과 공통 전극 사이의 영역을 투과하는 광의 양을, 전계에 의해 액정의 구동을 제어하여 조정하도록 구성되어 있다. 이러한 액정 표시 장치는, 표시면에 대해 비스듬한 방향에서 관찰해도 표시에 변화가 없는, 소위 광 시야각 특성이 우수한 것으로서 알려져 있다.

종래, 이러한 액정 표시 장치에 있어서는, 화소 전극과 공통 전극은, 광을 투과시키지 않는 도전층으로 형성되어 있었다. 그러나, 최근, 화소 영역의 주변을 제외한 영역의 전체 영역이 투명 전극으로 이루어지는 공통 전극을 형성하고, 이 공통 전극 상에 절연막을 개재하여 띠 형상의 화소 전극을 형성한 구성의 것이 알려지게 되었다.

이러한 구성의 액정 표시 장치는, 횡전계가 화소 전극과 공통 전극과의 사이에 발생하므로, 광 시야각 특성이 우수함과 함께, 개구율이 향상되는 특징을 갖고 있다(예를 들어, 특허문헌 1 참조).

한편, 경사 전계 방식의 액정 표시 장치가 개발되어 있다. 이 액정 표시 장치는 액정층에 전계를 인가하기 위한 화소 전극과 공통 전극을, 각각 절연막을 개재하여 다른 층에 배치한 것으로, IPS 방식의 액정 표시 장치보다도 광 시야각이며, 고(高) 콘트라스트이고, 또한 저전압 구동을 할 수 있음과 함께 보다 고투과율이므로, 밝은 표시가 가능해진다고 하는 특징을 갖는다.

그러나, 드레인 신호선과 화소 전극의 전위차에 의해 배향 이상이 발생하므로, 신호선 근방이 표시에 기여하지 않는 영역으로 되어 개구율이 저하되고, 또한 신호선과 화소 전극에서 발생하는 커플링 용량에 의해 크로스 토크 등의 표시 품위의 저하를 초래하기 쉽다고 하는 문제점도 갖는다.

따라서, 이러한 신호선 전위의 영향을 적게 하기 위해, 층간 수지막을 이용하여, 이 층간 수지막 상에 화소 전극이나 공통 전극을 배치한 액정 표시 장치가 제안되어 있다(예를 들어, 특허문헌 2 및 3 참조).

그러나, 개구율(투과율)이 더 높고, 또한 저렴하게 제조할 수 있는 액정 표시 장치 및 그 제조 방법을 공급하는 것이 요청되고 있다.

일본 특허 출원 공개 평11-202356호 공보 일본 특허 출원 공개 제2009-122299호 공보 일본 특허 출원 공개 제2010-145449호 공보

본 발명의 액정 표시 장치는, 한 쌍의 투명 기판과 게이트 절연막과 스위칭 소자와 제1 전극과 제2 전극과 콘택트 홀을 구비하고 있다. 한 쌍의 투명 기판은, 액정층을 개재하여 서로 대향 배치된다. 게이트 절연막은, 투명 기판 중 한쪽 투명 기판의 액정층측의 화소 영역에 형성된 게이트 전극을 덮도록 형성된다. 스위칭 소자는, 게이트 절연막 상에 설치된 박막 트랜지스터로 이루어진다. 제1 전극은, 스위칭 소자 상에 절연막을 개재하여 형성되어 있다. 제2 전극은, 제1 전극 상에 절연막을 개재하여 형성하고, 또한 스위칭 소자의 전극에 접속된다. 콘택트 홀은, 스위칭 소자 상의 절연막 및 제1 전극 상의 절연막에 일괄하여 형성되고, 제2 전극이 형성되어 있다. 액정 표시 장치는, 스위칭 소자 상의 절연막의 콘택트 홀의 주위 영역에, 제1 전극과 동시에 플로팅 전극을 형성하고 있다.

또한, 본 발명의 액정 표시 장치의 제조 방법은, 한 쌍의 투명 기판과 게이트 절연막과 스위칭 소자와 제1 전극과 제2 전극과 콘택트 홀을 구비한 액정 표시 장치의 제조 방법이다.

액정 표시 장치의 한 쌍의 투명 기판은, 액정층을 개재하여 서로 대향 배치된다. 게이트 절연막은, 투명 기판 중 한쪽 투명 기판의 액정층측의 화소 영역에 형성된 게이트 전극을 덮도록 형성된다. 스위칭 소자는, 게이트 절연막 상에 설치된 박막 트랜지스터로 이루어진다. 제1 전극은, 스위칭 소자 상에 절연막을 개재하여 형성되어 있다. 제2 전극은, 제1 전극 상에 절연막을 개재하여 형성되고, 또한 스위칭 소자의 전극에 접속된다. 콘택트 홀은, 스위칭 소자 상의 절연막 및 제1 전극 상의 절연막에 일괄하여 형성되고, 제2 전극이 형성된다.

액정 표시 장치의 제조 방법은, 스위칭 소자 상에 절연막을 형성한 후, 절연막 상에 제1 전극을 패터닝하여 형성함과 함께, 콘택트 홀을 형성하는 주위 영역에 플로팅 전극을 형성하고, 그 후 제1 전극 상에 절연막을 형성한 후, 복수의 절연막에 일괄하여 콘택트 홀을 형성하여 스위칭 소자의 전극의 일부를 외부에 노출시켜, 스위칭 소자의 전극과 제2 전극을 접속한다.

이와 같이 하여 본 발명에 따르면, 저비용으로 개구율(투과율)이 높은 액정 표시 장치 및 그 제조 방법을 제공할 수 있게 된다.

도 1은 본 발명의 일 실시 형태에 따른 액정 표시 장치의 1화소분의 주요부 구조를 도시하는 평면도이다.
도 2는 도 1에 있어서, 스위칭 소자 부분의 2-2 단면에 있어서의 개략 단면도이다.
도 3은 도 1에 있어서, 액정층 부분의 3-3 단면에 있어서의 개략 단면도이다.
도 4a는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의 제조 공정의 일례를 도시하는 단면도이다.
도 4b는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의 제조 공정의 일례를 도시하는 단면도이다.
도 4c는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의 제조 공정의 일례를 도시하는 단면도이다.
도 4d는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의 제조 공정의 일례를 도시하는 단면도이다.
도 4e는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의 제조 공정의 일례를 도시하는 단면도이다.

(실시 형태)

이하, 본 발명의 일 실시 형태에 따른 액정 표시 장치 및 그 제조 방법에 대해, 도 1 내지 도 4e의 도면을 이용하여 설명한다.

도 1은, 본 발명의 일 실시 형태에 따른 액정 표시 장치의 1화소분의 주요부 구조를 도시하는 평면도이다. 도 2는, 도 1에 있어서, 스위칭 소자 부분의 2-2 단면에 있어서의 개략 단면도이다. 도 3은, 도 1에 있어서, 액정층 부분의 3-3 단면에 있어서의 개략 단면도이다. 도면에 나타내는 액정 표시 장치는, 액티브 매트릭스 방식의 액정 표시 장치이며, 복수의 화소가 매트릭스 형상으로 배치되어 있다.

도 1, 도 2, 도 3에 도시한 바와 같이, 한 쌍의 투명 기판(1, 12)은, 액정층(13)을 개재하여 서로 대향 배치되어 있다. 그리고 글래스 기판 등의 절연성 투명 기판(1)의 액정층(13)측의 화소 영역에는, 복수의 게이트 전극(2)이 직접, 또는 기초층을 개재하여 소정의 패턴에 의해 형성되고, 게이트 전극(2)을 덮도록 게이트 절연막(3)이 투명 기판(1) 상에 형성되어 있다. 게이트 절연막(3) 상에는, 반도체막(4)이 형성되어 있다. 그리고 반도체막(4) 상에 소스/드레인 전극(5)을 형성함으로써, 스위칭 소자로서의 박막 트랜지스터가 구성되어 있다.

여기서, 반도체막(4)으로서는, In-Ga-Zn-O를 포함하는 InGaZnOx의 아몰퍼스 산화물 반도체에 의해 구성하는 것이 바람직하다. 이 In-Ga-Zn-O를 포함하는 InGaZnOx의 아몰퍼스 산화물 반도체막의 성막 방법으로서는, 예를 들어 InGaO₃(ZnO)₄ 조성을 갖는 다결정 소결체를 타깃으로 하여, 스패터법이나 레이저 증착법 등의 기상 성막법에 의해 형성할 수 있다.

게이트 전극(2)과 소스/드레인 전극(5)은, 각각 신호선(2a, 5a)에 접속되어 있다. 각각의 신호선(2a, 5a)은, 게이트 절연막(3)에 의해 절연된 상태에서 교차하도록 형성되어 있다. 게이트 전극(2)은, 주사 신호선으로 되는 신호선(2a)과 일체로 형성되어 있다. 소스/드레인 전극(5)의 신호선(5a)의 일부는, 영상 신호선을 겸하고 있어, 양자가 접속된 구조로 되어 있다. 여기서, 게이트 전극(2) 및 소스/드레인 전극(5) 및 각각의 신호선(2a, 5a)은, Al, Mo, Cr, W, Ti, Pb, Cu, Si의 단체 금속, 또는 이들 복합층(Ti/Al 등) 혹은 금속 화합물층(MoW, AlCu 등)에 의해 형성된다. 본 실시 형태에 있어서는, 어느 쪽도 Cr로 구성하였지만, 게이트 전극(2)과 소스/드레인 전극(5)은 다른 재료로 구성해도 된다.

또한, 소스/드레인 전극(5), 즉 스위칭 소자 상에는, 제1 절연막(6), 제2 절연막(7), 공통 전극으로서의 제1 전극(8), 제3 절연막(9) 및 화소 전극으로서의 제2 전극(10)이 순서대로 적층 형성되어 있다. 제2 전극(10)은, 3층의 제1 절연막(6), 제2 절연막(7) 및 제3 절연막(9)에 일괄하여 형성된 콘택트 홀(11)을 개재하여 박막 트랜지스터의 소스/드레인 전극(5)에 접속되어 있다. 즉, 제1 전극(8)은, 스위칭 소자 상에 절연막으로서의 제1 절연막(6), 제2 절연막(7)을 개재하여 형성되어 있다. 제2 전극(10)은, 제1 전극(8) 상에 절연막으로서의 제3 절연막(9)을 개재하여 형성되고, 또한 스위칭 소자의 전극에 접속되어 있다. 콘택트 홀(11)은, 벽면이 제2 전극(10)으로 덮여 있다. 콘택트 홀(11)의 주위 영역에는, 플로팅 전극(19)이 형성되어 있다.

제1 전극(8)과 제2 전극(10)과 플로팅 전극(19)은, 예를 들어 ITO(Indium Tin Oxide) 등의 투명 도전막으로 형성되고, 플로팅 전극(19)은, 제1 전극(8)을 형성하는 공정에 있어서, 콘택트 홀(11)이 형성되는 영역의 주위에 존재하도록 동시에 형성되어 있다. 또한, 제1 전극(8)에는, 제2 전극(10)에 인가되는 전위와는 다른 커먼 전위가 공급되어 있다. 따라서, 제1 전극(8)과 제2 전극(10)과 제3 절연막(9)에 의해 유지 용량을 구성하고 있고, 또한 투명한 유지 용량을 형성할 수 있으므로, 투과 표시시의 개구율을 크게 할 수 있다.

여기서, 제3 절연막(9)으로서는, 플라즈마 CVD(Chemical Vapor Deposition)법에 의해 성막한 실리콘 질화막이 적합하다. 실리콘 질화막을 이용하면, 도포형의 유기 또는 무기 재료의 절연막을 이용하는 경우나, 실리콘 산화막을 이용하는 경우에 비해, 유전율이 높아지기 때문에, 유지 용량을 크게 할 수 있다. 제3 절연막(9)은, 고온에서 성막함으로써 치밀한 막으로 하는 것이 바람직하다.

제2 절연막(7)은, 도포형의 유기 또는 무기 재료로 이루어지는 절연막이며, Si-O 결합을 가진 SOG(Spin on Glass) 재료에 의해 구성되어 있다. 제2 절연막(7)에 SOG 재료를 이용함으로써, 후술하는 바와 같이, 제1 절연막(6) 및 제3 절연막(9)과의 일괄 드라이 에칭이 가능해져, 제조 공정을 간략화할 수 있다. 또한, 일반적인 코터로의 도포 공정에서 성막하는 것이 가능하므로, 진공 장치에서 성막하는 제1 절연막(6) 및 제3 절연막(9)과 같은 무기 절연막에 비해, 막 형성 비용 자체도 저렴해진다. 또한, 무기 절연막을 이용하는 경우에 비해 두껍게 형성하는 것이 용이하므로, 평탄성의 향상이나 기생 용량을 작게 하는 것이 가능하다. 또한, 제2 절연막(7)은, Si-O 결합을 가진 SOG 재료에 의해 구성되어 있고, 내열성이 높아, 제3 절연막(9)을 240℃ 이상에서 고온 성막하는 것이 가능해져, 보다 신뢰성이 높은 제3 절연막의 형성이 가능하다.

도 3에 도시한 바와 같이, 화상의 표시측에는, 투명 기판(1)과 대향하도록, 글래스 기판 등으로 이루어지는 공통 기판으로서의 절연성 투명 기판(12)이 배치되고, 이들 투명 기판(1)과 투명 기판(12) 사이에, 액정층(13)이 배치되어 있다. 투명 기판(1)의 액정층(13)과 접하는 면으로 되는 제2 전극(10) 상에는, 배향막(14)이 형성되고, 또한 투명 기판(12)의 액정층(13)과 접하는 면측에도 배향막(14)이 배치되어 있다. 또한, 투명 기판(12)의 배향막(14)이 형성되는 내면에는, 컬러 필터(15), 블랙 매트릭스(16)가 형성되고, 그들을 덮도록 오버코트(17)가 형성되고, 이 오버코트(17) 상에 배향막(14)이 형성되어 있다.

또한, 투명 기판(1) 및 투명 기판(12)의 외면에는, 편광판(18)이 배치되어 있다. 또한, 도 1에 있어서는, 편광판(18)은 도시되어 있지 않다. 또한, 필요에 따라서, 투명 기판(1, 12) 중 적어도 한쪽에, 위상차 판 등을 배치해도 된다.

여기서, 본 실시 형태에 따른 액정 표시 장치에서는, 제2 전극(10)은 선 형상의 부분을 갖고, 빗살 무늬 형상으로 형성되어 있다. 또한, 제1 전극(8)은, 면 형상으로 형성되어 있다. 그리고 액정 표시 장치는, 제2 전극(10)과 제1 전극(8)과의 사이에 투명 기판(1) 및 투명 기판(12)에 평행한 전계를 발생시킴으로써, 액정층(13)을 구동하여 표시를 행한다.

다음으로, 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법의 일례에 대해, 도 4a 내지 도 4e를 이용하여 설명한다.

우선, 도 4a에 도시한 바와 같이, 투명 기판(1)을 준비하고, 그 표면의 전체 영역에 예를 들어 스퍼터링에 의해 Cr 등으로 이루어지는 금속막을 형성한다. 그리고 포토리소그래피 기술을 이용하여 금속막을 선택 에칭하여, 신호선과 함께, 게이트 전극(2)을 형성한다.

다음으로, 도 4b에 도시한 바와 같이, 게이트 전극(2)을 포함하는 투명 기판(1) 표면의 전체 영역에, 예를 들어 플라즈마 CVD법 혹은 스퍼터링법 등을 이용하여, SiN막으로 이루어지는 게이트 절연막(3)을 형성한다. 이때의 성막 조건은, 성막 온도(기판 온도)가 380℃이며, 막 두께는 300㎚로 하였다. 또한, 게이트 절연막(3)의 표면의 전체 영역에, 예를 들어 CVD법에 의해 a-Si층, 또는 n형 불순물이 도핑된 a-Si층을 순차 형성한다. 또한, 그 a-Si층의 표면 전체 영역에, 예를 들어 스퍼터링법에 의해 Cr막 등의 금속막을 형성하고, 포토리소그래피 기술을 이용하여 해당 a-Si층 및 금속막을 동시에 선택 에칭하고, 박막 트랜지스터(Thin Film Transistor, 이하, 「TFT」라고 약기함)의 반도체막(4)과, 소스/드레인 전극(신호선을 포함함)(5)을 각각 형성한다.

다음으로, 도 4c에 도시한 바와 같이, 소스/드레인 전극(5)(채널 영역)을 포함하는 투명 기판(1) 표면의 전체 영역에, 플라즈마 CVD법 혹은 스퍼터링법 등을 이용하여 SiN으로 이루어지는 제1 절연막(6)을 형성한다. 또한, 제1 절연막(6) 표면의 전체면에 Si-O 결합을 갖는 SOG 재료를 도포하고, 오븐 내에서의 250℃에서 60분의 베이크에 의한 열경화 처리를 행함으로써, 제2 절연막(7)을 형성하였다. 또한, 여기에서 형성된 제2 절연막(7)의 두께는 1.5 내지 4.0㎛로 하는 것이 바람직하다. 제2 절연막(7)의 두께가 1.5㎛ 미만이면, TFT 등의 존재 개소에서 단차가 발생하게 되고, 나아가서는, 이하의 공정에서 형성되는 제1 전극(8)이나 제2 전극(10)에 단차가 발생하게 되므로, 바람직하지 않다. 또한, 제2 절연막(7)의 두께가 4.0㎛를 초과하면, 제2 절연막(7)에 의한 광 흡수율이 커져 표시 영역의 밝기가 저하되므로 바람직하지 않다.

또한, 제2 절연막(7) 표면의 전체 영역에, 예를 들어 스퍼터링법에 의해 ITO막을 형성한다. 그리고 포토리소그래피 기술을 이용하여 ITO막을 선택 에칭하고, 두께 55㎚의 제1 전극(8) 및 플로팅 전극(19)을 형성하였다. 또한, 제1 전극(8)은, 액정 표시 장치의 프레임(액연) 영역에 배선된 커먼 배선에 전기적으로 접속된다. 플로팅 전극(19)은, 후 공정에서 가공되는 콘택트 홀(11)의 주위 영역에 존재하도록 형성되어 있다.

다음으로, 도 4d에 도시한 바와 같이, 제1 전극(8)을 포함하는 제2 절연막(7) 표면의 전체 영역에, 플라즈마 CVD법 혹은 스퍼터링법 등을 이용하여, 예를 들어 절연성이 양호한 SiN으로 이루어지는 제3 절연막(9)을 형성하였다. 이때의 성막 조건은, 이것보다도 하층에 있는 제2 절연막(7)이 내열 온도가 높은 SOG 재료이므로, 성막 온도(기판 온도)를 230℃ 내지 300℃로 하는 것이 가능하고, 제2 절연막이 종래의 수지막인 경우에 비해, 보다 치밀하고 신뢰성이 높은 제3 절연막(9)을 형성하는 것이 가능하다.

또한, 이때에 플라즈마 CVD법에 의한 성막시의 재료 가스인 모노실란(SiH₄)과 암모니아(NH₃)의 가스 유량비를, 절연막의 통상의 벌크층 형성의 경우에는 1:6으로 하고, 도중에, 암모니아(NH₃)의 가스 유량을 증가시켜 예를 들어 1:16으로 함으로써, 절연막의 표면 근방이, 그 이외의 부분(벌크층)보다도 에칭률이 빠른 막으로 하는 것이 바람직하다. 절연막의 표면 근방의 에칭률이 그 이외의 부분보다도 빠른 부분의 막 두께는, 절연막의 막 두께의 5％ 이상, 30％ 이하인 것이 바람직하다. 다시 말하면, 이 막 두께는, 8％ 내지 12％ 정도인 것이, 보다 바람직하다. 이와 같이, 표면 근방에 에칭률이 빠른 막(후퇴층)을 형성함으로써, 콘택트 홀(11)을 형성할 때에 순(順) 테이퍼 형상으로 할 수 있다. 즉, 도 4d에 도시한 바와 같이, 콘택트 홀(11)은, 그 개구부에 가까울수록, 저부에 비해, 직경이 커지도록 형성할 수 있다.

제3 절연막(9)의 두께는, TFT의 채널 영역, 소스/드레인 전극의 내습성 및 절연성을 확보하기 위해, 100nm 이상으로 하면 된다. 또한, 제3 절연막(9)의 두께가 1000㎚를 초과하면, 제1 전극(8)과 제2 전극(10)과의 사이에 발생하는 용량이 작아지므로, 액정에 충분한 기입 전압을 인가할 수 없음과 함께, 액정 분자를 구동하기 위해 필요한 전압이 높아지므로 바람직하지 않다.

그 후, 제3 절연막(9) 상에 감광성의 레지스트 마스크(20)를 형성하고, 다음으로, 드라이 에칭 처리에 의해, 소스/드레인 전극(5)을 덮는 제1 절연막(6), 제2 절연막(7), 및 제3 절연막(9)의 3층의 절연막을 일괄하여 관통하도록, 각 화소에 콘택트 홀(11)을 형성하고, 소스/드레인 전극(5)의 일부를 다시 외부에 노출시킨다. 에칭 가스로서 SF₆, CHF₃, CF₄ 등과 O₂의 혼합 가스를 이용하여, 드라이 에칭하였다. 이와 같이, 3층의 절연막을 일괄하여 에칭함으로써, 제2 절연막(7)으로서 감광성의 수지 재료를 이용하여, 포토리소그래피 기술에 의해 패터닝(콘택트 홀 형성)을 행하는 종래의 액정 표시 장치에 비해, 포트리소 공정이나, 노광 공정 부하(노광, 광 반응 처리) 등의 제조 공정을 저감할 수 있어, 저비용화가 가능해진다.

또한, SiN 등의 무기 절연막인 제1 절연막(6) 및 제3 절연막(9) 사이에 끼워진, 제2 절연막(7)이 Si-O 결합을 갖는 SOG 재료이므로, 드라이 에칭 처리 후에 각 층의 단차는 발생하지 않아, 포토레지스트와의 선택비가 2.5 이상, 에칭률이 500㎚/min 이상, 또한 플라즈마에 의한 절연막에의 데미지도 발생하지 않으므로, 안정된 패터닝이 가능하다.

또한, 제3 절연막(9)에 있어서, 콘택트 홀(11)의 주위 영역에는, 제1 전극(8)과 동시에 플로팅 전극(19)을 형성하고 있고, 콘택트 홀(11)을 형성할 때에, 이 플로팅 전극(19)에 의해 홀의 확대를 방지할 수 있으므로, 3층의 절연막을 일괄하여 에칭함으로써 콘택트 홀(11)을 형성한 경우라도, 고정밀도의 콘택트 홀(11)을 형성할 수 있다.

도 4e에 도시한 바와 같이, 콘택트 홀(11)의 형성 후, 레지스트 마스크(20)를 제거하고, 그 후, 제3 절연막(9)의 표면 전체 및 콘택트 홀(11)을 덮도록 ITO에 의해 투명 도전성 재료를 피복하여, 포토리소그래피법 및 에칭법에 의해, 제2 전극(화소 전극)(10)을 형성하였다. 막 두께는 75㎚로 하였다. 이때, 투명 도전성 재료의 일부가 콘택트 홀(11) 내에 성막되고, 이에 의해 제2 전극(화소 전극)(10)과 소스/드레인 전극(5)이 전기적으로 접속된다.

또한, 본 실시 형태에서는, 제3 절연막(9)으로서 SiN막을 이용하였지만, ITO 상의 백탁을 확실하게 회피하기 위해 적어도 ITO와 접촉하는 제3 절연막(9)을 SiO₂나 SiON 등의 산소를 포함하는 절연막을 이용해도 된다.

또한, 소스/드레인 전극(5) 상에 제1 절연막(6)을 형성한 경우에 대해 설명하였지만, 신뢰성의 요구도 등에 의해 제1 절연막(6)은 반드시 필요한 층은 아니며, 소스/드레인 전극(5) 상에 제2 절연막(7)을 직접 형성한 구성에서도, 본 발명에 의해 유지 용량을 크게 하는 효과는 발휘할 수 있다. 또한, 이러한 구조의 경우도, 제2 절연막(7)으로서 SOG 재료를 이용함으로써, 수지 재료의 경우보다도 높은 신뢰성을 얻을 수 있다. 또한, 절연막으로서, SiN을 형성하는 경우에 대해 설명하고 있지만, 이것에 한정되지 않으며, SiO₂, SiO나 SiN을 포함하는 적층막, 예를 들어 SiO₂와 SiN의 2층 구조로 할 수도 있다.

또한, 제3 절연막(9)에 있어서, 콘택트 홀(11)의 주위 영역에는, 제1 전극(8)과 동시에 플로팅 전극(19)을 형성하고 있고, 3층의 절연막을 일괄하여 에칭함으로써 콘택트 홀(11)을 형성한 경우라도, 고정밀도의 콘택트 홀(11)을 형성할 수 있어, 이것에 의해 높은 신뢰성의 제2 전극(10)을 형성할 수 있다.

본 발명에 따르면, 저비용으로 개구율(투과율)이 높은 액정 표시 장치를 제공하는 데 있어서 유용한 발명이다.

1, 12 : 투명 기판
2 : 게이트 전극
3 : 게이트 절연막
4 : 반도체막
5 : 소스/드레인 전극
6 : 제1 절연막
7 : 제2 절연막(Si-O 결합을 갖는 SOG 재료)
8 : 제1 전극
9 : 제3 절연막
10 : 제2 전극
11 : 콘택트 홀
13 : 액정층
19 : 플로팅 전극

Claims

액정층을 개재하여 서로 대향 배치되는 한 쌍의 투명 기판과,
상기 한 쌍의 상기 투명 기판 중 한쪽의 상기 투명 기판의 상기 액정층측의 화소 영역에 형성한 게이트 전극을 덮도록 형성되는 게이트 절연막과,
상기 게이트 절연막 상에 설치된 박막 트랜지스터로 이루어지는 스위칭 소자와,
상기 스위칭 소자 상에 절연막을 개재하여 형성된 제1 전극과,
상기 제1 전극 상에 절연막을 개재하여 형성되고, 또한 상기 스위칭 소자의 전극에 접속되는 제2 전극과,
상기 스위칭 소자 상의 상기 절연막 및 상기 제1 전극 상의 상기 절연막에 일괄하여 형성되고, 상기 제2 전극이 형성되는 콘택트 홀을 구비한 액정 표시 장치로서,
상기 스위칭 소자 상의 상기 절연막의 상기 콘택트 홀의 주위 영역에, 상기 제1 전극과 동시에 플로팅 전극을 형성하고 있는 액정 표시 장치.
액정층을 개재하여 서로 대향 배치되는 한 쌍의 투명 기판과,
상기 한 쌍의 상기 투명 기판 중 상기 한쪽의 상기 투명 기판의 상기 액정층측의 화소 영역에 형성한 게이트 전극을 덮도록 형성되는 게이트 절연막과,
상기 게이트 절연막 상에 설치된 박막 트랜지스터로 이루어지는 스위칭 소자와,
상기 스위칭 소자 상에 절연막을 개재하여 형성된 제1 전극과,
상기 제1 전극 상에 절연막을 개재하여 형성되고, 또한 상기 스위칭 소자의 전극에 접속되는 제2 전극과,
상기 스위칭 소자 상의 상기 절연막 및 상기 제1 전극 상의 상기 절연막에 일괄하여 형성되고, 상기 제2 전극이 형성되는 콘택트 홀을 구비한 액정 표시 장치의 제조 방법으로서,
상기 스위칭 소자 상에 상기 절연막을 형성한 후,
상기 스위칭 소자 상의 상기 절연막 상에 상기 제1 전극을 패터닝하여 형성함과 함께, 상기 콘택트 홀을 형성하는 주위 영역에 플로팅 전극을 형성하고,
그 후 상기 제1 전극 상에 상기 절연막을 형성한 후, 상기 복수의 절연막에 일괄하여 콘택트 홀을 형성하여 상기 스위칭 소자의 상기 전극의 일부를 외부에 노출시키고,
상기 스위칭 소자의 상기 전극과 상기 제2 전극을 접속하는 액정 표시 장치의 제조 방법.