JP5679164B2 - 液晶表示装置のアレイ基板及びその製造方法 - Google Patents
液晶表示装置のアレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP5679164B2 JP5679164B2 JP2010199910A JP2010199910A JP5679164B2 JP 5679164 B2 JP5679164 B2 JP 5679164B2 JP 2010199910 A JP2010199910 A JP 2010199910A JP 2010199910 A JP2010199910 A JP 2010199910A JP 5679164 B2 JP5679164 B2 JP 5679164B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- electrode
- gate
- lower electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 42
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000003860 storage Methods 0.000 claims description 65
- 238000000151 deposition Methods 0.000 claims description 29
- 230000008021 deposition Effects 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000005137 deposition process Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 7
- 238000006722 reduction reaction Methods 0.000 claims description 7
- 238000005019 vapor deposition process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 78
- 239000010408 film Substances 0.000 description 33
- 239000007789 gas Substances 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 19
- 239000012495 reaction gas Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 5
- 229910001887 tin oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 Oxide) Chemical compound 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Description
本発明は、液晶表示装置のアレイ基板及びその製造方法に関する。
液晶表示装置は、電界を利用して液晶の光透過率を調節することで画像を表示する。このような液晶表示装置は、薄膜トランジスタが形成されたアレイ基板としての下部基板とカラーフィルターが形成された上部基板に互いに対向するように配置された画素電極と共通電極の間の電界を制御して液晶を駆動する。このために、液晶表示装置は互いに対向されるように合着された下部基板及び上部基板と、下部基板及び上部基板との間でセルギャップを一定に維持するためのスペーサと、セルギャップに満たされた液晶とを具備する。
上部基板は、カラー具現のためのカラーフィルター、光漏れ防止のためのブラックマトリックス及び電界を制御するための共通電極と、液晶配向のために塗布された配向膜で構成される。下部基板は、複数の信号配線及び薄膜トランジスタと、薄膜トランジスタと接続された画素電極と、液晶配向のために塗布された配向膜で構成される。また、下部基板は画素電極に充電された画素電圧信号が次の電圧信号が充電されるまで安定的に維持されるようにするストレージキャパシタをさらに具備する。
ストレージキャパシタは、絶縁膜を間に置いてストレージ下部電極及びストレージ上部電極が重畳されることで形成される。ここで、ストレージキャパシタは画素電圧信号を安定的に維持すると同時に高解像度に適用可能になるように、大きい容量値が要求される。
しかし、ストレージキャパシタの容量値を増加するためにストレージ上/下部電極の重畳面積を広げると、上/下部電極が占める面積ほど開口率が低下するという問題がある。
また、ストレージキャパシタの容量値を増加しつつも、開口率の低下を防ぐためには、ストレージキャパシタの電極をそれぞれ透明導電性物質と画素電極で形成することが考えられる。
しかし、ストレージキャパシタの電極を透明導電性物質で形成する場合、ゲート絶縁膜蒸着工程で使用されるガスと、透明導電性物質とが反応してヘイズ（Ｈａｚｅ）現象が発生し得る。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、開口率を向上させ、かつ、ヘイズ不良を改善することが可能な、新規かつ改良された液晶表示装置のアレイ基板、及びその製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、複数の第１領域及び第２領域に区分される基板の前記第１領域上にゲート電極が形成される工程と、前記第２領域の基板上に透明導電性物質で具現されるストレージ下部電極が形成される工程と、前記ゲート電極及びストレージ下部電極を含む基板上にゲート絶縁膜が形成される工程と、を含み、前記ゲート絶縁膜は第１から第３ゲート絶縁層の積層構造で具現されることを特徴とする液晶表示装置のアレイ基板製造方法が提供される。
また、前記ゲート電極と重畳される領域に半導体層が形成される工程と、前記半導体層の端にそれぞれ電気的に連結されるようにソース及びドレイン電極が形成される工程と、前記ドレイン電極と電気的に連結され、前記ストレージ下部電極と重畳される領域に画素電極が形成される工程と、を含んでもよい。
また、前記第１から第３ゲート絶縁層は、同一の物質で形成され、各層が形成される際に適用される、蒸着率（ＤｅＰｏｓｉｔｉｏＮ Ｒａｔｅ）と蒸着工程で使用されるガスの流量とのうち、少なくともいずれかが相異してもよい。
また、前記第１及び第３ゲート絶縁層に対して同一の蒸着率を適用し、前記第１及び第３ゲート絶縁層間に具備される第２ゲート絶縁層の蒸着率を、前記第１及び第３ゲート絶縁層に対して適用される蒸着率と異なるように適用して形成してもよい。
また、前記第１及び第３ゲート絶縁層に適用される蒸着率は、前記第２ゲート絶縁層に適用される蒸着率より小さくてもよい。
また、前記第１及び第３ゲート絶縁層の蒸着工程で使用されるガスのうち、前記透明導電性物質に具備される酸化物との還元反応を引き起こす還元性反応ガスの流量は、第２ゲート絶縁層の蒸着工程で使用される還元性反応ガスの流量より小さくてもよい。
また、前記還元性反応ガスは、ＮＨ３ガスまたはＳｉＨ４ガスであってもよい。
また、前記ストレージ下部電極と接触する前記第１ゲート絶縁層は、蒸着工程で、ＳｉＨ４ガスの流量を前記第３ゲート絶縁層の蒸着工程で使用される還元性反応ガスの流量に比べて少なくして蒸着してもよい。
また、前記ストレージ下部電極及び前記画素電極は、ＩＴＯ（ＩＮｄｉｕｍＴｉＮ、Ｏｘｉｄｅ）、ＴＯ（ＴｉＮ Ｏｘｉｄｅ）、ＩＺＯ（ＩＮｄｉｕｍ ＺｉＮｃ Ｏｘｉｄｅ）、ＩＴＺＯ（ＩＮｄｉｕｍ ＴｉＮ Ｏｘｉｄｅ）のうちいずれか一つで形成されてもよい。
また、前記ストレージ下部電極と重畳される領域下部に、前記ゲート電極と同一物質で具現される接触電極がさらに形成される工程をさらに含んでもよい。
また、上記課題を解決するために、本発明の別の観点によれば、複数の第１領域及び第２領域に区分される基板と、前記第１領域の基板上に形成されたゲート電極と、前記第２領域の基板上に形成され、透明導電性物質で具現されるストレージ下部電極と、前記ゲート電極及びストレージ下部電極を含む基板上に形成されたゲート絶縁膜と、前記ゲート電極と重畳される領域に形成される半導体層と、前記半導体層の端にそれぞれ電気的に連結されるソース及びドレイン電極と、前記ドレイン電極と電気的に連結されて前記ストレージ下部電極と重畳される領域に形成される画素電極と、を備え、前記ゲート絶縁膜は第１から第３ゲート絶縁層の積層構造に具現されることを特徴とする液晶表示装置のアレイ基板が提供される。
以上説明したように本発明によれば、開口率を向上させることができる。
また、ストレージキャパシタの下部電極として使用される透明導電性物質を形成する場合に、ゲート絶縁膜蒸着工程で使用されるガスと、透明導電性物質とが反応して発生するヘイズの不良を改善することができる。
以下に添付図面を参照しながら、本発明の好適な実施例について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１は、本発明の実施例による液晶表示装置のアレイ基板を示した断面図である。本実施例による基板は、複数の第１領域及び第２領域に区分される基板であるが、図１では説明の便宜のために第１領域の薄膜トランジスタ領域及び第２領域のストレージキャパシタ領域に対してのみ図示されている。
まず、図１を参照すれば、本発明の実施例による液晶表示装置のアレイ基板は、透明基板１０と、前記透明基板１０上に形成される薄膜トランジスタＴＦＴ及びストレージキャパシタＣｓｔを具備する。
前記薄膜トランジスタＴＦＴは、透明基板１０上に形成されるゲート電極１２と、ゲート電極１２上に形成されるゲート絶縁膜１８、ゲート絶縁膜１８上に形成される半導体層２３と、半導体層２３上に形成されるソース電極２６及びドレイン電極２８を具備する。この時、前記ゲート電極１２は図示されていないゲートラインと電気的に接続され、ゲートラインからゲート信号の供給を受ける。前記ゲート絶縁膜１８は、ゲート電極１２上に形成されてゲート電極１２とソース/ドレイン電極（２６、２８）を電気的に絶縁する。
また、前記半導体層２３は、ソース電極２６及びドレイン電極２８との間に導通チャンネルを形成する。このために、半導体層２３は活性層２０と、活性層２０とソース電極２６及びドレイン電極２８との間に形成されるオミック接触層２２を備える。
活性層２０は、不純物がドーピングされていない非晶質シリコンで形成され、オミック接触層２２は、Ｎ型またはＰ型不純物がドーピングされた非晶質シリコンで形成される。このような半導体層２３は、ゲート電極１２にゲート信号が供給される時ソース電極２６に供給された電圧をドレイン電極２８に供給する。
また、前記ストレージキャパシタＣｓｔは、ゲート絶縁膜１８及び保護層３８を誘電体にしてこれを間に置いてストレージ下部電極３０とストレージ上部電極の役目を遂行する画素電極４２が重畳されて形成される。前記ストレージ下部電極３０はゲート電極１２と同一層に透明導電性物質で形成される。例えば、ストレージ下部電極３０は、ＩＴＯ、ＴＯ、ＩＺＯ、ＩＴＺＯで形成されうる。
図１の場合、前記ストレージ下部電極３０と重畳される所定領域に前記ゲート電極１２と同一材質で具現される接触電極１２'が形成されうるし、接触電極１２'に所定の静電圧が印加されることで、ストレージキャパシタがフローティングされることを防止する。但し、これは一つの実施例であり、本実施例の構成が必ずこれに限定されるのではない。
このような構成により、液晶表示装置の各画素領域に具備されるストレージキャパシタＣｓｔを透明に具現することで、液晶表示装置の開口率を極大化することができる。ただし、上述したように透明導電性物質をストレージ下部電極３０として使用する場合、その上部に形成されるゲート絶縁膜及び/または半導体層蒸着工程の際使用されるガスと透明導電性物質が反応してヘイズ現象が発生し得る。
一般に、前記ゲート絶縁膜１８及び半導体層２３は、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｎ）などを利用して形成されるが、蒸着工程の時還元性反応ガス（一例としてＮＨ３）を反応ガスとして利用する場合、還元性反応ガスによるＨラジカル生成の増加によってストレージ下部電極を具現する酸化物が還元されてヘイズ現象が発生する。
そこで、本発明の実施例によるゲート絶縁膜１８は、ストレージ下部電極（透明導電性物質）３０によってゲート絶縁膜１８及び/または半導体層２３形成工程の時発生されるヘイズ現象を克服するために特性が相異なる３重層構造、すなわち、第１から第３ゲート絶縁層（１８ａ、１８ｂ、１８ｃ）に具現されることを特徴とする。
以下、本発明の実施例によるゲート絶縁膜の構造及び各層の特性についてより詳しく説明する。ゲート絶縁膜１８を構成する第１から第３ゲート絶縁層（１８ａ、１８ｂ、１８ｃ）は、全て窒化シリコンＳｉＮｘで具現される。各ゲート絶縁層（１８ａ、１８ｂ、１８ｃ）は同じ物質、すなわち、窒化シリコンで具現されるが、蒸着率や、蒸着工程の時使用されるガスの流量などのうち、少なくともいずれかが相異して適用されることから、各ゲート絶縁層には差がある。
本発明の実施例の場合、第１及び第３ゲート絶縁層（１８ａ、１８ｃ）に対して同一の蒸着率を適用し、その間に具備される第２ゲート絶縁層１８ｂの蒸着率をこれと異なるように適用して形成する。この時、前記第１及び第３ゲート絶縁層（１８ａ、１８ｃ）に適用される蒸着率は、第２ゲート絶縁層１８ｂに適用される蒸着率より小さい。
また、第１及び第３ゲート絶縁層（１８ａ、１８ｃ）の蒸着工程の時使用されるガスのうち、透明導電性物質に具備される酸化物との還元反応を引き起こす還元性反応ガス（一例としてＮＨ３、ＳｉＨ４）の流量は、第２ゲート絶縁層１８ｂの蒸着工程の時使用される還元性反応ガスの流量より小さい。
特に、本発明の実施例では、前記ストレージ下部電極３０と接触される第１ゲート絶縁層１８ａの場合、蒸着工程の時にＮＨ３ガスを使用せず、ＳｉＨ４の流量をも第３ゲート絶縁層１８ｃに比べて小さくして蒸着する。
このような本発明の実施例によれば、ストレージ下部電極３０と接触される第１ゲート絶縁層１８ａの蒸着工程の時、ＮＨ３ガスを使用せず、ＳｉＨ４の流量をも第３ゲート絶縁層１８ｃに比べて少ないようにして蒸着することで、還元性ガスによるＨラジカルの生成増加を抑制し、ストレージ下部電極３０である透明導電性物質に具備される酸化物との還元反応によるヘイズ不良を改善することができる。
図２ａ〜図２ｆは、本発明の実施例による液晶表示装置の製造方法を示す断面図である。図２ａを参照すれば、まず、透明基板１０上の薄膜トランジスタＴＦＴ形成領域にゲート電極１２が形成される。ゲート電極１２は、スパッタリング方法などの蒸着方法を通じて下部基板１０上に積層される。このようなゲート電極１２はアルミニウムＡｌ、モリブデンＭｏ、クロムＣｒ、銅Ｃｕなどで形成される。
また、ゲート電極１２が形成されると同時に、透明基板１０上のストレージキャパシタＣｓｔ形成領域に、ゲート電極と同じ物質で形成される接触電極１２'が形成されうる。この時、接触電極１２'は、以後ストレージキャパシタＣｓｔ領域に形成されるストレージ下部電極の一部領域と重畳されて電気的に連結され、接触電極１２'に所定の静電圧が印加されることで、ストレージキャパシタがフローティングされることを防止する役目を遂行することができる。ただし、これは一つの実施例であり、本実施例の構成が必ずこれに限定されるのではない。
次に、図２ｂに示されたように、ゲート電極１２及び接触電極１２'が以後の蒸着方法を通じて下部基板上のストレージキャパシタＣｓｔ形成領域にストレージ下部電極３０が形成される。このようなストレージ下部電極３０は、透明導電性物質で形成される。例えば、ストレージ下部電極３０はＩＴＯ、ＴＯ、ＩＺＯ及びＩＴＺＯのうちいずれか一つで形成されうる。
また、本発明による実施例の場合、前記ストレージ下部電極３０が形成された後、ストレージ下部電極の上面にＮ２プラズマ処理を行う。これは、ストレージ下部電極３０上に形成されるゲート絶縁膜蒸着工程の時発生される還元ガスによるＨラジカルの生成抑制を具現するためであり、これを通じてＨラジカルとストレージ下部電極の酸化物の間の還元によって発生されるヘイズの不良を改善することができる。
以後、図２ｃのように透明基板１０上にゲート絶縁膜１８が形成され、薄膜トランジスタＴＦＴ形成領域に活性層２０及びオミック接触層２２を含む半導体層２３が形成される。
ゲート絶縁膜１８は、下部基板１０上にＰＥＣＶＤなどの蒸着方法によって形成され、図１を参照して上述したように本発明の実施例の場合、ゲート絶縁膜１８は互いに異なる特性を持つ第１〜第３ゲート絶縁層（１８ａ、１８ｂ、１８ｃ）で構成される。この時、ゲート絶縁膜１８を構成する第１〜第３ゲート絶縁層（１８ａ、１８ｂ、１８ｃ）は、全て同じ物質、すなわち窒化シリコンＳｉＮｘで具現されるが、蒸着率や、蒸着工程の時使用されるガスの流量などが相異する点から差があり、互いに異なる特性を持つ。
本発明による実施例の場合、第１及び第３ゲート絶縁層（１８ａ、１８ｃ）に対して同じ蒸着率を適用し、第１及び第３ゲート絶縁層間に具備される第２ゲート絶縁層１８ｂの蒸着率を、第１及び第３ゲート絶縁層（１８ａ、１８ｃ）に対して適用される蒸着率と異ならせる。この時、前記第１及び第３ゲート絶縁層（１８ａ、１８ｃ）に適用される蒸着率は、第２ゲート絶縁層１８ｂに適用される蒸着率より小さい。
また、第１及び第３ゲート絶縁層（１８ａ、１８ｃ）の蒸着工程の時使用されるガスのうち、透明導電性物質に具備される酸化物との還元反応を引き起こす還元性反応ガス（一例としてＮＨ３、ＳｉＨ４）の流量は、第２ゲート絶縁層１８ｂの蒸着工程の時使用される還元性反応ガスの流量より小さい。
特に、本発明の実施例では、ストレージ下部電極３０と接触する第１ゲート絶縁層１８ａは、蒸着工程の時ＮＨ３ガスを使用せず、ＳｉＨ４の流量をも第３ゲート絶縁層１８ｃに比べて小さくして蒸着し、これを通じて還元性ガスによるＨラジカル生成の増加を抑制して、ストレージ下部電極である透明導電性物質に具備される酸化物との還元反応によるヘイズの不良を改善することができるようになる。
このようなゲート絶縁膜１８が形成された後、非晶質シリコン層、不純物がドーピングされた非晶質シリコン層が順次形成される。次に、フォトリソグラフィー工程、及びエッチング工程で非晶質シリコン層、及び不純物がドーピングされた非晶質シリコン層がパターニングされることで、活性層２０及びオミック接触層２２を含む半導体層２３が形成される。
半導体層２３が形成された後、蒸着方法を通じて図２ｄに示されたように、ソース電極２６、ドレイン電極２８が形成される。ソース電極２６、ドレイン電極２８は、スパッタリングなどの蒸着方法で形成される。実質的にソース電極２６、ドレイン電極２８は金属物質（例えば、モリブデンＭｏ、モリブデンタングステンＭｏＷ）などに蒸着された後、フォトリソグラフィー工程及びエッチング工程でパターニングされることで形成される。ここで、ソース電極２６とドレイン電極２８をマスクにして２つの電極（２６、２８）の間で露出したオミック接触層２２を除去して活性層２０が露出される。
ソース電極２６及びドレイン電極２８が形成された後、図２ｅのようにソース電極２６、ドレイン電極２８及びストレージ上部電極２５を覆うように保護膜３８が形成される。保護膜は、ＰＥＣＶＤ、スピンコーティング（Ｓｐｉｎ Ｃｏａｔｉｎｇ）、スピンリースコーティング（Ｓｐｉｎｌｅｓｓ Ｃｏａｔｉｎｇ）などの方法で形成される。そして、保護膜３８がフォトリソグラフィー工程及びエッチング工程によってパターニングされることで、コンタクトホール４０が形成される。
コンタクトホール４０は、ドレイン電極２８と重畳する位置に形成される。保護膜３８は、ゲート絶縁膜１８のような無機絶縁物質で形成されるか、またはアクリルなどのような有機絶縁物質で形成される。
保護膜３８が形成された後、図２ｆのように保護膜３８上に画素電極４２が形成される。画素電極４２は、スパッタリングなどのような蒸着方法で形成される。このような画素電極４２は、コンタクトホール４０を経由してドレイン電極２８と電気的に接触され、ストレージ下部電極３０と重畳されるように形成されてストレージ上部電極の役目も遂行する。
すなわち、ストレージキャパシタＣｓｔは、ゲート絶縁膜１８及び保護層３８を誘電体にしてこれを間に置いてストレージ下部電極３０とストレージ上部電極の役目を遂行する画素電極４２が重畳されて形成される。一方、画素電極４２はＩＴＯ、ＴＯ、ＩＺＯ及びＩＴＺＯのような透明導電性物質で形成される。
上記説明のように、画素電極４２及びストレージ下部電極３０が透明導電性物質で形成される場合、開口率と無関係にその重畳面積を広く設定することができる。したがって、大容量のストレージキャパシタＣｓｔを形成することができ、これにより駆動の信頼性を向上することができ、高い開口率を確保することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１０ 透明基板
１２ ゲート電極
１２’ 接触電極
１８ ゲート絶縁膜
１８ａ、１８ｃ 第１ゲート絶縁層
１８ｂ 第２ゲート絶縁層
３０ ストレージ下部電極
４２ 画素電極
１２ ゲート電極
１２’ 接触電極
１８ ゲート絶縁膜
１８ａ、１８ｃ 第１ゲート絶縁層
１８ｂ 第２ゲート絶縁層
３０ ストレージ下部電極
４２ 画素電極
Claims (6)
- 複数の第１領域及び第２領域に区分される基板の前記第１領域上にゲート電極が形成される工程と、
前記第２領域の基板上に透明導電性物質で具現されるストレージ下部電極が形成される工程と、
前記ゲート電極及びストレージ下部電極を含む基板上にゲート絶縁膜が形成される工程と、
を含み、
前記ゲート絶縁膜は第１から第３ゲート絶縁層の積層構造で具現され、
前記第１ゲート絶縁層は、前記ストレージ下部電極と接触し、
前記第１及び第３ゲート絶縁層の蒸着工程では、ＮＨ ３ およびＳｉＨ ４ を含み前記透明導電性物質に具備される酸化物との還元反応を引き起こす還元性反応ガスの流量を第２ゲート絶縁層の蒸着工程で使用される流量よりも小さくし、
ただし、前記第１ゲート絶縁層の蒸着工程では、ＳｉＨ ４ の流量を第３ゲート絶縁層の蒸着工程よりも小さくし、かつＮＨ３を使用しないことを特徴とする液晶表示装置のアレイ基板製造方法。 - 前記ゲート電極と重畳される領域に半導体層が形成される工程と、
前記半導体層の端にそれぞれ電気的に連結されるようにソース及びドレイン電極が形成される工程と、
前記ドレイン電極と電気的に連結され、前記ストレージ下部電極と重畳される領域に画素電極が形成される工程と、
を含むことを特徴とする請求項１記載の液晶表示装置のアレイ基板製造方法。 - 前記第１及び第３ゲート絶縁層に対して同一の蒸着率を適用し、
前記第１及び第３ゲート絶縁層間に具備される第２ゲート絶縁層の蒸着率を、前記第１及び第３ゲート絶縁層に対して適用される蒸着率と異なるように適用して形成することを特徴とする請求項１記載の液晶表示装置のアレイ基板製造方法。 - 前記第１及び第３ゲート絶縁層に適用される蒸着率は、前記第２ゲート絶縁層に適用される蒸着率より小さいことを特徴とする請求項３記載の液晶表示装置のアレイ基板製造方法。
- 前記ストレージ下部電極及び前記画素電極は、ＩＴＯ、ＴＯ、ＩＺＯ、ＩＴＺＯのうちいずれか一つで形成されることを特徴とする請求項２記載の液晶表示装置のアレイ基板製造方法。
- 前記ストレージ下部電極と重畳される領域下部に、前記ゲート電極と同一物質で具現される接触電極が形成される工程をさらに含むことを特徴とする請求項１記載の液晶表示装置のアレイ基板製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0021261 | 2010-03-10 | ||
| KR1020100021261A KR101132119B1 (ko) | 2010-03-10 | 2010-03-10 | 액정표시장치 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011186424A JP2011186424A (ja) | 2011-09-22 |
| JP5679164B2 true JP5679164B2 (ja) | 2015-03-04 |
Family
ID=44559089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010199910A Expired - Fee Related JP5679164B2 (ja) | 2010-03-10 | 2010-09-07 | 液晶表示装置のアレイ基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110220897A1 (ja) |
| JP (1) | JP5679164B2 (ja) |
| KR (1) | KR101132119B1 (ja) |
| CN (1) | CN102194742B (ja) |
| TW (1) | TWI475643B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9035303B2 (en) * | 2012-04-06 | 2015-05-19 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| CN202549848U (zh) * | 2012-04-28 | 2012-11-21 | 京东方科技集团股份有限公司 | 显示装置、阵列基板和薄膜晶体管 |
| KR102380379B1 (ko) * | 2012-05-10 | 2022-04-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2013168687A1 (en) * | 2012-05-10 | 2013-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN104218090B (zh) | 2013-05-31 | 2017-01-04 | 上海和辉光电有限公司 | 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 |
| CN103839973B (zh) * | 2014-02-24 | 2016-05-04 | 京东方科技集团股份有限公司 | 有源矩阵有机发光二极管阵列基板及制作方法和显示装置 |
| CN109616510B (zh) * | 2018-12-03 | 2020-04-14 | 惠科股份有限公司 | 薄膜晶体管结构及其制作方法、显示装置 |
| CN113394235B (zh) * | 2021-05-20 | 2022-10-21 | 北海惠科光电技术有限公司 | 阵列基板及阵列基板的制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0156178B1 (ko) * | 1995-10-20 | 1998-11-16 | 구자홍 | 액정표시 소자의 제조방법 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| JPH07113728B2 (ja) * | 1989-05-26 | 1995-12-06 | シャープ株式会社 | アクティブマトリクス基板 |
| JP2702294B2 (ja) * | 1991-02-21 | 1998-01-21 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH10341022A (ja) * | 1997-06-05 | 1998-12-22 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板の製造方法 |
| KR100437825B1 (ko) * | 2001-07-06 | 2004-06-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 |
| KR100920356B1 (ko) * | 2003-05-29 | 2009-10-07 | 삼성전자주식회사 | 액정 표시 장치용 박막 다이오드 표시판 및 이를 포함하는액정 표시 장치 |
| KR20070071777A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR20070072111A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR20080008562A (ko) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
| JP5235363B2 (ja) * | 2007-09-04 | 2013-07-10 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP5518366B2 (ja) * | 2008-05-16 | 2014-06-11 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
-
2010
- 2010-03-10 KR KR1020100021261A patent/KR101132119B1/ko active IP Right Grant
- 2010-09-07 JP JP2010199910A patent/JP5679164B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-24 US US13/034,611 patent/US20110220897A1/en not_active Abandoned
- 2011-03-02 TW TW100106939A patent/TWI475643B/zh not_active IP Right Cessation
- 2011-03-09 CN CN201110059284.8A patent/CN102194742B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW201138025A (en) | 2011-11-01 |
| TWI475643B (zh) | 2015-03-01 |
| CN102194742A (zh) | 2011-09-21 |
| CN102194742B (zh) | 2015-11-25 |
| KR20110101905A (ko) | 2011-09-16 |
| JP2011186424A (ja) | 2011-09-22 |
| US20110220897A1 (en) | 2011-09-15 |
| KR101132119B1 (ko) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5679164B2 (ja) | 液晶表示装置のアレイ基板及びその製造方法 | |
| JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US7916229B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US9324735B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| US9726940B2 (en) | Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus | |
| KR101232159B1 (ko) | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 | |
| US9618815B2 (en) | Method of manufacturing display substrate, repair method of display substrate and display substrate repaired by the repair method | |
| US9632382B2 (en) | Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device | |
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| US10825840B2 (en) | Thin-film transistor panel | |
| US20070285591A1 (en) | Liquid crystal display panel and method of manufacturing the same | |
| JP2019129281A (ja) | 表示装置及びその製造方法 | |
| KR20070111029A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| WO2018061954A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置 | |
| JP5201298B2 (ja) | 液晶表示装置およびその製造方法 | |
| WO2013181902A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| US10459300B2 (en) | Array substrate and a method for fabricating the same, a liquid crystal display panel | |
| KR20070109162A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| WO2013008359A1 (ja) | 液晶表示装置およびその製造方法 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101899930B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101266448B1 (ko) | 박막 트랜지스터와 이를 포함하는 표시 기판 및 이의제조방법 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131016 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5679164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |