CN104218090B - 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN104218090B
CN104218090B CN201310212002.2A CN201310212002A CN104218090B CN 104218090 B CN104218090 B CN 104218090B CN 201310212002 A CN201310212002 A CN 201310212002A CN 104218090 B CN104218090 B CN 104218090B
Authority
CN
China
Prior art keywords
silicon nitride
nitride film
preset value
unstrpped gas
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310212002.2A
Other languages
English (en)
Other versions
CN104218090A (zh
Inventor
陈韦廷
黄俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201310212002.2A priority Critical patent/CN104218090B/zh
Priority to TW102123833A priority patent/TWI505477B/zh
Priority to US14/184,250 priority patent/US9391169B2/en
Publication of CN104218090A publication Critical patent/CN104218090A/zh
Application granted granted Critical
Publication of CN104218090B publication Critical patent/CN104218090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Abstract

提供一种薄膜晶体管，包括绝缘基板、栅极、栅极绝缘层、有源半导体层和源电极/漏电极层，其中栅极绝缘层包括：第一氮化硅膜、设于第一氮化硅膜上的第二氮化硅膜、设于第二氮化硅膜上的第三氮化硅膜，第一与第三氮化硅膜的厚度小于第二氮化硅膜的厚度，且第一与第三氮化硅膜中的N‑H键含量低于第二氮化硅膜中的N‑H键含量。还提供具有上述薄膜晶体管的显示装置。本发明通过改变栅极绝缘层的成膜结构和成膜膜质，改善了其耐击穿和防漏电性能，从而提高了薄膜晶体管的击穿耐压性和可靠性，进而提升了显示装置的良率和品质。

Description

薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
技术领域
本发明涉及半导体领域，特别是涉及一种具有改进的栅极绝缘层的薄膜晶体管及其制造方法，以及具有该薄膜晶体管的显示装置。
背景技术
目前，平板显示器，例如液晶显示装置、有机电致发光显示装置等，主要采用有源矩阵驱动模式，通过驱动电路部分的薄膜晶体管(TFT)作为开关元件，为像素电极输出信号。薄膜晶体管的性能是决定显示装置品质的重要因素，要求其具备高击穿耐压、低漏电流，以增强可靠性，有效降低显示装置的不良率。
常见的薄膜晶体管一般包括：绝缘基板、栅极、栅极绝缘层、有源半导体层和源电极/漏电极层。随着近年来平板显示器日益低功耗化，要求作为控制电源开关元件的薄膜晶体管同样实现低功耗化。栅极和有源半导体层之间的栅极绝缘层薄膜化是降低薄膜晶体管阈值电压，从而实现低功耗化的有效途径。然而，由于厚度降低，栅极绝缘层容易产生微裂缝或针孔等缺陷，这些缺陷将成为漏电流路径，导致栅极绝缘层击穿耐压下降、栅极与有源半导体层之间漏电流增加，甚至造成栅极绝缘层击穿引发晶体管短路等问题。
为解决上述问题，CN101300681A提出使氧化硅膜和高介电常数膜如氮化硅膜层叠形成栅极绝缘层，来克服氧化硅膜单层构造栅极绝缘层薄膜化引发的击穿耐压降低的问题，但采用氧化硅膜/氮化硅膜双层结构，利用化学气相沉积的方法成膜时，需在两个不同的腔室中分别成膜，增加了工艺复杂性及成本，且异质膜之间存在一定的界面问题。CN101034702A提出利用多次沉积形成氮化硅叠层，各氮化硅层中的缺陷形成交错排列，以避免绝缘层厚度降低而造成漏电流增加与击穿电压降低等问题，但该方法并非着眼于减少绝缘层缺陷本身，而是理想化地利用叠层结构避免缺陷连通。
因此，仍需要一种有效改善栅极绝缘层耐击穿性能的可靠方法，制造具备高击穿耐压、低漏电流的栅极绝缘层，提高薄膜化栅极绝缘层的可靠性，由此获得栅极绝缘层绝缘性能和可靠性改善的薄膜晶体管，进而获得良率和品质提升的显示装置。
发明内容
为解决上述问题，本发明通过改变成膜结构和成膜膜质，形成具有三层氮化硅膜层叠结构且各膜层致密度不同的栅极绝缘层，其中相对疏松的中间氮化硅膜层作为主体以兼顾产能，相对致密的外侧氮化硅膜层作为保护层以防止中间氮化硅主体膜层被击穿，由此提高包含该层叠结构栅极绝缘层的薄膜晶体管的耐压性能和可靠性。
因此，一方面，本发明提供一种具有改进的栅极绝缘层的薄膜晶体管，该薄膜晶体管包括绝缘基板、栅极、栅极绝缘层、有源半导体层和源电极/漏电极层，其中所述栅极绝缘层包括：第一氮化硅膜、设置于所述第一氮化硅膜之上的第二氮化硅膜、设置于所述第二氮化硅膜之上的第三氮化硅膜，所述第一氮化硅膜与所述第三氮化硅膜的厚度小于所述第二氮化硅膜的厚度，且所述第一氮化硅膜与所述第三氮化硅膜中的N-H键含量低于所述第二氮化硅膜中的N-H键含量。
在根据本发明的一种实施方式中，所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中的N-H键含量分别为第一预设值、第二预设值和第三预设值，且所述第一预设值和第三预设值小于第二预设值。
在根据本发明的另一种实施方式中，所述第一预设值和所述第三预设值低于15%，第二预设值高于20%。
在根据本发明的另一种实施方式中，所述第一氮化硅膜和所述第三氮化硅膜的厚度为所述第二氮化硅膜的厚度为。
另一方面，本发明提供一种上述具有改进的栅极绝缘层的薄膜晶体管的制造方法，该方法包括：
在绝缘基板之上形成栅极；
在所述栅极之上顺次沉积第一氮化硅膜、第二氮化硅膜、第三氮化硅膜，形成所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜顺次层叠的栅极绝缘层；
在所述栅极绝缘层之上形成有源半导体层；以及
在所述有源半导体层之上形成源电极/漏电极层，制得所述薄膜晶体管。
在根据本发明方法的一种实施方式中，所述第一氮化硅膜、第二氮化硅膜、第三氮化硅膜采用化学气相沉积法在同一腔室中采用相同的原料气体和沉积温度分别以第一功率、第二功率和第三功率沉积，且所述第一功率和第三功率低于所述第二功率。
进一步地，其中所述原料气体为甲硅烷、氨气和氮气，甲硅烷与氨气的流量比为0.2～0.4。
进一步地，其中所述沉积温度为340～380°C。
进一步地，其中所述第一功率和第三功率相同或不同。
进一步地，其中所述第一功率和所述第三功率为1500～2000W，所述第二功率为3000～5000W。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜采用化学气相沉积法在同一腔室中采用相同的功率、沉积温度和原料气体种类分别按照第一原料气体比例、第二原料气体比例和第三原料气体比例沉积。
进一步地，其中所述功率为3000～5000W。
进一步地，其中所述沉积温度为340～380°C。
进一步地，其中所述原料气体为甲硅烷、氨气和氮气。
进一步地，其中所述第一原料气体比例、第二原料气体比例和第三原料气体比例均为甲硅烷与氨气的流量比，且所述第一原料气体比例和第三原料气体比例大于第二原料气体比例。
进一步地，其中所述第一原料气体比例和第三原料气体比例相同或不同。
进一步地，其中所述第一原料气体比例和所述第三原料气体比例为0.2～0.4。
进一步地，其中所述第一原料气体比例和所述第三原料气体比例为0.2。
进一步地，其中所述第二原料气体比例为0.05～0.1。
进一步地，其中所述第二原料气体比例为0.1。
在根据本发明方法的再一种实施方式中，所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中的N-H键含量分别为第一预设值、第二预设值和第三预设值，且所述第一预设值和第三预设值小于第二预设值。
进一步地，其中所述第一预设值和所述第三预设值低于15%，第二预设值高于20%。
再一方面，本发明提供一种具有上述薄膜晶体管的显示装置。
在根据本发明的一种实施方式中，该显示装置为液晶显示装置。
在根据本发明的另一种实施方式中，该显示装置为有机电致发光装置。
本发明通过改变栅极绝缘层的成膜结构形成三层氮化硅膜叠层构造，并通过调整成膜工艺条件控制三层氮化硅膜中的N-H键含量，改变三层氮化硅膜的成膜膜质，形成致密氮化硅膜-疏松氮化硅膜-致密氮化硅膜三层成膜膜质不同的栅极绝缘层。根据本发明，在所述薄膜晶体管的栅极绝缘层中，位于中间膜质相对疏松的第二氮化硅膜层厚度较大，作为栅极绝缘层的主体，得以兼顾产能，位于外侧相对致密的第一氮化硅膜层和第三氮化硅膜层厚度较小，作为疏松主体膜层的保护层，在薄膜晶体管中与栅极和半导体接触，得以避免缺陷引发击穿电压降低、漏电流增加，从而提高薄膜晶体管的可靠性。位于中间的第二氮化硅膜层为栅极绝缘层的主体部分，为保证薄膜晶体管的电容和充电特性，要求主体部分厚度较大，由于外侧膜质致密的第一和第三氮化硅膜层对该主体部分形成保护，主体部分膜质可相对疏松，能够以较快的沉积速率进行沉积，从而得以提高产量。此外，根据本发明，所述三层氮化硅膜在同一腔室中采用相同的原料气体一次性连续形成，工艺简单、成本低，且三层均为氮化硅膜，具有良好的界面性能。
附图说明
图1为根据本发明的具有改进的栅极绝缘层的薄膜晶体管的结构示意图；
图2为根据本发明实施例1的制造薄膜晶体管的方法的工艺流程图；
图3为根据本发明实施例2的制造薄膜晶体管的方法的工艺流程图。
其中，附图标记说明如下：
1 绝缘基板
2 栅极
3 栅极绝缘层
4 有源半导体层
5 源电极/漏电极层
GI 第一氮化硅膜
GII 第二氮化硅膜
GIII第三氮化硅膜
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例，列举这些实例仅出于示例性目的而不以任何方式限制本发明。
本发明提供一种具有改进的栅极绝缘层的薄膜晶体管，如图1所示，该薄膜晶体管包括绝缘基板1、栅极2、栅极绝缘层3、有源半导体层4和源电极/漏电极层5，其中所述栅极绝缘层3包括：第一氮化硅膜GI、设置于所述第一氮化硅膜之上的第二氮化硅膜GII、设置于所述第二氮化硅膜之上的第三氮化硅层GIII，所述第一氮化硅膜GI与所述第三氮化硅膜GIII的厚度小于所述第二氮化硅膜GII的厚度，且所述第一氮化硅膜GI与所述第三氮化硅膜GIII中的N-H键含量低于所述第二氮化硅膜GII中的N-H键含量。
根据本发明，采用具有高介电常数的氮化硅作为形成栅极绝缘层的材料，有利于提高栅极绝缘层的抗击穿性能。为保证薄膜晶体管的电容和充电特性，通常要求栅极绝缘层具有较大的厚度，优选为为了兼顾产能、提高产量，通常以较快的沉积速率进行沉积，但沉积速率较快，会导致沉积形成的氮化硅膜较疏松，含有较多的应力畸变、位错和层错等缺陷。为此，根据本发明，以膜质较疏松、厚度较大的氮化硅膜层作为栅极绝缘层的主体部分，在所述主体部分两侧分别增加膜质致密、缺陷较少的氮化硅膜薄层作为保护层，优选厚度为构成具有三层氮化硅膜层叠结构的栅极绝缘层，从而避免因主体部分缺陷较多引起的击穿耐压下降、漏电压增加。
氮化硅膜优选采用甲硅烷、氨气和氮气作为原料气体进行制备，制得的氮化硅膜中一般含有N-H键、Si-H键、Si-Si键、Si-N键，而N-H键与Si-H为长程键相对于Si-Si、Si-N短程键而言稳定性较差，若含量较高则会导致氮化硅膜的致密性较差，从而使得氮化硅膜的机械强度和介电性能相应劣化。基于氮化硅膜质的致密性与膜中N-H键含量之间密切相关，本发明通过调控三层氮化硅膜中的N-H键含量，形成具有不同N-H键含量的三层氮化硅膜，从而形成具有不同致密性的三层氮化硅膜。根据本发明，第一氮化硅膜和第三氮化硅膜中的N-H键含量小于第二氮化硅膜中的N-H键含量。具体而言，本发明的栅极绝缘层为三层氮化硅膜层叠结构，处于中间的第二氮化硅膜作为主体部分其中N-H键含量较高，优选大于20%，膜质较疏松，以兼顾产能，处于外侧的第一氮化硅膜和第三氮化硅膜中N-H键含量较低，优选小于15%，膜质相对致密，作为第二氮化硅膜主体部分的保护层，以避免栅极绝缘层因第二氮化硅膜膜质疏松缺陷较多而造成击穿。
本发明还提供了上述具有改进的栅极绝缘层的薄膜晶体管的制造方法。根据本发明，构成薄膜晶体管栅极绝缘层的三层氮化硅膜均通过化学气相沉积方法(CVD)形成，可采用低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等，其中优选等离子增强化学气相沉积法。等离子增强化学气相沉积法(PECVD)是一种常用的低温薄膜制备技术，辉光放电和化学气相沉积相结合，特别适用于半导体薄膜和化合物薄膜的制备。PECVD的基本原理是利用低温等离子体作为能量源，将基板置于辉光放电阴极之上，通入适当的反应原料气体，气体经过一系列化学反应和等离子体反应，在基板表面形成一系列薄膜。PECVD设备具有多路气体接入装置，可同时将多种气体导入设备的反应腔室内，进行掺杂非晶硅薄膜的生长。根据本发明的栅极绝缘层，构成层叠结构的三层膜均为氮化硅膜，因而可优选采用PECVD法在同一反应腔室中采用相同的原料气体一次性连续成膜。
就形成氮化硅膜的原料气体而言，作为氮源气体，可使用NH3、NH2H2N、N2等，优选NH3和N2，作为硅源气体，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等，优选SiH4。
为了使三层氮化硅膜中的N-H键含量不同而形成致密性不同的膜层，可通过调整工艺参数来实现，可采用相同的原料气体种类和比例以及沉积温度，通过调整功率实现对N-H键含量的控制，还可采用相同的原料气体种类以及沉积温度和功率，通过调整原料气体比例实现对N-H键含量的控制。
在本发明的一种实施方式中，分别以第一功率、第二功率和第三功率沉积第一氮化硅膜、第二氮化硅膜和第三氮化硅膜，且第一功率和第三功率低于第二功率，由此使得第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中的N-H键含量达到第一预设值、第二预设值和第三预设值，并且使得第一预设值和第三预设值小于第二预设值，其中第一功率和第三功率可相同或不同，第一功率和第三功率优选为1500～2000W，所述第二功率优选为3000～5000W，由此使得第一预设值和第二预设值低于15%，第三预设值高于20%。在本发明的另一种实施方式中，分别以第一原料气体比例、第二原料气体比例和第三原料气体比例沉积第一氮化硅膜、第二氮化硅膜和第三氮化硅膜，所述原料气体比例为甲硅烷与氨气之比，且第一原料气体比例和第三原料气体比例大于第二原料气体比例，由此使得第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中的N-H键含量达到第一预设值、第二预设值和第三预设值，并且使得第一预设值和第三预设值小于第二预设值，其中所述第一原料气体比例和所述第三原料气体比例优选介于0.2至0.4之间，更优选为0.2，第三原料气体比例优选介于0.05至0.1之间，更优选为0.1，由此使得第一预设值和第二预设值低于15%，第三预设值高于20%。
应当指出的是，对于本发明的薄膜晶体管中的所述绝缘基板、栅极、有源半导体层和源电极/漏电极层没有特殊限定，可采用本领域常规材料和结构，并采用常规技术形成。例如，绝缘基板可为玻璃基板、石英基板等，有源半导体层可为非晶硅或多晶硅，栅极、源电极与漏电极可为铝、钼、铬、钨、钽、钛等组成的单一金属层或金属叠层。
由于本发明的薄膜晶体管采用具有三层结构即疏松主体膜层两侧具有致密保护膜层的栅极绝缘层，该栅极绝缘层具有良好的耐击穿性能，因而本发明的薄膜晶体管相应具有优良的耐压、防漏电流特性，从而具有良好的可靠性。
本发明还提供了具有上述薄膜晶体管的显示装置。根据本发明的薄膜晶体管，由于具有良好的击穿耐压性和可靠性，因而作为显示装置的驱动电路开关元件，能够有效降低显示装置的不良率，提高显示品质。根据本发明，所述显示装置优选为适合以薄膜晶体管作为开关元件的液晶显示器或有机电致发光器件。
除非另作限定，本发明所用术语均为本领域技术人员通常理解的含义。
以下结合附图，通过实施例对本发明作进一步地详细说明。
实施例
实施例1
在本实施例中，薄膜晶体管的绝缘基板、栅极、有源半导体层和源电极/漏电极采用本领域常规材料分别由玻璃，钼/铝/钼叠层、多晶硅和铝形成，而栅极绝缘层由三层氮化硅膜层叠形成，其中采用PECVD方法进行沉积，以相同的原料气体种类和比例以及沉积温度，通过调整功率实现对三层氮化硅膜中N-H键含量的控制。制造本实施例的薄膜晶体管的工艺流程如图2所示，以下对其中栅极绝缘层的制作过程进行详述：
在真空腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷、氨气和氮气，将甲硅烷与氨气的流量比设定为0.2，将沉积温度设定为360°C，以2000W的第一功率，在具有栅极图形的玻璃基板之上沉积厚度为的第一氮化硅膜；
在同一腔室中，保持上述工艺条件，仅改变射频功率，以5000W的第二功率，在所形成的第一氮化硅膜之上连续沉积厚度为的第二氮化硅膜；
接着，在同一腔室中，保持上述工艺条件，仅改变射频功率，以2000W的第三功率，在所形成的第二氮化硅膜之上连续沉积厚度为的第三氮化硅膜，从而制成根据本发明的薄膜晶体管中的栅极绝缘层。
通过傅里叶变换红外光谱来分析上述栅极绝缘层的第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中各元素的成键状态。根据傅里叶变换红外吸收光谱，确定了各膜层中N-H键的浓度，相应计算出各膜层中N-H键所占含量比例：第一氮化硅膜中为12%，第二氮化硅膜中为22%，第三氮化硅膜中为11%。由此可见，根据本实施例的制造方法制成的栅极绝缘层，第一氮化硅膜和第三氮化硅膜中的N-H键含量小于第二氮化硅膜中的N-H键含量，形成致密膜-疏松膜-致密膜层叠结构，外侧的致密膜层对中间的疏松膜层形成保护。进一步对该栅极绝缘层进行漏电流及击穿耐压测试，测得其漏电流为1E-7[A/cm2]，击穿电压为48V，由此可见与现有的栅极绝缘层相比，根据本发明实施例1形成的薄膜晶体管的栅极绝缘层具有改善的耐击穿和防漏电性能，从而提高了薄膜晶体管的击穿耐压性和可靠性。
实施例2
在本实施例中，薄膜晶体管的绝缘基板、栅极、有源半导体层和源电极/漏电极采用本领域常规材料分别由玻璃，钼/铝/钼叠层、多晶硅和铝形成，而栅极绝缘层由三层氮化硅膜层叠形成，其中采用PECVD方法进行沉积，以相同的原料气体种类以及沉积温度和功率，通过调整原料气体比例实现对三层氮化硅膜中N-H键含量的控制。制造本实施例的薄膜晶体管的工艺流程如图3所示，以下对其中栅极绝缘层的制作过程进行详述：具体工艺步骤如下：
在真空腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，将沉积温度设定为360°C，将射频功率设定为4000W，经由多路气体接入装置通入反应气体甲硅烷、氨气和氮气，以甲硅烷与氨气的流量比即第一原料气体比例设定为0.2，在具有栅极图形的玻璃基板之上沉积厚度为的第一氮化硅膜；
在同一腔室中，保持上述工艺条件，仅改变甲硅烷与氨气的流量比，将第二原料气体比例设定为0.1，在所形成的第一氮化硅膜之上连续沉积厚度为的第二氮化硅膜；
接着，在同一腔室中，保持上述工艺条件，仅改变甲硅烷与氨气的流量比，将第三原料气体比例设定为0.2，在所形成的第二氮化硅膜之上连续沉积厚度为的第三氮化硅膜，从而制成本发明的栅极绝缘层。
通过傅里叶变换红外光谱来分析上述栅极绝缘层的第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中各元素的成键状态。根据傅里叶变换红外吸收光谱，确定了各膜层中N-H键的浓度，相应计算出各膜层中N-H键所占含量比例分别为：第一氮化硅膜中为13%，第二氮化硅膜中为24%，第三氮化硅膜中为12%。由此可见，根据本实施例的制造方法制成的栅极绝缘层，第一氮化硅膜和第三氮化硅膜中的N-H键含量小于第二氮化硅膜中的N-H键含量，形成致密膜-疏松膜-致密膜层叠结构，外侧的致密膜层对中间的疏松膜层形成保护。进一步对该栅极绝缘层进行漏电流及击穿耐压测试，测得其漏电流为1.2E-7[A/cm2]，击穿电压为43V，由此可见与现有的栅极绝缘层相比，根据本发明实施例2形成的薄膜晶体管中的栅极绝缘层具有改善的耐击穿和防漏电流性能，从而提高了薄膜晶体管的击穿耐压性和可靠性。
综上所述，根据本发明的薄膜晶体管中的栅极绝缘层具有改善的耐击穿和防漏电流性能，从而相应提高了薄膜晶体管的可靠性，进而提升了以这种薄膜晶体管作为驱动电路开关元件的显示装置的性能和品质。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。

Claims (23)

1.一种具有改进的栅极绝缘层的薄膜晶体管，包括：
绝缘基板；
栅极，形成于所述绝缘基板之上；
栅极绝缘层，形成于所述栅极之上；
有源半导体层，形成于所述栅极绝缘层之上；以及
源电极/漏电极层，形成于所述有源半导体层之上，
其中所述栅极绝缘层包括：第一氮化硅膜、设置于所述第一氮化硅膜之上的第二氮化硅膜、设置于所述第二氮化硅膜之上的第三氮化硅膜，所述第一氮化硅膜与所述第三氮化硅膜的厚度小于所述第二氮化硅膜的厚度，且所述第一氮化硅膜与所述第三氮化硅膜中的N-H键含量低于所述第二氮化硅膜中的N-H键含量。
2.根据权利要求1的薄膜晶体管，其中所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中的N-H键含量分别为第一预设值、第二预设值和第三预设值，且所述第一预设值和第三预设值小于第二预设值。
3.根据权利要求2的薄膜晶体管，其中所述N-H键含量为氮化硅膜中N-H键的数量与N-H键、Si-H键、Si-Si键和Si-N键的数量总和的比例，所述第一预设值和所述第三预设值低于15％，第二预设值高于20％。
4.根据权利要求1的薄膜晶体管，其中所述第一氮化硅膜和所述第三氮化硅膜的厚度为所述第二氮化硅膜的厚度为
5.一种根据权利要求1至4中任一项的薄膜晶体管的制造方法，该方法包括：
在绝缘基板之上形成栅极；
在所述栅极之上顺次沉积第一氮化硅膜、第二氮化硅膜、第三氮化硅膜，形成所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜顺次层叠的栅极绝缘层；
在所述栅极绝缘层之上形成有源半导体层；以及
在所述有源半导体层之上形成源电极/漏电极层，制得所述薄膜晶体管。
6.根据权利要求5的方法，其中所述第一氮化硅膜、第二氮化硅膜、第三氮化硅膜采用化学气相沉积法在同一腔室中采用相同的原料气体和沉积温度分别以第一功率、第二功率和第三功率沉积，且所述第一功率和第三功率低于所述第二功率。
7.根据权利要求6的方法，其中所述原料气体为甲硅烷、氨气和氮气，甲硅烷与氨气的流量比为0.2～0.4。
8.根据权利要求6的方法，其中所述沉积温度为340～380℃。
9.根据权利要求6的方法，其中所述第一功率和第三功率相同或不同。
10.根据权利要求6的方法，其中所述第一功率和所述第三功率为1500～2000W，所述第二功率为3000～5000W。
11.根据权利要求5的方法，其中所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜采用化学气相沉积法在同一腔室中采用相同的功率、沉积温度和原料气体种类分别按照第一原料气体比例、第二原料气体比例和第三原料气体比例沉积。
12.根据权利要求11的方法，其中所述功率为3000～5000W。
13.根据权利要求11的方法，其中所述沉积温度为340～380℃。
14.根据权利要求11的方法，其中所述原料气体为甲硅烷、氨气和氮气。
15.根据权利要求14的方法，其中所述第一原料气体比例、第二原料气体比例和第三原料气体比例均为甲硅烷与氨气的流量比，且所述第一原料气体比例和第三原料气体比例大于第二原料气体比例。
16.根据权利要求15的方法，其中所述第一原料气体比例和第三原料气体比例相同或不同。
17.根据权利要求15的方法，其中所述第一原料气体比例和所述第三原料气体比例为0.2～0.4。
18.根据权利要求15的方法，其中所述第二原料气体比例为0.05～0.1。
19.根据权利要求6至18中任一项的方法，所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中的N-H键含量分别为第一预设值、第二预设值和第三预设值，且所述第一预设值和第三预设值小于第二预设值。
20.根据权利要求19的方法，其中所述N-H键含量为氮化硅膜中N-H键的数量与N-H键、Si-H键、Si-Si键和Si-N键的数量总和的比例，所述第一预设值和所述第三预设值低于15％，第二预设值高于20％。
21.一种具有权利要求1至4中任一项的薄膜晶体管的显示装置。
22.根据权利要求21的显示装置，其中该显示装置为液晶显示装置。
23.根据权利要求21的显示装置，其中该显示装置为有机电致发光装置。
CN201310212002.2A 2013-05-31 2013-05-31 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 Active CN104218090B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310212002.2A CN104218090B (zh) 2013-05-31 2013-05-31 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
TW102123833A TWI505477B (zh) 2013-05-31 2013-07-03 薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置
US14/184,250 US9391169B2 (en) 2013-05-31 2014-02-19 Thin film transistor and manufacturing method thereof and display comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310212002.2A CN104218090B (zh) 2013-05-31 2013-05-31 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置

Publications (2)

Publication Number Publication Date
CN104218090A CN104218090A (zh) 2014-12-17
CN104218090B true CN104218090B (zh) 2017-01-04

Family

ID=51984139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310212002.2A Active CN104218090B (zh) 2013-05-31 2013-05-31 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置

Country Status (3)

Country Link
US (1) US9391169B2 (zh)
CN (1) CN104218090B (zh)
TW (1) TWI505477B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966740B (zh) * 2015-07-21 2018-02-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107481936A (zh) * 2017-08-07 2017-12-15 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制备方法
US10516058B2 (en) 2017-08-07 2019-12-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Low temperature polysilicon thin film transistor and preparation method thereof
KR20210108508A (ko) * 2020-02-24 2021-09-03 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치 및 이의 제조 방법
CN112242298B (zh) * 2020-09-14 2022-06-07 北海惠科光电技术有限公司 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板
CN112909087A (zh) * 2021-03-08 2021-06-04 滁州惠科光电科技有限公司 一种显示面板、薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465296A (zh) * 2007-12-19 2009-06-24 三菱电机株式会社 薄膜晶体管及其制造方法和显示装置
CN102522430A (zh) * 2007-03-23 2012-06-27 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20120104403A1 (en) * 2009-07-03 2012-05-03 Sharp Kabushiki Kaisha Thin film transistor and method for producing the same
US9012333B2 (en) * 2009-09-09 2015-04-21 Spansion Llc Varied silicon richness silicon nitride formation
KR101132119B1 (ko) * 2010-03-10 2012-04-05 삼성모바일디스플레이주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR102029986B1 (ko) * 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522430A (zh) * 2007-03-23 2012-06-27 株式会社半导体能源研究所 半导体装置及其制造方法
CN101465296A (zh) * 2007-12-19 2009-06-24 三菱电机株式会社 薄膜晶体管及其制造方法和显示装置

Also Published As

Publication number Publication date
TW201445746A (zh) 2014-12-01
TWI505477B (zh) 2015-10-21
US9391169B2 (en) 2016-07-12
US20140353689A1 (en) 2014-12-04
CN104218090A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
CN104218090B (zh) 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
CN101465296B (zh) 薄膜晶体管及其制造方法和显示装置
US7915114B2 (en) Low temperature process for TFT fabrication
CN101409236B (zh) 半导体器件的制造方法
US5567476A (en) Multi-step chemical vapor deposition method for thin film transistors
US9935183B2 (en) Multilayer passivation or etch stop TFT
US20140026813A1 (en) Apparatus for Dielectric Deposition Process
US20050233092A1 (en) Method of controlling the uniformity of PECVD-deposited thin films
US20160118239A1 (en) Gate insulating layer and method for forming the same
CN101577227A (zh) 氮化硅薄膜及mim电容的形成方法
CN104766890A (zh) 薄膜晶体管及其制造方法和应用
CN101611474A (zh) 非晶绝缘体膜和薄膜晶体管
KR20210147105A (ko) 개선된 박막 캡슐화
TW202118071A (zh) 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法
CN109935551A (zh) 一种阵列基板的制作方法及阵列基板
CN105185838A (zh) 薄膜晶体管及其制造方法
CN103094076B (zh) 用于提高0.18μm工艺MIM电容性能的方法
JP3690287B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
US10748759B2 (en) Methods for improved silicon nitride passivation films
CN107342314A (zh) 一种顶栅石墨烯场效应晶体管的制备方法
Schropp Thin film transistors with high mobility and high threshold voltage stability made using hot wire chemical vapor deposition
WO2020257314A1 (en) Method of forming inductively coupled high density plasma films for thin film transistor structures
CN117305807A (zh) 一种使用在铟镓锌氧化物上的氮化硅沉膜方法
KR20230170095A (ko) 수퍼사이클 원자 층 증착에 의한 신규의 비정질 하이-k 금속 산화물 유전체들의 방법들 및 애플리케이션들
CN116092945A (zh) 一种基于金刚石超晶格结构的半导体的制备方法及器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District

Patentee before: EverDisplay Optronics (Shanghai) Ltd.

CP03 Change of name, title or address