CN103094076B - 用于提高0.18μm工艺MIM电容性能的方法 - Google Patents
用于提高0.18μm工艺MIM电容性能的方法 Download PDFInfo
- Publication number
- CN103094076B CN103094076B CN201110363887.7A CN201110363887A CN103094076B CN 103094076 B CN103094076 B CN 103094076B CN 201110363887 A CN201110363887 A CN 201110363887A CN 103094076 B CN103094076 B CN 103094076B
- Authority
- CN
- China
- Prior art keywords
- gas
- mim capacitor
- silicon nitride
- reaction chamber
- pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种用于在0.18μm工艺MIM电容中形成氮化硅薄膜的方法，其特征在于，分别通过第一管路和第二管路向等离子化学气相沉积PECVD反应腔中通入SiH4气体和NH3气体，所述SiH4和NH3在所述反应腔中发生化学反应所生成的氮化硅沉积在所述MIM电容的下电极金属层上形成氮化硅薄膜，其中：向所述第一管路和所述第二管路之一另外通入N2气体；并且通过调节SiH4气体、NH3气体以及N2气体的流速、PECVD反应腔的压力和温度使得氮化硅沉积的速度降低。本发明还提供了一种MIM电容的形成方法。
Description
技术领域
本发明涉及0.18μm工艺MIM电容的制造，更具体地涉及用于在0.18μm工艺MIM电容制造过程中沉积氮化硅薄膜的改进的方法。
背景技术
电容作为存储电荷、耦合以及滤波器件被广泛应用在半导体集成电路中。现有的集成电路电容中，金属-绝缘体-金属型(MIM，Metal-Isolation-Metal)电容逐渐成为射频集成电路中的主流，尤其在混频/射频CMOS制程上的应用已非常普遍。原因在于，其通常制作在金属互连层中，既与集成电路工艺相兼容，又与衬底间距离较远，可以克服许多其他类型的电容具有的寄生电容大、器件性能随频率增大而明显下降的缺点。
MIM电容在集成电路中通常位于多层器件结构的上层，其结构更接近于典型意义的电容，即在金属电极板之间具有电介质的电容。图1为现有技术的MIM电容结构的剖面图。如图1所示，MIM电容100包括下电极101、上电极102以及位于这两个电极之间的绝缘层103，这样形成的结构能实现电荷存储功能。另外，该电容的下电极101和上电极102还分别通过在层间介质层106内形成的连接孔连接至位于层间介质层106表面内的金属导电结构104和105。该现有技术的MIM电容通常采用高介电常数的氮化硅(SiN)薄膜形成绝缘层103。氮化硅薄膜具有优良的遮断性和抗氧化性，因此常被用在半导体元件的制造中，例如用作阻蚀层、隔离层或门电介质层，以及用在氧化物/氮化物堆叠中。
随着超大规模集成电路的集成度不断提高，器件特征尺寸不断等比例缩小，电路内制作的电容尺寸也相应缩小，对电容制作的均匀性、一致性提出了更为严格的要求。
在实践中发现MIM电容中的氮化硅薄膜对电容的电学特性有很大的影响。等离子化学气相沉积(PECVD)是产业上广泛用于制备氮化硅薄膜的方法之一，其借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子体很容易发生反应，从而沉积出所期望的薄膜。其以基本温度低、沉积速率快、成膜质量好、针孔较少、不易龟裂等优点而备受青睐。但是，使用目前的PECVD工艺所得到的氧化硅薄膜仍然存在很多缺陷，并且由于生成的SiN的Si-N之间的键合本身固有的不稳定性，具有含SiN的绝缘层的MIM电容的性能参数会降低，比如会影响电压电容曲线系数以及在高电压下的漏电流较高等。现有的0.18μm混频/射频工艺中的MIM电容主要缺点表现在电容击穿电压较低以及漏电较大。按照目前工艺制作的MIM电容在大约12V的电压下其电容漏电就会产生1μA的电流。虽然在标准0.18μm操作电压(3.3/1.8V)下可以适用，但是当运用到0.18μm高压工艺(工作电压＞30V)时就不再适用。因此，对用于在0.18μm工艺MIM电容制造过程中沉积氮化硅薄膜的改进的PECVD工艺有很大的需求。
发明内容
有鉴于此，本发明的目的在于通过改进MIM电容中的氮化硅层的沉积工艺而提高氮化硅薄膜的电性厚度和物理厚度的均匀性，使MIM电容的击穿电压、漏电流等电学特性得以显著改善。
为实现上述目的，本发明提供了一种用于在0.18μm工艺MIM电容中形成氮化硅薄膜的方法，其特征在于，分别通过第一管路和第二管路向等离子化学气相沉积PECVD反应腔中通入SiH4气体和NH3气体，所述SiH4和NH3在所述反应腔中发生化学反应所生成的氮化硅沉积在所述MIM电容的下电极金属层上形成氮化硅薄膜，其中：向所述第一管路和所述第二管路之一另外通入N2气体；并且通过调节SiH4气体、NH3气体以及N2气体的流速、PECVD反应腔的压力和温度以及预热时间使得氮化硅沉积的速度降低。
优选地，所述N2气体的流速在960±96sccm之间。
优选地，所述SiH4气体的流速在500±50sccm之间。
优选地，所述NH3气体的流速在4390±439sccm之间。
优选地，所述PECVD反应腔的压力在1.6Torr至1.8Torr之间。
优选地，所述PECVD反应腔的温度在400±20℃之间。
本发明还提供了一种用于制作0.18μm工艺MIM电容的方法，其特征在于，所述方法包括以下步骤：提供衬底；在所述衬底上形成下电极金属层；采用前述任意一项所述的方法在所述下电极金属层上沉积氮化硅薄膜，形成氮化硅绝缘层；在所述氮化硅绝缘层上形成上电极金属层；刻蚀所述上电极金属层，形成金属上电极；刻蚀所述氮化硅薄膜和所述下电极金属层，形成电容绝缘体及金属下电极。
采用本发明的方法降低了氮化硅薄膜沉积速度，提升了膜的致密性，在不改变膜厚的情况下提高耐压能力，并且提高了工艺的可控制性，满足了MIM电容耐高压、低漏电的需求。
附图说明
以下将结合附图和实施例，对本发明的技术方案作进一步的详细描述。其中：
图1示出了现有技术的MIM电容结构的剖面图。
图2示出了根据本发明的氮化硅薄膜的形成方法的流程图。
图3示出了采用根据本发明的方法前后的MIM电容击穿电压的改善效果。
具体实施方式
为使本发明的上述目的、特征和优点更加明显易懂，以下结合附图和具体实施例进一步详细描述本发明。需要说明的是，附图中的各结构只是示意性的而不是限定性的，以使本领域普通技术人员能够最佳地理解本发明的原理，其不一定按比例绘制。
图2示出了根据本发明的氮化硅薄膜的形成方法的流程图，以下将结合MIM电容的制作过程来说明本发明所提供的氮化硅薄膜的形成方法。
在制作MIM电容的过程中，首先将提供衬底。所提供的衬底可以是单纯的硅衬底，也可以是已形成金属氧化物半导体晶体管的硅衬底，还可以是已形成底层金属连线结构的衬底。接着，在所述衬底上形成下电极金属层，该金属层可以由铝构成，厚度可以例如大约为在形成下电极金属层之后，开始实施本发明所提供的沉积氮化硅薄膜的方法。所沉积的薄膜的厚度可以由具体的MIM电容值需求决定。例如，对于1.5fF/μm2的MIM电容工艺，薄膜的厚度大约为
如图3所示，在步骤201中，将晶圆置于PECVD反应腔中，在本发明的实施例中该反应腔具有两条气体通路。通过第一管路注入SiH4气体作为Si源，而通过第二管路注入NH3气体作为N源，主要通过这两种气体之间的化学反应来生成氮化硅。在步骤202中，还通过第二管路向PECVD反应腔注入N2气体作为补充的N源。在本发明的实施例中，仅在一个管路中通入补充的N2气体，由此减少N源的流速。在步骤203中，对反应腔的各个参数进行调节以使得氮化硅以较低的速度沉积。具体而言，同时调节反应腔中通入气体的流速、反应腔的温度及压力以及预热时间。举例来说，在本发明的一个优选实施例中，SiH4的流速大约为500sccm，NH3的流速大约为4390sccm，N2的流速大约为960sccm，反应腔内的平均压力大约为1.7torr，反应腔内的平均温度大约为400℃，而晶圆的预热时间大约为10秒。在此条件配置下，通过化学反应得到的氮化硅将以较低的速率沉积，从而在MIM电容的下金属电极上形成更加致密并且均匀的氮化硅薄膜。
形成氮化硅薄膜之后，在该绝缘层上形成上电极金属层，其可以由金属钽化物形成，如氮化钽等，其厚度可以设置为大约在此之后，可以利用刻蚀技术在上电极金属层上形成金属上电极，并且利用刻蚀的方法对氮化硅绝缘层及下电极金属层进行刻蚀而形成电容绝缘体及金属下电极。由此，我们得到了基本的MIM电容结构。
下面的表1反应了采用新旧两种工艺所得到的氮化硅薄膜其厚度的均匀性之间的对比。编号为17#和18#的两片晶圆在旧的氮化硅CVD工艺条件下制作，而编号为19#和20#的两片晶圆在新的氮化硅CVD工艺条件下制作。从表1中可以看出，采用本发明所提供的工艺生成的氮化硅薄膜具有更好的膜厚均匀性。
下面的表2反应了采用新旧两种工艺所得到的氮化硅薄膜其厚度的均匀性之间的对比。同样地，编号为17#和18#的两片晶圆在旧的氮化硅CVD工艺条件下制作，而编号为19#和20#的两片晶圆在新的氮化硅CVD工艺条件下制作。从表2中可以看出，在MIM电容值不变的情况下，对于采用本发明的工艺生成氮化硅薄膜的MIM电容，其电容值大小在整片晶圆上具有更好的均匀性。表2所示出的是每片晶圆测试50个左右的重复单元上的MIM电容值，这种电学均匀性的改进将使得大规模的量产更加稳定。
图3示出了采用根据本发明的方法前后的MIM电容击穿电压的改善效果。总的来说，在采用了本发明的方法之后，0.18μm工艺MIM电容的耐压能力提升了190％，并且在压降达到16V时漏电将减少130倍以上。具体而言，从图3中可以看到，一般的MIM电容在电压加到12.6V时漏电流就会达到1μA。相对地，在采用本发明所提供的方法来生成氮化硅绝缘层之后，在36.5V的电压下MIM电容的漏电流才达到1μA，性能的改善显而易见。
综上所述，本发明的方法通过使得0.18μm工艺MIM电容中的氮化硅绝缘层的沉积速率降低，得到了相比原来质量明显提升的氮化硅薄膜，其具有更强的耐压能力、更优的均匀性和膜层致密性，从而适用于0.18μm工艺的高压制程。
以上列举了若干具体实施例来详细阐明本发明，这些个例仅供说明本发明的原理及其实施方式之用，而非对本发明的限制，在不脱离本发明的精神和范围的情况下，本领域的普通技术人员还可以做出各种变形和改进。因此所有等同的技术方案均应属于本发明的范畴并为本发明的各项权利要求所限定。
Claims (4)
1.一种用于在0.18μm工艺MIM电容中形成氮化硅薄膜的方法，其特征在于，分别通过第一管路和第二管路向等离子化学气相沉积PECVD反应腔中通入SiH4气体和NH3气体，所述SiH4和NH3在所述反应腔中发生化学反应所生成的氮化硅沉积在所述MIM电容的下电极金属层上形成氮化硅薄膜，其中：
仅选择所述第一管路和所述第二管路中的一个通入N2气体，以使N2气体的流速被减小在960±96sccm之间；并且
通过调节SiH4气体、NH3气体以及N2气体的流速、PECVD反应腔的压力和温度以及预热时间使得氮化硅沉积的速度降低；其中所述SiH4气体的流速在500±50sccm之间；所述NH3气体的流速在4390±439sccm之间。
2.如权利要求1所述的方法，其特征在于，其中所述PECVD反应腔的压力在1.6Torr至1.8Torr之间。
3.如权利要求1所述的方法，其特征在于，其中所述PECVD反应腔的温度在400±20℃之间。
4.一种用于制作0.18μm工艺MIM电容的方法，其特征在于，所述方法包括以下步骤：
提供衬底；
在所述衬底上形成下电极金属层；
采用权利要求1-3中任意一项所述的方法在所述下电极金属层上沉积氮化硅薄膜，形成氮化硅绝缘层；
在所述氮化硅绝缘层上形成上电极金属层；
刻蚀所述上电极金属层，形成金属上电极；
刻蚀所述氮化硅薄膜和所述下电极金属层，形成电容绝缘体及金属下电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110363887.7A CN103094076B (zh) | 2011-11-02 | 2011-11-02 | 用于提高0.18μm工艺MIM电容性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110363887.7A CN103094076B (zh) | 2011-11-02 | 2011-11-02 | 用于提高0.18μm工艺MIM电容性能的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094076A CN103094076A (zh) | 2013-05-08 |
| CN103094076B true CN103094076B (zh) | 2015-12-16 |
Family
ID=48206507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110363887.7A Active CN103094076B (zh) | 2011-11-02 | 2011-11-02 | 用于提高0.18μm工艺MIM电容性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103094076B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336574B (zh) * | 2014-08-07 | 2020-12-25 | 无锡华润上华科技有限公司 | 氮化硅薄膜及mim电容的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566186B1 (en) * | 2000-05-17 | 2003-05-20 | Lsi Logic Corporation | Capacitor with stoichiometrically adjusted dielectric and method of fabricating same |
| CN101958235A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10223954A1 (de) * | 2002-05-29 | 2003-12-11 | Infineon Technologies Ag | Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Abscheiden von Siliziumnitrid oder Siliziumoxinitrid, Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung |
| US7606021B2 (en) * | 2007-02-26 | 2009-10-20 | United Microelectronics Corp. | Metal-insulator-metal capacitor and method for fabricating the same |
-
2011
- 2011-11-02 CN CN201110363887.7A patent/CN103094076B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566186B1 (en) * | 2000-05-17 | 2003-05-20 | Lsi Logic Corporation | Capacitor with stoichiometrically adjusted dielectric and method of fabricating same |
| CN101958235A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094076A (zh) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101577227B (zh) | 氮化硅薄膜及mim电容的形成方法 | |
| CN102394215B (zh) | 一种多层金属-氧化硅-金属电容的制作方法 | |
| CN102386064B (zh) | 金属-氧化物-金属电容的制作方法 | |
| CN102394216B (zh) | 一种金属-氧化物-金属电容的制作方法 | |
| CN104218090B (zh) | 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 | |
| CN101736314B (zh) | 氧化硅薄膜及金属-绝缘体-金属型电容的形成方法 | |
| CN101783286B (zh) | 结构为金属-绝缘体-金属的电容器制造方法 | |
| CN103094076B (zh) | 用于提高0.18μm工艺MIM电容性能的方法 | |
| CN102437023B (zh) | 一种多层金属-氧化物-金属电容的制作方法 | |
| CN102437022B (zh) | 多层金属-氧化物-金属电容的制作方法 | |
| CN102394217B (zh) | 一种金属-氮化硅-金属电容的制作方法 | |
| CN102446709B (zh) | 一种金属-氮化硅-金属电容的制造方法 | |
| TW201721882A (zh) | Ｍｉｍ電容之結構及其製造方法 | |
| US7268038B2 (en) | Method for fabricating a MIM capacitor having increased capacitance density and related structure | |
| CN105336574B (zh) | 氮化硅薄膜及mim电容的制作方法 | |
| CN102437024B (zh) | 一种多层金属-氧化硅-金属电容的制作方法 | |
| CN101106076A (zh) | 一种新型金属-绝缘层-金属电容及其制造方法 | |
| CN102592968B (zh) | 一种多层金属-氮化硅-金属电容的制造方法 | |
| US8410535B2 (en) | Capacitor and manufacturing method thereof | |
| KR20070045722A (ko) | 고전압용 ｍｉｍ 커패시터 및 그 제조 방법 | |
| US8685861B2 (en) | Integrated circuit system with contact distribution film | |
| CN102709154A (zh) | 一种金属-多层绝缘体-金属电容器的制作方法 | |
| US7338855B2 (en) | Method for fabricating semiconductor device | |
| CN101373733B (zh) | 集成电路器件结构形成方法及相应结构 | |
| US11864372B2 (en) | Line bending control for memory applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171218 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |