CN101783286B - 结构为金属-绝缘体-金属的电容器制造方法 - Google Patents

结构为金属-绝缘体-金属的电容器制造方法 Download PDF

Info

Publication number
CN101783286B
CN101783286B CN2009100456032A CN200910045603A CN101783286B CN 101783286 B CN101783286 B CN 101783286B CN 2009100456032 A CN2009100456032 A CN 2009100456032A CN 200910045603 A CN200910045603 A CN 200910045603A CN 101783286 B CN101783286 B CN 101783286B
Authority
CN
China
Prior art keywords
layer
deposition
metal
sin
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100456032A
Other languages
English (en)
Other versions
CN101783286A (zh
Inventor
邹晓东
徐强
邹建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100456032A priority Critical patent/CN101783286B/zh
Publication of CN101783286A publication Critical patent/CN101783286A/zh
Application granted granted Critical
Publication of CN101783286B publication Critical patent/CN101783286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种结构为金属-绝缘体-金属的电容器制造方法,包括先沉积下电极板、再制造电介质层和最后沉积上电极板,制造电介质层的方法为:沉积SiN层后,沉积SiO2层。本发明提供的方法能够提高MIM电容器的性能参数。

Description

结构为金属-绝缘体-金属的电容器制造方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种结构为金属-绝缘体-金属的电容器(MIM,Metal-Insulator-Metal)制造方法。
背景技术
电容器作为存储电荷、耦合以及滤波器件被广泛应用在半导体集成电路中。通常为了改善射频(RF,Radio Frequency)集成电路或混合信号集成电路的性能,需要采用大容量的电容器。随着半导体技术进入90纳米(nm)工艺节点,集成电路中的器件特征尺寸不断减小,器件之间的高性能、高密度的连接不仅在单个互连层中互连,而且要在多层之间进行互连。因此,器件之间的连接大量采用多层互连结构,其中多个互连金属层互相堆叠,且层间绝缘膜中形成互连沟槽和连接孔,并用导电材料如铜(Cu)或钨(W)填充所述互连沟槽和连接孔,以形成互连多层金属层的互连金属导线。
在高端工艺中,由于互连层为金属互连结构,多层互连结构的各个金属层和层间电介质也构成了许多电容,这些电容中即包括在形成多层互连结构时形成的金属引线之间、金属层和层间电介质之间的杂散电容,也包括互连金属和绝缘层之间形成的电容。由于互连层的导体为金属结构,因此在互连层之间形成的电容主要采用结构为MIM的电容器(以下简称为MIM电容器)。
MIM电容器在集成电路中通常位于器件多层结构的上层,其结构更接近于典型意义的电容器,即金属电极板之间具有电介质的电容器。图1为现有技术说明MIM电容器结构的剖面示意图,如图1所示,器件的绝缘层100表面的金属层101、电介质层102及金属层103构成了MIM电容器110。其中,金属层101作为MIM电容器的下电极板,其材料为铜,利用电化学沉积(ECP)方法沉积形成,也可以是采用物理气相沉积(PVD)方法形成的铝。电介质层102作为MIM电容器的电介质,其材料为氮化硅(SiN)等高价电常数材料;金属层103作为MIM电容器的上电极板,其材料可以为铜,为了提高MIM电容器的容量,上电极板的材料优选为金属钽(Ta)或氮化钽(TaN)。MIM电容器的上电极板103通过形成于层间介电层(ILD)120中的金属连接孔140连接至上层互连线路,与其他器件形成电连接,MIM电容器的下电极板101通过形成于层间介电层(ILD)120中的金属连接孔130连接至上层互连线路,与其他器件形成电连接。
在制造MIM电容器的过程中,其中的电介质层102是通过等离子体增强化学气相沉积(PECVD)方法沉积SiN实现的,具体地,就是在放入器件的反应室中通入硅烷(SiH4)和氮化氢(NH3),SiH4和NH3发生化学反应,生成SiN后沉积在金属层101中,生成的氢气被抽出反应室。
但是,由于生成的SiN的Si-N之间的结合键本身固有的不稳定性,具有含有SiN的电介质层102的MIM电容器的性能参数会降低,比如会影响电压电容曲线(VCC,Voltage capacitor curve)系数以及在高电压下的漏电流较高等。
发明内容
有鉴于此,本发明提供一种结构为MIM的电容器制造方法,该方法能够提高MIM电容器的性能参数。
为达到上述目的,本发明实施例的技术方案具体是这样实现的:
一种结构为金属-绝缘体-金属的电容器制造方法,包括先沉积下电极板、再制造电介质层和最后沉积上电极板,制造电介质层的方法为:
沉积SiN层后,沉积SiO2层。
所述沉积SiN层的厚度为电介质层厚度。
所述沉积SiN层后,沉积SiO2层的过程为:
a、沉积厚度为电介质层厚度除以设定重复次数的SiN层后,沉积SiO2层;
b、重复执行步骤a设定的重复次数。
所述设定重复次数为二次或三次。
所述沉积SiN层的过程为:
在器件的反应室中通入硅烷和氮化氢,沉积得到SiN层;
所述沉积SiO2层的过程为:在器件的反应室中通入氧化二氮,和未与氮化氢反应的硅烷反应,沉积得到SiO2层。
所述分别通入硅烷和氮化氢的流量由沉积得到SiN层的厚度确定;
所述通入一氧化二氮由沉积得到SiO2层的厚度确定。
由上述技术方案可见,为了克服由于用于制造电介质层的SiN的Si-N之间的结合键自身的不稳定性而造成MIM电容器的性能降低,本发明在制造MIM电容器的电介质层时,在SiN层沉积一层二氧化硅(SiO2),由于SiO2层的Si-O之间的结合键相比Si-N之间的结合键更稳定,所以可以提高最终形成MIM电容器的性能参数。
附图说明
图1为现有技术说明MIM电容器结构的剖面示意图;
图2为本发明提供的制造MIM电容器中的电介质层的方法流程图;
图3a~3c为制造本发明MIM电容器的剖面结构图;
图4为现有技术和本发明制造MIM电容器的VCC曲线的示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
为了克服由于用于制造电介质层的SiN的Si-N之间的结合键自身的不稳定性而造成MIM电容器的性能降低,本发明在制造电介质层时,在SiN层沉积一层SiO2,该SiO2层的Si-O之间的结合键相比Si-N之间的结合键更稳定,且SiO2层在SiN层之上,可以覆盖住结合键稳定性不高的SiN层,提高了所制造电介质层中原子之间的结合键稳定性,从而提高了具有该电介质层的MIM电容器的性能参数。
结合图3a~3c所示的制造本发明MIM电容器的剖面结构图,详细说明图2所示的本发明提供的制造MIM电容器的方法流程图,其具体步骤为:
步骤201、在器件的绝缘层100上沉积金属层101作为MIM电容器的下电极板,如图3a所示的金属层101;
在本步骤中,可以采用现有技术的ECP方法沉积铜作为MIM电容器的下电极板,或者采用现有技术的PVD方法沉积铝作为MIM电容器的下电极板;
步骤202、在金属层101上,采用PECVD方法沉积了SiN层302后,再沉积SiO2层303,SiN层302和SiO2层303构成了电介质层304,如图3b所示;
在本步骤中,具体采用PECVD沉积了SiN层302后,再沉积SiO2层303的过程为:在放入器件的反应室内通入设定流量的SiH4和NH3后,再通入设定流量的一氧化二氮(N2O),SiH4和NH3先发生化学反应,沉积得到设定厚度的SiN层302,然后反应室中未和NH3反应的SiH4和N2O进行化学反应,沉积得到薄薄的SiO2层303,覆盖在先沉积得到的SiN层302上;
在本步骤中,在反应室通入N2O就是为了形成很薄的SiO2层303,覆盖在先沉积得到的SiN层302,所以沉积得到的SiO2层303的厚度相对于SiN层302可以忽略不计;
在本步骤中,通入SiH4和NH3的设定流量根据要沉积得到的SiN层302的厚度确定;通入N2O的设定流量根据要沉积得到的SiO2层303的厚度确定;
步骤203、在电介质层304上,沉积金属钽Ta或氮化钽TaN作为MIM电容器的上电极板103,如图3c所示。
在步骤202中,采用PECVD方法沉积了SiN层后,再沉积SiO2层的过程也可以分为至少两次重复沉积,比如二次或三次重复沉积。
具体地,当分为两次重复沉积时,就先再反应室中通入SiH4和NH3用于沉积二分之一设定厚度的SiN层,然后再通入N2O用于沉积SiO2层;然后重复这一过程,最终形成电介质层304;当分为三次重复沉积时,就是先在反应室中通入SiH4和NH3用于沉积三分之一设定厚度的SiN层,然后再通入N2O用于沉积SiO2层;然后重复这一过程三次,最终形成电介质层304。这样,比采用一次沉积SiN层,再沉积SiO2层制造电介质层相比,效果更好。
在本发明中,采用通入N2O与未和NH3反应的SiH4进行化学反应沉积SiO2层的过程中,还可以在反应室中通入氦气(He),用于降低器件的温度,避免损伤金属层101。
图4为现有技术和本发明制造MIM电容器的VCC曲线的示意图,其中,横坐标表示电压,纵坐标表示电容,拟合出的曲线为二次项曲线,二次项系数表示为VC2,一次项系数表示为VC1,图中黑色的园点表示现有技术制造MIM电容器的电容,黑色的方点表示本发明制造MIM电容器的电容。现有技术和本发明制造MIM电容器的VCC系数的比较结果如表一所示:
Figure G2009100456032D00051
表一
从表一可以看出,本发明实施例提供的制造MIM电容器的方法比现有技术制造MIM电容器的方法来说,VCC系数更低,在电压变化的情况下,可以得到更加稳定的电容量。
综上,采用本发明提供的方法制造MIM电容器时,制造电介质层采用在SiN的表面沉积一层SiO2,该SiO2层的Si-O之间的结合键相比Si-N之间的结合键更稳定,且SiO2层在SiN层之上,可以覆盖住结合键稳定性不高的SiN层,提高了所制造电介质层中原子之间的结合键稳定性,从而提高了具有该电介质层的MIM电容器的性能,即图4所示的VCC系数变小及在高电压下可以得到的漏电流较低等。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种结构为金属-绝缘体-金属的电容器制造方法,包括先沉积下电极板、再制造电介质层和最后沉积上电极板,其特征在于,制造电介质层的方法为:
沉积SiN层后,沉积SiO2层;
所述沉积SiN层后,沉积SiO2层的过程为:
a、沉积厚度小于电介质层厚度除以设定重复次数的SiN层后,沉积SiO2层;
b、重复执行步骤a设定的重复次数。
2.如权利要求1所述的方法,其特征在于,所述沉积SiN层的厚度小于电介质层厚度。
3.如权利要求1所述的方法,其特征在于,所述设定重复次数为二次或三次。
4.如权利要求1或2所述的方法,其特征在于,所述沉积SiN层的过程为:
在器件的反应室中通入硅烷和氮化氢,沉积得到SiN层;
所述沉积SiO2层的过程为:在器件的反应室中通入一氧化二氮,和未与氮化氢反应的硅烷反应,沉积得到SiO2层。
5.如权利要求4所述的方法,其特征在于,所述分别通入硅烷和氮化氢的流量由沉积得到SiN层的厚度确定;
所述通入一氧化二氮由沉积得到SiO2层的厚度确定。
CN2009100456032A 2009-01-20 2009-01-20 结构为金属-绝缘体-金属的电容器制造方法 Active CN101783286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100456032A CN101783286B (zh) 2009-01-20 2009-01-20 结构为金属-绝缘体-金属的电容器制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100456032A CN101783286B (zh) 2009-01-20 2009-01-20 结构为金属-绝缘体-金属的电容器制造方法

Publications (2)

Publication Number Publication Date
CN101783286A CN101783286A (zh) 2010-07-21
CN101783286B true CN101783286B (zh) 2012-05-30

Family

ID=42523212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100456032A Active CN101783286B (zh) 2009-01-20 2009-01-20 结构为金属-绝缘体-金属的电容器制造方法

Country Status (1)

Country Link
CN (1) CN101783286B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709154A (zh) * 2012-04-17 2012-10-03 上海华力微电子有限公司 一种金属-多层绝缘体-金属电容器的制作方法
CN103367329B (zh) * 2013-07-23 2016-03-30 上海华力微电子有限公司 用于测试mim电容的半导体结构
CN104576764A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种集成无源器件及其制造方法
CN105448886B (zh) * 2014-08-06 2018-10-16 中芯国际集成电路制造(上海)有限公司 电容器以及制备方法
CN105990099B (zh) * 2015-03-03 2019-05-31 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制作方法
CN113889572A (zh) * 2020-07-02 2022-01-04 无锡华润上华科技有限公司 半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379476A (zh) * 2001-04-03 2002-11-13 华邦电子股份有限公司 增加偶合比的非挥发性存储装置及其制造方法
CN101192514A (zh) * 2006-11-27 2008-06-04 东部高科股份有限公司 半导体器件及其制造方法
CN101295634A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 改善mim电容容量的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379476A (zh) * 2001-04-03 2002-11-13 华邦电子股份有限公司 增加偶合比的非挥发性存储装置及其制造方法
CN101192514A (zh) * 2006-11-27 2008-06-04 东部高科股份有限公司 半导体器件及其制造方法
CN101295634A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 改善mim电容容量的方法及装置

Also Published As

Publication number Publication date
CN101783286A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
US7670921B2 (en) Structure and method for self aligned vertical plate capacitor
US7879681B2 (en) Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
CN101783286B (zh) 结构为金属-绝缘体-金属的电容器制造方法
CN102569250B (zh) 高密度电容器及其电极引出方法
CN101819922A (zh) 金属-绝缘体-金属电容器及其制造方法
JP2006522464A (ja) 半導体ダイにおける、電圧依存性が低減した高密度複合mimキャパシタ
EP3627576B1 (en) Capacitor and manufacturing method for same
CN105074916A (zh) 具有增强电容的金属-氧化物-金属(mom)电容器
US20110039409A1 (en) Method of designing semiconductor device and method of manufacturing the same
CN103247592A (zh) Mom电容器及其制作方法
CN101599426A (zh) 半导体器件电容器的制造方法
US9577023B2 (en) Metal wires of a stacked inductor
US7511939B2 (en) Layered capacitor architecture and fabrication method
CN113594365B (zh) 半导体结构及其形成方法
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN106847787A (zh) 金属-绝缘层-金属电容的结构及其制造方法
CN102446709B (zh) 一种金属-氮化硅-金属电容的制造方法
US20180350736A1 (en) Non-planar metal-insulator-metal capacitor formation
CN112018241A (zh) 半导体结构及其形成方法
CN103022000B (zh) 平面电感器及其制造方法、半导体器件及其制造方法
CN102420108A (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN100390910C (zh) 增加金属-绝缘体-金属电容器的单位面积电容密度的方法
US20030113974A1 (en) Stacked metal-insulator-metal capacitor structures in between interconnection layers
KR100977924B1 (ko) 적층형의 고집적도 mim 커패시터 구조 및 mim 커패시터 제조방법
CN102420103B (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Zou Xiaodong

Inventor after: Xu Qiang

Inventor after: Qiu Jianjun

Inventor before: Zou Xiaodong

Inventor before: Xu Qiang

Inventor before: Zou Jianjun

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: ZOU XIAODONG XU QIANG ZOU JIANJUN TO: ZOU XIAODONG XU QIANG QIU JIANJUN

TR01 Transfer of patent right

Effective date of registration: 20170602

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: SMIC new IC technology research and development (Shanghai) Co., Ltd.

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

TR01 Transfer of patent right