KR20070045722A - 고전압용 ｍｉｍ 커패시터 및 그 제조 방법 - Google Patents

고전압용 ｍｉｍ 커패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR20070045722A
KR20070045722A KR1020050102316A KR20050102316A KR20070045722A KR 20070045722 A KR20070045722 A KR 20070045722A KR 1020050102316 A KR1020050102316 A KR 1020050102316A KR 20050102316 A KR20050102316 A KR 20050102316A KR 20070045722 A KR20070045722 A KR 20070045722A
Authority
KR
South Korea
Prior art keywords
high voltage
film
mim capacitor
capacitor
dielectric film
Prior art date
Application number
KR1020050102316A
Other languages
English (en)
Inventor
이재호
신화숙
이석주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050102316A priority Critical patent/KR20070045722A/ko
Publication of KR20070045722A publication Critical patent/KR20070045722A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

누설 전류(Leakage Current)를 제어할 수 있는 고전압용 MIM(Metal Insulator Metal) 커패시터 및 그 제조 방법이 제공된다. 고전압용 MIM 커패시터는 층간 절연막 상에 형성된 하부 전극, 상기 하부 전극 상에 형성되며 굴절률이 1.86 내지 2.05이고, 두께가 500 내지 800Å인 유전막 및 상기 유전막 상에 형성된 상부 전극을 포함한다.
고용량 MIM 커패시터, 굴절률, 유전막 두께, 정전용량, 누설 전류,

Description

고전압용 ＭＩＭ 커패시터 및 그 제조 방법{High voltage metal insulator metal capacitor and fabrication method thereof}
도 1은 본 발명의 일 실시 예에 따른 MIM 커패시터 영역의 단면도이다.
도 2a-2d는 본 발명의 일 실시 예에 따라 MIM 커패시터를 제조하는 단계를 나타낸 단면도들이다.
도 3은 다양한 굴절률을 갖는 유전막을 포함하는 커패시터의 누설 전류 값을 측정한 결과를 나타낸 그래프이다.
도 4는 다양한 두께를 갖는 유전막을 포함하는 커패시터의 누설 전류 값을 측정한 결과를 나타낸 그래프이다.
(도면의 주요 부분에 대한 부호 설명)
50, 55: 층간 절연막 60: 하부 전극
65: 유전막 70: 상부 전극
본 발명은 MIM(Metal Insulator Metal) 커패시터에 관한 것으로, 더욱 상세하게는 고전압용 MIM(Metal Insulator Metal) 커패시터 및 그 제조 방법에 관한 것 이다.
커패시터는 그 접합 구조에 따라서, MOS(metal-oxide-silicon)커패시터, pn 접합 커패시터, 폴리실리콘-유전막-폴리실리콘(PIP) 커패시터, MIM 커패시터 등으로 구분된다. 이 중에서 MIM 커패시터를 제외한 나머지 커패시터들은 적어도 한쪽 전극 물질로서 단결정 실리콘이나 다결정 실리콘을 사용한다. 그러나 단결정 실리콘 또는 다결정 실리콘은 그 물질 특성으로 인하여 커패시터 전극의 저항을 감소시키는데는 한계를 나타내고 있다. 또, 단결정 실리콘 또는 다결정 실리콘 전극에 바이어스(bias) 전압을 인가하였을 경우에는 공핍(depletion) 영역이 발생하고, 전압이 불안정하게 되어 커패시턴스 값이 일정하게 유지되지 않는다.
따라서, 커패시터 전극의 저항을 감소시켜 주파수 의존성을 작게할 수 있으며, 전압/온도에 따른 커패시턴스의 변화율이 작은 MIM 커패시터가 다양한 아날로그 제품, 혼합 모드 신호 응용 제품 및 시스템 온 칩(SoC) 응용 제품에 적용되고 있다. 예를 들어, 유무선 통신의 아날로그 또는 혼합(mixed) 모드 신호 응용에 적용되는 아날로그 커패시터 또는 필터, 고주파 회로의 RF 커패시터, 이미지 센서의 커패시터, LDI(LCD Driver IC) 등에 MIM 커패시터가 적용되고 있다.
고전압이 인가되는 MIM(metal Insulator Metal) 커패시터에 있어서는 축적된 전하량의 누설 전류(leakage current)가 저전압의 경우보다 상당히 증가하는 경향이 발생하며, 때로는 높은 전압으로 인하여 유전막이 파괴되는 현상이 발생하여, 커패시터의 내구성 또는 신뢰도가 저하되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 고전압하에서도 신뢰도를 높일 수 있는 MIM 커패시터를 제공하고자 하는 것이다.
본 발명이 이루고자하는 다른 기술적 과제는 상기 MIM 커패시터를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 고전압용 MIM 커패시터는 층간 절연막 상에 형성된 하부 전극, 상기 하부 전극 상에 형성되며, 굴절률이 1.86 내지 2.05이고, 두께가 500 내지 800Å인 유전막 및 상기 유전막 상에 형성된 상부 전극을 포함하는 고전압용 MIM 커패시터를 포함한다.
본 발명의 일 실시 예에 따른 고전압용 MIM 커패시터 제조방법은 층간 절연막 상에 하부 전극용 도전막을 형성하고, 상기 하부 전극용 도전막 상에 굴절율이 1.86 내지 2.05이고 두께가 500 내지 800Å인 유전막을 형성하며, 상기 유전막 상에 상부 전극용 도전막을 형성하고, 상기 상부 전극용 도전막, 상기 유전막 및 상기 하부 전극용 도전막을 순차적으로 패터닝하는 것을 포함한다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
그리고, 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 도 1을 참조하여 본 발명의 일 실시 예에 따른 고전압용 MIM 커패시터에 대해 설명하고자 한다.
도 1은 MIM 커패시터의 단면도를 나타낸다. 도 1을 참조하면, MIM 커패시터는 하부 전극(60), 유전막(65), 상부 전극(70)을 포함한다.
하부 전극(60) 및 상부 전극(70)은 예를 들면 각각 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등으로 이루어질 수 있으며, 약 700 내지 1600Å 정도의 두께일 수 있다. 여기서 하부 전극(60)은 층간 절연막(50, 55) 상에 형성될 수 있는데, 쇼트 방지의 관점에서 약 9000Å 이상의 두께를 갖는다.
하부 전극(60)과 상부 전극(70)의 사이에 위치하는 상기 유전막(65)은 굴절 률이 2.05 이하인 경우 커패시터의 누설 전류 값이 10-13A/㎛2 이하로 현저하게 감소한다. 그러나 굴절률이 1.86 미만일 경우 누설 전류는 낮아지지만 막질 특성이 균일하지 못해 공정 재현성에 문제가 있다. 따라서 상기 유전막의 굴절률은 약 1.86 내지 2.05 정도의 값을 갖는다. 또한, 상기 유전막은 500Å 이상의 두께에서 커패시터의 누설 전류가 현저히 감소한다. 그러나 800Å 이상의 두께를 갖는 경우 커패시터의 정전용량(capacitance)이 현저하게 감소하여 바람직한 커패시터를 구현하는 것이 곤란할 우려가 있다. 또한 고전압용 MIM 커패시터를 포함하는 반도체 회로 장치의 집적도를 높이는데 있어서도 불리한 측면이 있을 수 있다. 더불어 상기 유전막의 두께를 500Å 이하로 감소시키면 상기 하부 및 상부 도전막 사이로 터널링이 발생하여 커패시터를 구현하는 것이 곤란할 우려가 있다. 따라서 상기 유전막의 두께는 약 500 내지 800Å 정도의 값을 갖는다. 이러한 범위의 굴절률 및 두께를 갖는 MIM 커패시터는 대략 10V 이상의 고전압이 가해지는 경우에도 누설 전류가 10-13A/㎛2 이하로 유지될 수 있다. 이에 대해서는 실험예에서 보다 상세하게 설명하기로 한다. 한편 이러한 유전막(65)은 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 카바이드 등의 단일막 또는 적층막으로 이루어질 수 있는데, 이에 한정되는 것은 아니다.
이하에서는 도 2a-2c를 참조하여 도 1에 도시된 MIM 커패시터를 제조하는 방법을 설명하기로 한다. 이하 제조 방법 설명시 본 발명의 기술분야에서 통상의 지식을 가진 자에게 널리 알려진 공정 단계들에 따라 형성될 수 있는 공정에 대해서 는 본 발명이 모호하게 해석되는 것을 피하기 위하여 개략적으로 설명한다.
도 2a를 참조하면, 층간 절연막(50, 55) 상에 하부 전극용 도전막(60)을 형성한다. 이 때, 층간 절연막(50, 55)은 쇼트 방지를 위하여 9000Å 이상의 두께를 갖도록 한다. 하부 전극용 도전막(60)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등으로 형성될 수 있으며, 약 700 내지 1600Å 정도의 두께로 형성될 수 있다.
다음으로, 도2b에 도시된 바와 같이 하부 전극용 도전막(60) 상에 유전막(65)을 형성한다. 유전막(65)은 약 1.86 내지 2.05 정도의 굴절률을 가지며, 약 500 내지 800Å 정도의 두께로 형성할 수 있다. 예를 들면, 실레인(SiH)과 암모니아 가스의 유량비를 0.8 내지 3.7 정도의 비율로 조절함으로써 굴절률을 조절할 수 있다. 또한, 상기 유전막(65)의 두께는 증착 온도, 주입 가스의 농도, 증착 시간 등을 적절히 하여 조절할 수 있다. 이러한 유전막(65)은 CVD(chemical vapor deposition)등의 방법을 이용하여 형성할 수 있는데 이에 한정되는 것은 아니다. 또한, 유전막(65)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 카바이드 등의 단일막 또는 적층막 등으로 형성될 수 있는데 이에 한정되는 것은 아니다.
이어서, 도 2c를 참조하면, 상기 유전막(65) 위에 상부 전극용 도전막(70)을 형성한다. 상기 상부 전극용 도전막(70)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등으로 이루어질 수 있으며, 약 700 내지 1600Å 정도의 두께로 형성될 수 있다.
다음으로, 도 2d를 참조하면, 상기 상부 전극용 도전막(60), 상기 유전막(65)을 순차적으로 포토레지스트 패터닝하여 식각한다. 이로써, 도 1에 도시된 MIM 커패시터를 완성할 수 있다. 상기 하부 전극용 도전막(70)은 배선 연결을 위하여 후속 공정에서 다시 패터닝하여 식각된다.
이하에서는 실험예를 통하여 본 발명의 일 실시 예에 따른 MIM 커패시터의 누설 전류 특성에 대하여 설명하기로 한다.
실험예 1 내지 4
구분 실험예 1 실험예 2 실험예 3 실험예 4
SiH4/NH3 ( 유량비 ) 0.800 1.14 1.70 3.70
굴절률 1.90 1.90 1.88 2.05
상기 표 1 에 나타낸 바와 같이, 실레인과 암모니아 가스의 유량비를 조절하여 다양한 굴절률을 갖는 유전막을 포함하는 MIM 커패시터를 제조하였다.
실험예 1 내지 4에서 제조된 커패시터에 대하여 누설 전류를 측정하였으며, 그 결과를 도 3에 도시하였다. 이때 각각의 커패시터에 인가되는 전압은 22.5V, 유전막의 두께는 700Å으로 일정하게 하였다. 도 3에 도시된 바와 같이, 유전막의 굴절률이 2.05 이하인 경우에는 상기 커패시터의 누설 전류 값이 현저하게 감소함을 알 수 있다. 그러나 굴절률이 1.86 미만일 경우 누설 전류는 낮아지지만 막질 특성이 균일하지 못해 공정 재현성에 문제가 있다.
도 4는 유전막 두께에 따른 커패시터의 누설 전류가 변화하는 경향을 나타낸다. 이때 커패시터에 인가되는 전압은 11.5V 또는 22.5V로 하였고 유전막의 굴절률은 1.90으로 일정하게 하였다. 상기 전압이 22.5V인 경우 500Å 이상의 유전막 두께에서 상기 커패시터의 누설 전류가 현저히 감소하는 것을 알 수 있다. 한편 전압이 11.5V인 경우에는 유전막의 두께가 500Å이하인 경우에도 누설 전류가 10-13A/㎛2 이하로 유지될 수 있으나, 이와 같은 수준으로 유전막의 두께를 감소시키면 상기 하부 및 상부 도전막 사이로 터널링이 발생하여 커패시터를 구현하는 것이 곤란할 우려가 있다. 상기 언급한 실험예를 통하여 본 발명의 일 실시 예에 따라 누설 전류 값이 현저히 낮은 고전압용 MIM 커패시터를 구현할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 MIM 커패시터의 제조 방법에 따르면 고전압하에서 상기 커패시터의 누설 전류(leakage current)를 일정 수준 이하로 조절할 수 있다. 따라서 상기 고전압하에서도 신뢰도를 높일 수 있는 MIM 커패시터를 제조할 수 있다.

Claims (7)

  1. 층간 절연막 상에 형성된 하부 전극;
    상기 하부 전극 상에 형성되며, 굴절률이 1.86 내지 2.05이고, 두께가 500 내지 800Å인 유전막; 및
    상기 유전막 상에 형성된 상부 전극을 포함하는 고전압용 MIM 커패시터.
  2. 제1항에 있어서,
    상기 MIM 커패시터의 누설 전류는 10-13A/㎛2 이하인 고전압용 MIM 커패시터.
  3. 제1항에 있어서,
    상기 유전막은 실리콘 산화막 또는 실리콘 질화막으로 이루어진 고전압용 MIM 커패시터.
  4. 층간 절연막 상에 하부 전극용 도전막을 형성하고,
    상기 하부 전극용 도전막 상에 굴절율이 1.86 내지 2.05이고 두께가 500Å 내지 800Å인 유전막을 형성하고,
    상기 유전막 상에 상부 전극용 도전막을 형성하고,
    상기 상부 전극용 도전막, 상기 유전막, 상기 하부 전극용 도전막을 순차적 으로 패터닝하는 것을 포함하는 고전압용 MIM 커패시터의 제조 방법.
  5. 제4항에 있어서,
    상기 MIM 커패시터의 누설 전류는 10-13A/㎛2 이하인 고전압용 MIM 커패시터의 제조 방법.
  6. 제4항에 있어서,
    상기 유전막을 형성하는 것은 실레인과 암모니아 가스의 유량비를 0.8 내지 3.7로 하여 증착하는 것을 포함하는 고전압용 MIM 커패시터 제조 방법.
  7. 제4항에 있어서,
    상기 유전막은 실리콘 산화막 또는 실리콘 질화막으로 이루어진 고전압용 MIM 커패시터의 제조 방법.
KR1020050102316A 2005-10-28 2005-10-28 고전압용 ｍｉｍ 커패시터 및 그 제조 방법 KR20070045722A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102316A KR20070045722A (ko) 2005-10-28 2005-10-28 고전압용 ｍｉｍ 커패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102316A KR20070045722A (ko) 2005-10-28 2005-10-28 고전압용 ｍｉｍ 커패시터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070045722A true KR20070045722A (ko) 2007-05-02

Family

ID=38271414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102316A KR20070045722A (ko) 2005-10-28 2005-10-28 고전압용 ｍｉｍ 커패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070045722A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099300B2 (en) 2008-10-13 2015-08-04 Magnachip Semiconductor, Ltd. Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semiconductor device
EP3948950A4 (en) * 2019-03-29 2022-05-25 Texas Instruments Incorporated PROCESS AND METHODS TO ACHIEVE HIGH IMMUNITY AGAINST ULTRAFAST HIGH VOLTAGE TRANSIENTS VIA INORGANIC GALVANIC ISOLATION BARRIERS

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099300B2 (en) 2008-10-13 2015-08-04 Magnachip Semiconductor, Ltd. Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semiconductor device
US10199214B2 (en) 2008-10-13 2019-02-05 Magnachip Semiconductor, Ltd. Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semiconductor device
US10916419B2 (en) 2008-10-13 2021-02-09 Key Foundry Co., Ltd. Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semiconductor device
EP3948950A4 (en) * 2019-03-29 2022-05-25 Texas Instruments Incorporated PROCESS AND METHODS TO ACHIEVE HIGH IMMUNITY AGAINST ULTRAFAST HIGH VOLTAGE TRANSIENTS VIA INORGANIC GALVANIC ISOLATION BARRIERS

Similar Documents

Publication Publication Date Title
US7041569B1 (en) Method for fabricating a high density composite MIM capacitor with reduced voltage dependence in semiconductor dies
US7442633B2 (en) Decoupling capacitor for high frequency noise immunity
US7915135B2 (en) Method of making multi-layer structure for metal-insulator-metal capacitor
US8134222B2 (en) MOS capacitor structures
US20190229053A1 (en) Metal-insulator-metal capacitor structure and manufacturing method thereof
KR100480603B1 (ko) 일정한 커패시턴스를 갖는 금속-절연체-금속 커패시터를 포함하는 반도체 소자
US6278158B1 (en) Voltage variable capacitor with improved C-V linearity
WO2006057775A2 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
KR20070045722A (ko) 고전압용 ｍｉｍ 커패시터 및 그 제조 방법
US10403709B2 (en) Method for manufacturing semiconductor device
KR100864927B1 (ko) 반도체 소자의 엠아이엠 형성 방법
US7501291B2 (en) Process for fabricating an integrated circuit including a capacitor with a copper electrode
US6489196B1 (en) Method of forming a capacitor with high capacitance and low voltage coefficient
US7170736B2 (en) Capacitor having low resistance electrode including a thin silicon layer
KR100685635B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법 및 엠아이엠캐패시터
US7642892B1 (en) Negative voltage coefficient resistor and method of manufacture
US20050059206A1 (en) Integrated circuit devices having barrier layers between upper electrodes and dielectric layers and methods of fabricating the same
US6998356B2 (en) Method of fabricating a semiconductor device including a dielectric layer formed using a reactive agent
US5682060A (en) Process for manufacturing integrated circuit capacitors and resistors and the capacitors and resistors
KR100507865B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100713321B1 (ko) 반도체 소자의 커패시터 제조 방법
TWI430399B (zh) 製造供金屬－絕緣體－金屬電容使用之多層結構之方法
KR100451517B1 (ko) 반도체소자의 캐패시터 제조방법
KR101100763B1 (ko) 엠아이엠 캐패시터 제조 방법
KR100489537B1 (ko) 플랫 모스 캐패시터 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid