TW201445746A - 薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置 - Google Patents

薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置 Download PDF

Info

Publication number
TW201445746A
TW201445746A TW102123833A TW102123833A TW201445746A TW 201445746 A TW201445746 A TW 201445746A TW 102123833 A TW102123833 A TW 102123833A TW 102123833 A TW102123833 A TW 102123833A TW 201445746 A TW201445746 A TW 201445746A
Authority
TW
Taiwan
Prior art keywords
tantalum nitride
nitride film
preset value
power
material gas
Prior art date
Application number
TW102123833A
Other languages
English (en)
Other versions
TWI505477B (zh
Inventor
Wei-Ting Chen
Chun-Chieh Huang
Original Assignee
Everdisplay Optronics Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everdisplay Optronics Shanghai Ltd filed Critical Everdisplay Optronics Shanghai Ltd
Publication of TW201445746A publication Critical patent/TW201445746A/zh
Application granted granted Critical
Publication of TWI505477B publication Critical patent/TWI505477B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Abstract

提供一種薄膜電晶體，包括絕緣基板、閘極、閘極絕緣層、主動半導體層和源電極與汲電極層，其中閘極絕緣層包括：第一氮化矽膜、設於第一氮化矽膜上的第二氮化矽膜、設於第二氮化矽膜上的第三氮化矽膜，第一與第三氮化矽膜的厚度小於第二氮化矽膜的厚度，且第一與第三氮化矽膜中的N-H鍵含量低於第二氮化矽膜中的N-H鍵含量。還提供具有上述薄膜電晶體的顯示裝置。

Description

薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示 裝置
本發明涉及半導體領域，特別是涉及一種具有改進的閘極絕緣層的薄膜電晶體及其製造方法，以及具有該薄膜電晶體的顯示裝置。
目前，平面顯示器，例如液晶顯示裝置、有機電致發光顯示裝置等，主要採用主動矩陣驅動模式，通過驅動電路部分的薄膜電晶體(Thin-Film Transistor；TFT)作為開關元件，為像素電極輸出信號。薄膜電晶體的性能是決定顯示裝置品質的重要因素，要求其具備高擊穿耐壓、低漏電流，以增强可靠性，有效降低顯示裝置的不良率。
常見的薄膜電晶體一般包括：絕緣基板、閘極、閘極絕緣層、主動半導體層和源電極與汲電極層。隨著近年來平面顯示器日益低功耗化，要求作為控制電源開關元件的薄膜電晶體同樣實現低功耗化。閘極和主動半導體層之間的閘極絕緣層薄膜化是降低薄膜電晶體閥值電壓，從而實現低功耗化的有效途徑。然而，由於厚度降低，閘極絕 緣層容易產生微裂縫或針孔等缺陷，這些缺陷將成為漏電流路徑，導致閘極絕緣層擊穿耐壓下降、閘極與主動半導體層之間漏電流增加，甚至造成閘極絕緣層擊穿引發電晶體短路等問題。
為解決上述問題，CN101300681A提出使氧化矽膜和高介電常數膜如氮化矽膜層疊形成閘極絕緣層，來克服氧化矽膜單層構造閘極絕緣層薄膜化引發的擊穿耐壓降低的問題，但採用氧化矽膜/氮化矽膜雙層結構，利用化學氣相沈積的方法成膜時，需在兩個不同的腔室中分別成膜，增加了工藝複雜性及成本，且異質膜之間存在一定的界面問題。CN101034702A提出利用多次沈積形成氮化矽疊層，各氮化矽層中的缺陷形成交錯排列，以避免絕緣層厚度降低而造成漏電流增加與擊穿電壓降低等問題，但該方法並非著眼於減少絕緣層缺陷本身，而是理想化地利用疊層結構避免缺陷連通。
因此，仍需要一種有效改善閘極絕緣層耐擊穿性能的可靠方法，製造具備高擊穿耐壓、低漏電流的閘極絕緣層，提高薄膜化閘極絕緣層的可靠性，由此獲得閘極絕緣層絕緣性能和可靠性改善的薄膜電晶體，進而獲得良率和品質提升的顯示裝置。
為解決上述問題，本發明通過改變成膜結構和成膜膜質，形成具有三層氮化矽膜層疊結構且各膜層緻密度不 同的閘極絕緣層，其中相對疏鬆的中間氮化矽膜層作為主體以兼顧產能，相對緻密的外側氮化矽膜層作為保護層以防止中間氮化矽主體膜層被擊穿，由此提高包含該層疊結構閘極絕緣層的薄膜電晶體的耐壓性能和可靠性。
因此，一方面，本發明提供一種具有改進的閘極絕緣層的薄膜電晶體，該薄膜電晶體包括絕緣基板、閘極、閘極絕緣層、主動半導體層和源電極與汲電極層，其中所述閘極絕緣層包括：第一氮化矽膜、設置於所述第一氮化矽膜之上的第二氮化矽膜、設置於所述第二氮化矽膜之上的第三氮化矽膜，所述第一氮化矽膜與所述第三氮化矽膜的厚度小於所述第二氮化矽膜的厚度，且所述第一氮化矽膜與所述第三氮化矽膜中的N-H鍵含量低於所述第二氮化矽膜中的N-H鍵含量。
在根據本發明的一種實施方式中，所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中的N-H鍵含量分別為第一預設值、第二預設值和第三預設值，且所述第一預設值和第三預設值小於第二預設值。
在根據本發明的另一種實施方式中，所述第一預設值和所述第三預設值低於15%，第二預設值高於20%。
在根據本發明的另一種實施方式中，所述第一氮化矽膜和所述第三氮化矽膜的厚度為60~100 Å，所述第二氮化矽膜的厚度為500~700 Å。
另一方面，本發明提供一種上述具有改進的閘極絕緣層的薄膜電晶體的製造方法，該方法包括： 在絕緣基板之上形成閘極；在所述閘極之上依序沈積第一氮化矽膜、第二氮化矽膜、第三氮化矽膜，形成所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜依序層疊的閘極絕緣層；在所述閘極絕緣層之上形成主動半導體層；以及在所述主動半導體層之上形成源電極與汲電極層，製得所述薄膜電晶體。
在根據本發明方法的一種實施方式中，所述第一氮化矽膜、第二氮化矽膜、第三氮化矽膜採用化學氣相沈積法在同一腔室中採用相同的原料氣體和沈積溫度分別以第一功率、第二功率和第三功率沈積，且所述第一功率和第三功率低於所述第二功率。
進一步地，其中所述原料氣體為甲矽烷、氨氣和氮氣，甲矽烷與氨氣的流量比為0.2~0.4。
進一步地，其中所述沈積溫度為340~380℃。
進一步地，其中所述第一功率和第三功率相同或不同。
進一步地，其中所述第一功率和所述第三功率為1500~2000W，所述第二功率為3000~5000W。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜採用化學氣相沈積法在同一腔室中採用相同的功率、沈積溫度和原料氣體種類分別按照第一原料氣體比例、第二原料氣體比例和第三原料氣體比例沈積。
進一步地，其中所述功率為3000~5000W。
進一步地，其中所述沈積溫度為340~380℃。
進一步地，其中所述原料氣體為甲矽烷、氨氣和氮氣。
進一步地，其中所述第一原料氣體比例、第二原料氣體比例和第三原料氣體比例均為甲矽烷與氨氣的流量比，且所述第一原料氣體比例和第三原料氣體比例大於第二原料氣體比例。
進一步地，其中所述第一原料氣體比例和第三原料氣體比例相同或不同。
進一步地，其中所述第一原料氣體比例和所述第三原料氣體比例為0.2~0.4。
進一步地，其中所述第一原料氣體比例和所述第三原料氣體比例為0.2。
進一步地，其中所述第二原料氣體比例為0.05~0.1。
進一步地，其中所述第二原料氣體比例為0.1。
在根據本發明方法的再一種實施方式中，所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中的N-H鍵含量分別為第一預設值、第二預設值和第三預設值，且所述第一預設值和第三預設值小於第二預設值。
進一步地，其中所述第一預設值和所述第三預設值低於15%，第二預設值高於20%。
再一方面，本發明提供一種具有上述薄膜電晶體的 顯示裝置。
在根據本發明的一種實施方式中，該顯示裝置為液晶顯示裝置。
在根據本發明的另一種實施方式中，該顯示裝置為有機電致發光裝置。
本發明通過改變閘極絕緣層的成膜結構形成三層氮化矽膜疊層構造，並通過調整成膜製程條件控制三層氮化矽膜中的N-H鍵含量，改變三層氮化矽膜的成膜膜質，形成緻密氮化矽膜-疏鬆氮化矽膜-緻密氮化矽膜三層成膜膜質不同的閘極絕緣層。根據本發明，在所述薄膜電晶體的閘極絕緣層中，位於中間膜質相對疏鬆的第二氮化矽膜層厚度較大，作為閘極絕緣層的主體，得以兼顧產能，位於外側相對緻密的第一氮化矽膜層和第三氮化矽膜層厚度較小，作為疏鬆主體膜層的保護層，在薄膜電晶體中與閘極和半導體接觸，得以避免缺陷引發擊穿電壓降低、漏電流增加，從而提高薄膜電晶體的可靠性。位於中間的第二氮化矽膜層為閘極絕緣層的主體部分，為保證薄膜電晶體的電容和充電特性，要求主體部分厚度較大，由於外側膜質緻密的第一和第三氮化矽膜層對該主體部分形成保護，主體部分膜質可相對疏鬆，能夠以較快的沈積速率進行沈積，從而得以提高產量。此外，根據本發明，所述三層氮化矽膜在同一腔室中採用相同的原料氣體一次性連續形成，工藝簡單、成本低，且三層均為氮化矽膜，具有良好的界面性能。
1‧‧‧絕緣基板
2‧‧‧閘極
3‧‧‧閘極絕緣層
4‧‧‧主動半導體層
5‧‧‧源電極與汲電極層
GI‧‧‧第一氮化矽膜
GII‧‧‧第二氮化矽膜
GIII‧‧‧第三氮化矽膜
第1圖為根據本發明的具有改進的閘極絕緣層的薄膜電晶體的結構示意圖；第2圖為根據本發明實施例1的製造薄膜電晶體的方法的工藝流程圖；第3圖為根據本發明實施例2的製造薄膜電晶體的方法的工藝流程圖。
下面根據具體實施例對本發明的技術方案做進一步說明。本發明的保護範圍不限於以下實施例，列舉這些實例僅出於示例性目的而不以任何方式限制本發明。
本發明提供一種具有改進的閘極絕緣層的薄膜電晶體，如第1圖所示，該薄膜電晶體包括絕緣基板1、閘極2、閘極絕緣層3、主動半導體層4和源電極與汲電極層5，其中所述閘極絕緣層3包括：第一氮化矽膜GI、設置於所述第一氮化矽膜GI之上的第二氮化矽膜GII、設置於所述第二氮化矽膜GII之上的第三氮化矽膜GIII，所述第一氮化矽膜GI與所述第三氮化矽膜GIII的厚度小於所述第二氮化矽膜GII的厚度，且所述第一氮化矽膜GI與所述第三氮化矽膜GIII中的N-H鍵含量低於所述第二氮化矽膜GII中的N-H鍵含量。
根據本發明，採用具有高介電常數的氮化矽作為形 成閘極絕緣層3的材料，有利於提高閘極絕緣層3的抗擊穿性能。為保證薄膜電晶體的電容和充電特性，通常要求閘極絕緣層3具有較大的厚度，較佳為500~700Å，為了兼顧產能、提高產量，通常以較快的沈積速率進行沈積，但沈積速率較快，會導致沈積形成的氮化矽膜較疏鬆，含有較多的應力畸變、位錯和層錯等缺陷。為此，根據本發明，以膜質較疏鬆、厚度較大的氮化矽膜層作為閘極絕緣層3的主體部分，在所述主體部分兩側分別增加膜質緻密、缺陷較少的氮化矽膜薄層作為保護層，較佳厚度為60~100 Å，構成具有三層氮化矽膜層疊結構的閘極絕緣層3，從而避免因主體部分缺陷較多引起的擊穿耐壓下降、漏電壓增加。
氮化矽膜較佳採用甲矽烷、氨氣和氮氣作為原料氣體進行製備，製得的氮化矽膜中一般含有N-H鍵、Si-H鍵、Si-Si鍵、Si-N鍵，而N-H鍵與Si-H鍵為長距離作用力相對於Si-Si鍵、Si-N鍵短距離作用力而言穩定性較差，若含量較高則會導致氮化矽膜的緻密性較差，從而使得氮化矽膜的機械强度和介電性能相應劣化。基於氮化矽膜質的緻密性與膜中N-H鍵含量之間密切相關，本發明通過調控三層氮化矽膜中的N-H鍵含量，形成具有不同N-H鍵含量的三層氮化矽膜，從而形成具有不同緻密性的三層氮化矽膜。根據本發明，第一氮化矽膜GI和第三氮化矽膜GIII中的N-H鍵含量小於第二氮化矽膜GII中的N-H鍵含量。具體而言，本發明的閘極絕緣層3為三層氮化矽膜層疊結 構，處於中間的第二氮化矽膜GII作為主體部分其中N-H鍵含量較高，較佳大於20%，膜質較疏鬆，以兼顧產能，處於外側的第一氮化矽膜GI和第三氮化矽膜GIII中N-H鍵含量較低，較佳小於15%，膜質相對緻密，作為第二氮化矽膜GII主體部分的保護層，以避免閘極絕緣層3因第二氮化矽膜GII膜質疏鬆缺陷較多而造成擊穿。
本發明還提供了上述具有改進的閘極絕緣層的薄膜電晶體的製造方法。根據本發明，構成薄膜電晶體閘極絕緣層3的三層氮化矽膜均通過化學氣相沈積方法(Chemical Vapor Deposition；CVD)形成，可採用低壓化學氣相沈積法、熱氣相沈積法、催化化學氣相沈積法、電漿增强化學氣相沈積法(Plasma-enhanced chemical vapor deposition；PECVD)等，其中電漿增强化學氣相沈積法較佳。電漿增强化學氣相沈積法是一種常用的低溫薄膜製備技術，輝光放電和化學氣相沈積相結合，特別適用於半導體薄膜和化合物薄膜的製備。PECVD的基本原理是利用低溫電漿體作為能量源，將基板置於輝光放電陰極之上，通入適當的反應原料氣體，氣體經過一系列化學反應和電漿體反應，在基板表面形成一系列薄膜。PECVD設備具有多路氣體接入裝置，可同時將多種氣體導入設備的反應腔室內，進行摻雜非晶矽薄膜的生長。根據本發明的閘極絕緣層3，構成層疊結構的三層膜均為氮化矽膜，因而可較佳採用PECVD法在同一反應腔室中採用相同的原料氣體一次性連續成膜。
就形成氮化矽膜的原料氣體而言，作為氮源氣體，可使用NH3、NH2H2N、N2等，NH3和N2較佳，作為矽源氣體，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等，SiH4較佳。
為了使三層氮化矽膜中的N-H鍵含量不同而形成緻密性不同的膜層，可通過調整製程參數來實現，可採用相同的原料氣體種類和比例以及沈積溫度，通過調整功率實現對N-H鍵含量的控制，還可採用相同的原料氣體種類以及沈積溫度和功率，通過調整原料氣體比例實現對N-H鍵含量的控制。
在本發明的一種實施方式中，分別以第一功率、第二功率和第三功率沈積第一氮化矽膜GI、第二氮化矽膜GII和第三氮化矽膜GIII，且第一功率和第三功率低於第二功率，由此使得第一氮化矽膜GI、第二氮化矽膜GII和第三氮化矽膜GIII中的N-H鍵含量達到第一預設值、第二預設值和第三預設值，並且使得第一預設值和第三預設值小於第二預設值，其中第一功率和第三功率可相同或不同，第一功率和第三功率較佳為1500~2000W，所述第二功率較佳為3000~5000W，由此使得第一預設值和第三預設值低於15%，第二預設值高於20%。在本發明的另一種實施方式中，分別以第一原料氣體比例、第二原料氣體比例和第三原料氣體比例沈積第一氮化矽膜GI、第二氮化矽膜GII和第三氮化矽膜GIII，所述原料氣體比例為甲矽烷與氨氣之比，且第一原料氣體比例和第三原料氣體比例大於第二原 料氣體比例，由此使得第一氮化矽膜GI、第二氮化矽膜GII和第三氮化矽膜GIII中的N-H鍵含量達到第一預設值、第二預設值和第三預設值，並且使得第一預設值和第三預設值小於第二預設值，其中所述第一原料氣體比例和所述第三原料氣體比例較佳介於0.2至0.4之間，更較佳為0.2，第二原料氣體比例較佳介於0.05至0.1之間，更較佳為0.1，由此使得第一預設值和第三預設值低於15%，第二預設值高於20%。
應當指出的是，對於本發明的薄膜電晶體中的所述絕緣基板1、閘極2、主動半導體層4和源電極與汲電極層5沒有特殊限定，可採用本領域常規材料和結構，並採用常規技術形成。例如，絕緣基板1可為玻璃基板、石英基板等，主動半導體層4可為非晶矽或多晶矽，閘極2、源電極與汲電極層5可為鋁、鉬、鉻、鎢、鉭、鈦等組成的單一金屬層或金屬疊層。
由於本發明的薄膜電晶體採用具有三層結構即疏鬆主體膜層兩側具有緻密保護膜層的閘極絕緣層3，該閘極絕緣層3具有良好的耐擊穿性能，因而本發明的薄膜電晶體相應具有優良的耐壓、防漏電流特性，從而具有良好的可靠性。
本發明還提供了具有上述薄膜電晶體的顯示裝置。根據本發明的薄膜電晶體，由於具有良好的擊穿耐壓性和可靠性，因而作為顯示裝置的驅動電路開關元件，能夠有效降低顯示裝置的不良率，提高顯示品質。根據本發 明，所述顯示裝置較佳為適合以薄膜電晶體作為開關元件的液晶顯示器或有機電致發光器件。
除非另作限定，本發明所用術語均為本發明所屬技術領域中具有通常知識者通常理解的含義。
以下結合圖式，通過實施例對本發明作進一步地詳細說明。
實施例 實施例1
在本實施例中，薄膜電晶體的絕緣基板、閘極、主動半導體層和源電極與汲電極層採用本領域常規材料分別由玻璃，鉬/鋁/鉬疊層、多晶矽和鋁形成，而閘極絕緣層由三層氮化矽膜層疊形成，其中採用PECVD方法進行沈積，以相同的原料氣體種類和比例以及沈積溫度，通過調整功率實現對三層氮化矽膜中N-H鍵含量的控制。製造本實施例的薄膜電晶體的工藝流程如第2圖所示，以下對其中閘極絕緣層的製作過程進行詳述：在真空腔室中，利用射頻頻率為13.56MHZ的射頻源，產生低溫電漿體作為氣體反應能量源，經由多路氣體接入裝置通入反應氣體甲矽烷、氨氣和氮氣，將甲矽烷與氨氣的流量比設定為0.2，將沈積溫度設定為360℃，以2000W的第一功率，在具有閘極圖形的玻璃基板之上沈積厚度為80Å的第一氮化矽膜；在同一腔室中，保持上述製程條件，僅改變射頻功 率，以5000W的第二功率，在所形成的第一氮化矽膜之上連續沈積厚度為600Å的第二氮化矽膜；接著，在同一腔室中，保持上述製程條件，僅改變射頻功率，以2000W的第三功率，在所形成的第二氮化矽膜之上連續沈積厚度為80Å的第三氮化矽膜，從而製成根據本發明的薄膜電晶體中的閘極絕緣層。
通過傅立葉變換紅外光譜來分析上述閘極絕緣層的第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中各元素的成鍵狀態。根據傅立葉變換紅外吸收光譜，確定了各膜層中N-H鍵的濃度，相應計算出各膜層中N-H鍵所占含量比例：第一氮化矽膜中為12%，第二氮化矽膜中為22%，第三氮化矽膜中為11%。由此可見，根據本實施例的製造方法製成的閘極絕緣層，第一氮化矽膜和第三氮化矽膜中的N-H鍵含量小於第二氮化矽膜中的N-H鍵含量，形成緻密膜-疏鬆膜-緻密膜層疊結構，外側的緻密膜層對中間的疏鬆膜層形成保護。進一步對該閘極絕緣層進行漏電流及擊穿耐壓測試，測得其漏電流為1E-7[A/cm2]，擊穿電壓為48V，由此可見與現有的閘極絕緣層相比，根據本發明實施例1形成的薄膜電晶體的閘極絕緣層具有改善的耐擊穿和防漏電性能，從而提高了薄膜電晶體的擊穿耐壓性和可靠性。
實施例2
在本實施例中，薄膜電晶體的絕緣基板、閘極、主 動半導體層和源電極與汲電極層採用本領域常規材料分別由玻璃，鉬/鋁/鉬疊層、多晶矽和鋁形成，而閘極絕緣層由三層氮化矽膜層疊形成，其中採用PECVD方法進行沈積，以相同的原料氣體種類以及沈積溫度和功率，通過調整原料氣體比例實現對三層氮化矽膜中N-H鍵含量的控制。製造本實施例的薄膜電晶體的工藝流程如第3圖所示，以下對其中閘極絕緣層的製作過程進行詳述：具體工藝步驟如下：在真空腔室中，利用射頻頻率為13.56MHZ的射頻源，產生低溫電漿體作為氣體反應能量源，將沈積溫度設定為360℃，將射頻功率設定為4000W，經由多路氣體接入裝置通入反應氣體甲矽烷、氨氣和氮氣，以甲矽烷與氨氣的流量比即第一原料氣體比例設定為0.2，在具有閘極圖形的玻璃基板之上沈積厚度為80Å的第一氮化矽膜；在同一腔室中，保持上述製程條件，僅改變甲矽烷與氨氣的流量比，將第二原料氣體比例設定為0.1，在所形成的第一氮化矽膜之上連續沈積厚度為600Å的第二氮化矽膜；接著，在同一腔室中，保持上述製程條件，僅改變甲矽烷與氨氣的流量比，將第三原料氣體比例設定為0.2，在所形成的第二氮化矽膜之上連續沈積厚度為80Å的第三氮化矽膜，從而製成本發明的閘極絕緣層。
通過傅立葉變換紅外光譜來分析上述閘極絕緣層的第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中各元素 的成鍵狀態。根據傅立葉變換紅外吸收光譜，確定了各膜層中N-H鍵的濃度，相應計算出各膜層中N-H鍵所占含量比例分別為：第一氮化矽膜中為13%，第二氮化矽膜中為24%，第三氮化矽膜中為12%。由此可見，根據本實施例的製造方法製成的閘極絕緣層，第一氮化矽膜和第三氮化矽膜中的N-H鍵含量小於第二氮化矽膜中的N-H鍵含量，形成緻密膜-疏鬆膜-緻密膜層疊結構，外側的緻密膜層對中間的疏鬆膜層形成保護。進一步對該閘極絕緣層進行漏電流及擊穿耐壓測試，測得其漏電流為1.2E-7[A/cm2]，擊穿電壓為43V，由此可見與現有的閘極絕緣層相比，根據本發明實施例2形成的薄膜電晶體中的閘極絕緣層具有改善的耐擊穿和防漏電流性能，從而提高了薄膜電晶體的擊穿耐壓性和可靠性。
綜上所述，根據本發明的薄膜電晶體中的閘極絕緣層具有改善的耐擊穿和防漏電流性能，從而相應提高了薄膜電晶體的可靠性，進而提升了以這種薄膜電晶體作為驅動電路開關元件的顯示裝置的性能和品質。
本領域技術人員應當注意的是，本發明所描述的實施方式僅僅是示範性的，可在本發明的範圍內作出各種其他替換、改變和改進。因而，本發明不限於上述實施方式，而僅由請求項限定。
1‧‧‧絕緣基板
2‧‧‧閘極
3‧‧‧閘極絕緣層
4‧‧‧主動半導體層
5‧‧‧源電極與汲電極層
GI‧‧‧第一氮化矽膜
GII‧‧‧第二氮化矽膜
GIII‧‧‧第三氮化矽膜

Claims (23)

  1. 一種具有改進的閘極絕緣層的薄膜電晶體，包括絕緣基板、閘極、閘極絕緣層、主動半導體層和源電極與汲電極層，其中所述閘極絕緣層包括：第一氮化矽膜、設置於所述第一氮化矽膜之上的第二氮化矽膜、設置於所述第二氮化矽膜之上的第三氮化矽膜，所述第一氮化矽膜與所述第三氮化矽膜的厚度小於所述第二氮化矽膜的厚度，且所述第一氮化矽膜與所述第三氮化矽膜中的N-H鍵含量低於所述第二氮化矽膜中的N-H鍵含量。
  2. 根據請求項1的薄膜電晶體，其中所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中的N-H鍵含量分別為第一預設值、第二預設值和第三預設值，且所述第一預設值和第三預設值小於第二預設值。
  3. 根據請求項2的薄膜電晶體，其中所述第一預設值和所述第三預設值低於15%，第二預設值高於20%。
  4. 根據請求項1的薄膜電晶體，其中所述第一氮化矽膜和所述第三氮化矽膜的厚度為60~100 Å，所述第二氮化矽膜的厚度為500~700 Å。
  5. 一種根據請求項1的薄膜電晶體的製造方法，該方法包括： 在絕緣基板之上形成閘極；在所述閘極之上依序沈積第一氮化矽膜、第二氮化矽膜、第三氮化矽膜，形成所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜依序層疊的閘極絕緣層；在所述閘極絕緣層之上形成主動半導體層；以及在所述主動半導體層之上形成源電極與汲電極層，製得所述薄膜電晶體。
  6. 根據請求項5的方法，其中所述第一氮化矽膜、第二氮化矽膜、第三氮化矽膜採用化學氣相沈積法在同一腔室中採用相同的原料氣體和沈積溫度分別以第一功率、第二功率和第三功率沈積，且所述第一功率和第三功率低於所述第二功率。
  7. 根據請求項6的方法，其中所述原料氣體為甲矽烷、氨氣和氮氣，甲矽烷與氨氣的流量比為0.2~0.4。
  8. 根據請求項6的方法，其中所述沈積溫度為340~380℃。
  9. 根據請求項6的方法，其中所述第一功率和第三功率相同或不同。
  10. 根據請求項6的方法，其中所述第一功率和所述 第三功率為1500~2000W，所述第二功率為3000~5000W。
  11. 根據請求項5的方法，其中所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜採用化學氣相沈積法在同一腔室中採用相同的功率、沈積溫度和原料氣體種類分別按照第一原料氣體比例、第二原料氣體比例和第三原料氣體比例沈積。
  12. 根據請求項11的方法，其中所述功率為3000~5000W。
  13. 根據請求項11的方法，其中所述沈積溫度為340~380℃。
  14. 根據請求項11的方法，其中所述原料氣體為甲矽烷、氨氣和氮氣。
  15. 根據請求項14的方法，其中所述第一原料氣體比例、第二原料氣體比例和第三原料氣體比例均為甲矽烷與氨氣的流量比，且所述第一原料氣體比例和第三原料氣體比例大於第二原料氣體比例。
  16. 根據請求項15的方法，其中所述第一原料氣體比例和第三原料氣體比例相同或不同。
  17. 根據請求項15的方法，其中所述第一原料氣體比例和所述第三原料氣體比例為0.2~0.4。
  18. 根據請求項15的方法，其中所述第二原料氣體比例為0.05~0.1。
  19. 根據請求項6至18中任一項的方法，所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中的N-H鍵含量分別為第一預設值、第二預設值和第三預設值，且所述第一預設值和第三預設值小於第二預設值。
  20. 根據請求項19的方法，其中所述第一預設值和所述第三預設值低於15%，第二預設值高於20%。
  21. 一種具有請求項1至4中任一項的薄膜電晶體的顯示裝置。
  22. 根據請求項21的顯示裝置，其中該顯示裝置為液晶顯示裝置。
  23. 根據請求項21的顯示裝置，其中該顯示裝置為有機電致發光裝置。
TW102123833A 2013-05-31 2013-07-03 薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置 TWI505477B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310212002.2A CN104218090B (zh) 2013-05-31 2013-05-31 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置

Publications (2)

Publication Number Publication Date
TW201445746A true TW201445746A (zh) 2014-12-01
TWI505477B TWI505477B (zh) 2015-10-21

Family

ID=51984139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123833A TWI505477B (zh) 2013-05-31 2013-07-03 薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置

Country Status (3)

Country Link
US (1) US9391169B2 (zh)
CN (1) CN104218090B (zh)
TW (1) TWI505477B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966740B (zh) * 2015-07-21 2018-02-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107481936A (zh) * 2017-08-07 2017-12-15 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制备方法
US10516058B2 (en) 2017-08-07 2019-12-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Low temperature polysilicon thin film transistor and preparation method thereof
KR20210108508A (ko) * 2020-02-24 2021-09-03 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치 및 이의 제조 방법
CN112242298B (zh) * 2020-09-14 2022-06-07 北海惠科光电技术有限公司 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板
CN112909087A (zh) * 2021-03-08 2021-06-04 滁州惠科光电科技有限公司 一种显示面板、薄膜晶体管及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101647113B (zh) * 2007-03-23 2012-03-21 株式会社半导体能源研究所 半导体装置及其制造方法
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
WO2011001704A1 (ja) * 2009-07-03 2011-01-06 シャープ株式会社 薄膜トランジスタおよびその製造方法
US9012333B2 (en) * 2009-09-09 2015-04-21 Spansion Llc Varied silicon richness silicon nitride formation
KR101132119B1 (ko) * 2010-03-10 2012-04-05 삼성모바일디스플레이주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR102029986B1 (ko) * 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN104218090B (zh) 2017-01-04
US9391169B2 (en) 2016-07-12
TWI505477B (zh) 2015-10-21
CN104218090A (zh) 2014-12-17
US20140353689A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
TWI505477B (zh) 薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置
TWI437642B (zh) 半導體裝置的製造方法
KR101623961B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN101465296B (zh) 薄膜晶体管及其制造方法和显示装置
KR20120084133A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7638806B2 (en) Thin-film semiconductor device, display, and method for manufacturing thin film semiconductor device
TWI543270B (zh) 具有改善的蝕刻角度的閘極絕緣層及其形成方法
US7859055B2 (en) Thin film transistor
KR20120028247A (ko) 박막 트랜지스터
TW201528524A (zh) 薄膜電晶體及其製造方法和應用
US20230274997A1 (en) Nitrogen-rich silicon nitride films for thin film transistors
JP2012119691A (ja) 薄膜トランジスタの製造方法
TWI567828B (zh) 製造閘極絕緣層的方法
KR100731430B1 (ko) 이중 활성층을 갖는 박막트랜지스터 및 그 제조방법과,상기 박막트랜지스터를 사용한 평판표시장치,유기전계발광표시장치 및 액정표시장치
WO2011135874A1 (ja) 半導体装置およびその製造方法ならびに表示装置
CN103928391A (zh) 半导体结构的形成方法
EP3340309B1 (en) Thin film transistor and manufacturing method thereof
WO2020257314A1 (en) Method of forming inductively coupled high density plasma films for thin film transistor structures
KR101201316B1 (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
JP2003197618A (ja) 薄膜形成方法
TWI773844B (zh) 薄膜電晶體及其製造方法
Zhang et al. Decreasing the off-current for Vertical TFT by Using an Insulating Layer between Source and Drain
JPH04345069A (ja) 半導体装置