KR20120084133A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120084133A
KR20120084133A KR1020110005482A KR20110005482A KR20120084133A KR 20120084133 A KR20120084133 A KR 20120084133A KR 1020110005482 A KR1020110005482 A KR 1020110005482A KR 20110005482 A KR20110005482 A KR 20110005482A KR 20120084133 A KR20120084133 A KR 20120084133A
Authority
KR
South Korea
Prior art keywords
silicon nitride
thin film
nitride film
film transistor
oxide
Prior art date
Application number
KR1020110005482A
Other languages
English (en)
Other versions
KR101832361B1 (ko
Inventor
유형석
김주한
이제훈
김성훈
이정규
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110005482A priority Critical patent/KR101832361B1/ko
Priority to US13/243,649 priority patent/US20120181533A1/en
Priority to JP2011252622A priority patent/JP5992675B2/ja
Priority to CN2012100095638A priority patent/CN102610618A/zh
Publication of KR20120084133A publication Critical patent/KR20120084133A/ko
Application granted granted Critical
Publication of KR101832361B1 publication Critical patent/KR101832361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 위치하는 게이트선, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터의 게이트 전극과 박막 트랜지스터의 반도체 사이에 위치하는 게이트 절연막, 박막 트랜지스터와 연결되어 있는 화소 전극, 화소 전극과 박막 트랜지스터 사이에 위치하는 보호막을 포함하고, 게이트 절연막 및 상기 보호막 중 적어도 하나는 질화 규소막을 포함하고, 질화 규소막은 2×1022㎤ 이하 또는 4at% 이하로 수소를 포함한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{Thin film transistor array panel}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 소스 전극과 드레인 전극 사이 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 게이트 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다.
이 때, 박막 트랜지스터의 반도체층은 다결정 규소(polycrystalline silicon, polysilicon), 비정질 규소(amorphous silicon) 또는 산화물 반도체로 이루어진다.
박막 트랜지스터의 게이트 절연막 또는 보호막은 산화 실리콘막 또는 질화 규소막을 형성할 수 있다.
그러나 산화 실리콘막은 증착 속도가 느리고, 건식 식각시 식각 시간이 오래 걸리며 식각시에 파티클이 많이 발생하는 문제점이 있다.
그리고 질화 규소막은 증착시 수소의 환원작용으로 산화물 반도체의 산화물이 환원되어 박막 트랜지스터의 전기적 특성이 악화되는 문제점이 있다.
따라서 본 발명은 박막 트랜지스터의 전기적 특성이 감소하지 않는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 위치하는 게이트선, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터의 게이트 전극과 박막 트랜지스터의 반도체 사이에 위치하는 게이트 절연막, 박막 트랜지스터와 연결되어 있는 화소 전극, 화소 전극과 박막 트랜지스터 사이에 위치하는 보호막을 포함하고, 게이트 절연막 및 상기 보호막 중 적어도 하나는 질화 규소막을 포함하고, 질화 규소막은 2×1022㎤ 이하 또는 4at% 이하로 수소를 포함한다.
상기 질화 규소막의 굴절율은 1.86~2.0일 수 있다.
상기 질화 규소막은 박막의 밀도가 다른 제1 질화 규소막 및 제2 질화 규소막으로 이루어질는 박막 수 있다.
상기 제1 질화 규소막은 상기 제2 질화 규소막보다 상기 반도체에 인접하게 위치할 수 있다.
상기 제1 질화 규소막의 밀도가 상기 제2 질화 규소막의 밀도보다 높을 수 있다.
상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O) 중 하나로 이루어질 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트 전극을 형성하는 단계, 게이트 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체를 형성하는 단계, 반도체 위에 소스 전극 및 드레인 전극을 형성하는 단계, 소스 전극 및 드레인 전극 위에 보호막을 형성하는 단계, 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 게이트 절연막 및 상기 보호막 중 적어도 하나는 질화 규소막을 포함하고, 질화 규소막은 증착 챔버의 압력을 1,500mTorr이하로 유지하고, N2/SiH4의 유량비가 80이상을 유지하여 형성한다.
상기 질화 규소막은 수소가 2×1022㎤ 이하 또는 4at% 이하로 포함되도록 형성할 수 있다.
상기 질화 규소막의 굴절율은 1.86~2.0으로 형성할 수 있다.
상기 게이트 절연막 또는 상기 보호막은 밀도가 다른 제1 질화 규소막 및 제2 질화 규소막을 포함하도록 형성할 수 있다.
상기 반도체는 산화물 반도체로 형성할 수 있다.
상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O) 중 하나로 형성할 수 있다.
본 발명에서와 같이 게이트 절연막의 수소 함량을 조절하면 산화규소로 이루어진 게이트 절연막을 사용하지 않고 질화 규소로 이루어진 게이트 절연막으로도 산화 규소로 이루어진 게이트 절연막 수준의 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.
그리고 산화 규소로 이루어진 게이트 절연막 또는 보호막을 사용하지 않으므로 식각시에 파티클의 발생 또한 감소시킬 수 있어 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터이다.
도 2 및 도 3은 도 1의 박막 트랜지스터를 제조하는 방법을 순서대로 도시한 단면도이다.
도 4는 본 발명과 종래 기술에 따라서 형성한 질화 규소막 내에 포함되는 수소 함량을 측정한 FT-IR분석 그래프이다.
도 5은 종래 기술에 따라 형성한 게이트 절연막 및 보호막을 포함하는 박막 트랜지스터의 Ids 그래프이다.
도 6 및 도 7은 본 발명의 한 실시예에 따라 형성한 게이트 절연막 및 보호막을 포함하는 박막 트랜지스터의 Ids 그래프이다.
도 8는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 8의 IX-IX선을 따라 절단한 단면도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 밖에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
그럼 이하에서 첨부된 도면을 참조하여 본 발명에 따른 박막 트랜지스터 및 그 제조 방법에 대해서 구체적으로 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터이다.
도 1에 도시한 바와 같이, 기판(100) 위에 게이트 전극(124)이 형성되어 있고, 게이트 전극(124) 위에 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화 규소막을 포함하고, 질화 규소막 내의 수소 함량은 2×1022/㎠ 이하 또는 4at% 이내로 포함한다. 그리고 질화 규소막의 굴절율은 1.86~2.0일 수 있다.
게이트 절연막(140) 위에는 산화물 반도체(154)가 위치한다. 산화물 반도체(154)는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물이거나, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)로 이루어질 수 있다.
산화물 반도체는 비정질 규소에 비해서 전하의 유효 이동도(effective mobility)가 크고, 안정성(stability)이 우수한 특성을 가진다. 이러한 산화물 반도체는 후술하는 소스 전극 및 드레인 전극과의 오믹 접촉 특성이 좋으므로 별도의 저항성 접촉 부재를 형성하지 않을 수 있다.
게이트 절연막(140) 위에는 산화물 반도체(154)와 중첩하며 서로 마주하는 소스 전극(173) 및 드레인 전극(175)이 위치한다. 소스 전극(173) 및 드레인 전극(175)은 산화물 반도체와 오믹 컨택(ohmic contact)을 형성할 수 있는 물질로 형성할 수 있으며, 저저항 금속을 포함하여 복수층으로 형성할 수 있다.
소스 전극(173) 및 드레인 전극(175) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 게이트 절연막(140)과 동일한 물질로 형성하거나, 유전율이 4.0이하의 저유전율 유기 물질로 형성할 수 있다.
그럼 이러한 박막 트랜지스터를 제조 방법에 대해서 도 2 및 3과 기 설명한 도 1을 참조하여 구체적으로 설명한다.
도 2 및 도 3은 도 1의 박막 트랜지스터를 제조하는 방법을 순서대로 도시한 단면도이다.
먼저, 도 2에 도시한 바와 같이, 기판(100) 위에 금속막을 형성한 후 패터닝하여 게이트 전극(124)을 형성한다.
그리고 게이트 전극(124) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 반응성 화학 기상 증착법, 반응성 스퍼터링법 등으로 형성할 수 있으며, 바람직하게는 저온 화학 기상 증착법 또는 저온 반응성 스퍼터링법 등으로 형성할 수 있다.
게이트 절연막(140)은 질화 규소막을 포함하고, 질화 규소막은 증착 공정에서 발생할 수 있는 수소(H) 라디칼의 수를 최소화할 수 있도록 공정 조건을 조절하여, 질화 규소막 내에 수소가 2×1022㎤ 이하 또는 4at% 이하로 포함되도록 한다. 이때, 질화 규소막에서 Si-H 확장 면적(stretching area)/N-H 확장 면적의 비율은 1 이상인 것이 바람직하다.
예를 들어, 저온 화학 기상 증착법으로 형성할 때 파워를 1,000W, 압력을 1,000mT, 온도를 280℃로 설정한다. 그리고 주입되는 질소(N2) 가스를 8,000sccm, SiH4를 100sccm으로 주입하면 게이트 절연막 내의 수소의 함량은 1.5×1022㎤을 얻을 수 있다.
이와 달리, SiN4를 80sccm로 주입할 경우에 수소 함량은 1.4×1022㎤일 수 있다.
도 4는 본 발명과 종래 기술에 따라서 형성한 질화 규소막 내에 포함되는 수소 함량을 측정한 FT-IR분석 그래프이다. 빨간색 그래프는 본 발명에 따른 질화 규소막 내의 수소 함량을 측정한 그래프이고, 초록색 그래프는 종래 기술에 따른 질화 규소막 내의 수소 함량을 측정한 그래프이다.
도 4를 참조할 때, 본 발명에 따른 그래프의 N-H 의 피크가 종래 기술에 따른 N-H 피크보다 감소된 것을 알 수 있다.
다음, 도 3에 도시한 바와 같이, 게이트 절연막(140) 위에 산화물 반도체(154)를 형성한다. 산화물 반도체 물질을 도포한 후 패터닝하여 형성할 수 있다. 또한 산화물 반도체 물질은 용액으로 잉크젯 방식으로 형성할 수도 있다. 잉크젯 방식으로 산화물 반도체를 형성할 경우 산화물 반도체를 가두기 위한 격벽 등을 형성할 수 있다.
이후 산화물 반도체(154) 위에 금속막을 증착한 후 패터닝하여 소스 전극(173) 및 드레인 전극(175)를 형성한다.
다음 도 1에 도시한 바와 같이, 소스 전극(173) 및 드레인 전극(175) 위에 보호막(180)을 형성한다.
보호막(180)은 질화 규소막 또는 질화 규소막을 포함하는 이중막으로 형성할 수 있다. 질화 규소막은 게이트 절연막(140)의 질화 규소막과 동일한 방법으로 형성하여 질화 규소막 내에 수소가 2×1022㎤ 이하 또는 4at% 이하로 포함되도록 한다. 이때, 질화 규소막에서 Si-H 확장 면적(stretching area)/N-H 확장 면적의 비율은 1 이상인 것이 바람직하다.
본 발명에서와 같은 방법으로 질화 규소막을 포함하는 게이트 절연막 또는 보호막을 형성하면 종래보다 박막 트랜지스터의 전기적 특성이 향상된 박막 트랜지스터 표시판을 얻을 수 있다.
도 5은 종래 기술에 따라 형성한 게이트 절연막 및 보호막을 포함하는 박막 트랜지스터의 Ids 그래프이고, 도 6 및 도 7은 본 발명의 한 실시예에 따라 형성한 게이트 절연막 및 보호막을 포함하는 박막 트랜지스터의 Ids 그래프이다.
이때 게이트 절연막 및 보호막은 이중막으로 형성될 수 있으며, 누설 전류를 감소시키기 위해서 채널과 인접한 부분에는 고밀도의 박막을 형성하고, 채널과 접촉하지 않는 부분에는 증착 시간이 짧은 저밀도의 박막을 형성한다.
도 5의 게이트 절연막은 370℃에서 4,000Å의 두께로 형성한 저밀도의 질화 규소막으로 이루어진 제1 게이트 절연막, 370℃에서 500Å의 두께로 형성한 고밀도의 질화 규소막으로 이루어진 제2 게이트 절연막을 포함한다. 그리고 보호막은 245℃에서 2,000Å의 두께로 형성한 질화 규소막으로 이루어진 보호막을 포함한다.
이때, 종래 기술에 따른 도 6의 게이트 절연막은 질소(N2) 가스를 3,000 내지 8,000sccm, SiH4를 100초과 내지 140이하로 N2/SiH4 비가 80미만이다.
그리고 도 6의 게이트 절연막은 370℃에서 4,000Å의 두께로 형성한 저밀도의 질화 규소막으로 이루어진 제1 게이트 절연막, 370℃에서 500Å의 두께로 형성한 고밀도의 질화 규소막으로 이루어진 제2 게이트 절연막을 포함한다. 그리고 보호막은 150℃에서 2,000Å의 두께로 형성한 고밀도의 질화 규소막으로 이루어진 제1 보호막 및 245℃에서 1,000Å의 두께로 형성한 저밀도의 질화 규소막으로 이루어진 제2 보호막을 포함한다.
그리고 도 7의 게이트 절연막은 370℃에서 4,000Å의 두께로 형성한 저밀도의 질화 규소막으로 이루어진 제1 게이트 절연막, 370℃에서 500Å의 두께로 형성한 고밀도의 질화 규소막으로 이루어진 제2 게이트 절연막을 포함한다. 그리고 보호막은 245℃에서 2,000Å의 두께로 형성한 고밀도의 질화 규소막으로 이루어진 제1 보호막 및 245℃에서 1,000Å의 두께로 형성한 저밀도의 질화 규소막으로 이루어진 제2 보호막을 포함한다.
이때, 본 발명의 한 실시예에 따라서 형성한 도 6의 제2 게이트 절연막과 도 7의 제1 보호막은 질소(N2) 가스를 8,000sccm, SiH4를 80sccm 내지 100sccm으로 N2 /SiH4 비가 80이상이 되도록 주입하여 형성한 박막으로 제2 게이트 절연막 내의 수소 함량은 1.5×1022㎤이다.
도 5을 참조하면, 종래 기술에 따른 박막 트랜지스터는 반도체의 특성을 나타내지 못하며 도체의 특성을 나타낸다. 그러나 도 6 및 도 7을 참조하면, V-I 그래프가 정상적인 V-I 그래프를 그리고 있으며, 실시예 1 내지 9의 그래프의 편차가 심하지 않는 것을 알 수 있다.
그럼 이하에서 기 설명한 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판에 대해서 구체적으로설명한다.
도 8는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 8의 IX-IX선을 따라 절단한 단면도이다.
도 8 및 도 9에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 게이트 전극(124)을 포함한다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있으며, 게이트 절연막(140)은 질화 규소막으로 이루어지는 단층으로 이루어질 수 있으나, 누설 전류 및 증착 시간을 고려해서 박막의 밀도가 다른 이중막으로 형성할 수 있다. 즉, 증착 속도가 빠르나 저밀도인 질화 규소막을 형성하고, 저밀도 질화 규소막 위에 증착 속도는 느리나 고밀도로 누설 전류를 감소시키는 고밀도 질화 규소막을 형성할 수 있다. 게이트 절연막(140)은 2,000 Å 내지 5,000Å의 두께로 형성할 수 있으며,
질화 규소막의 수소 함량은 1.4×1021/cm2인 것이 바람직하다. 복층으로 형성할 경우 상부에 위치하는 막의 수소 함량이 하부에 위치하는 막의 수소 함량보다 낮을 수 있다.
게이트 절연막(140) 위에는 게이트 전극(124)과 중첩하며 섬 모양의 산화물 반도체(154)가 형성되어 있다.
산화물 반도체(154)는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물을 사용하거나 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)을 사용한다.
산화물 반도체(154) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극 (175)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압을 전달하며, 각 데이터선(171)은 산화물 반도체(154)와 중첩하는 소스 전극(173)을 포함한다.
드레인 전극(175)은 산화물 반도체(154)와 중첩하며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 산화물 반도체(154)과 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 산화물 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 위에는 채널을 보호하는 보호막(180)이 형성되어 있다. 보호막(180)은 질화 규소로 이루어지는 질화 규소막을 포함한다.
보호막(180)은 게이트 절연막(140)과 동일하게 형성될 수 있으며, 단층 또는 복수층으로 이루어질 수 있다.
보호막(180)은 드레인 전극(175)을 노출하는 접촉구멍(185)을 포함한다.
보호막(180) 위에는 접촉 구멍(185)을 통해서 드레인 전극(175)과 연결되는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 투명한 도전 물질로 이루어진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 절연 기판 124: 게이트 전극
140: 게이트 절연막 154: 산화물 반도체
173: 소스 전극 175: 드레인 전극
191: 화소 전극

Claims (12)

  1. 절연 기판,
    상기 절연 기판 위에 위치하는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터의 게이트 전극과 상기 박막 트랜지스터의 반도체 사이에 위치하는 게이트 절연막,
    상기 박막 트랜지스터와 연결되어 있는 화소 전극,
    상기 화소 전극과 상기 박막 트랜지스터 사이에 위치하는 보호막
    을 포함하고,
    상기 게이트 절연막 및 상기 보호막 중 적어도 하나는 질화 규소막을 포함하고,
    상기 질화 규소막은 2×1022㎤ 이하 또는 4at% 이하로 수소를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 질화 규소막은 박막의 밀도가 다른 제1 질화 규소막 및 제2 질화 규소막으로 이루어지는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 질화 규소막의 굴절율은 1.86~2.0인 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 제1 질화 규소막은 상기 제2 질화 규소막보다 상기 반도체에 인접하게 위치하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제1 질화 규소막의 밀도가 상기 제2 질화 규소막의 밀도보다 높은 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O) 중 하나로 이루어져 있는 박막 트랜지스터 표시판.
  7. 절연 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선을 형성하는 단계,
    상기 게이트선 및 데이터선과 연결되는 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 보호막을 형성하는 단계,
    상기 보호막 위에 위치하며 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계
    를 포함하고,
    상기 보호막 및 상기 박막 트랜지스터의 게이트 전극과 반도체 사이에 위치하는 게이트 절연막 중 적어도 하나는 질화 규소막을 포함하고,
    상기 질화 규소막은 증착 챔버의 압력을 1,500mTorr이하로 유지하고, N2/SiH4의 유량비가 80이상을 유지하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 질화 규소막은 수소가 2×1022㎤ 이하 또는 4at% 이하로 포함되도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제7항에서,
    상기 질화 규소막의 굴절율은 1.86~2.0로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제8항에서,
    상기 게이트 절연막 또는 상기 보호막은 밀도가 다른 제1 질화 규소막 및 제2 질화 규소막을 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제8항에서,
    상기 반도체는 산화물 반도체로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O) 중 하나로 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020110005482A 2011-01-19 2011-01-19 박막 트랜지스터 표시판 및 그 제조 방법 KR101832361B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110005482A KR101832361B1 (ko) 2011-01-19 2011-01-19 박막 트랜지스터 표시판 및 그 제조 방법
US13/243,649 US20120181533A1 (en) 2011-01-19 2011-09-23 Thin film transistor array panel
JP2011252622A JP5992675B2 (ja) 2011-01-19 2011-11-18 薄膜トランジスター表示板およびその製造方法
CN2012100095638A CN102610618A (zh) 2011-01-19 2012-01-13 薄膜晶体管阵列面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005482A KR101832361B1 (ko) 2011-01-19 2011-01-19 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120084133A true KR20120084133A (ko) 2012-07-27
KR101832361B1 KR101832361B1 (ko) 2018-04-16

Family

ID=46490106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005482A KR101832361B1 (ko) 2011-01-19 2011-01-19 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20120181533A1 (ko)
JP (1) JP5992675B2 (ko)
KR (1) KR101832361B1 (ko)
CN (1) CN102610618A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385913B1 (ko) * 2012-09-26 2014-04-15 가부시끼가이샤 도시바 박막 트랜지스터 및 표시 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5842008B2 (ja) * 2011-10-24 2016-01-13 パナソニック株式会社 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102099445B1 (ko) * 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
CN102800709B (zh) 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
KR102029986B1 (ko) 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
TWI515912B (zh) * 2013-05-08 2016-01-01 友達光電股份有限公司 半導體元件
WO2014192210A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer
JP6357665B2 (ja) * 2014-12-05 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
US10372274B2 (en) 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
CN106571399A (zh) * 2016-11-08 2017-04-19 深圳市华星光电技术有限公司 一种薄膜晶体管及薄膜晶体管的制作方法
CN107516662B (zh) * 2017-07-31 2020-08-11 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109887934A (zh) * 2019-02-28 2019-06-14 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管及其阵列基板、显示面板
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN117157768A (zh) * 2022-03-30 2023-12-01 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100811A (ja) * 1998-09-18 2000-04-07 Rohm Co Ltd 半導体装置の製造方法
JP3948365B2 (ja) * 2002-07-30 2007-07-25 株式会社島津製作所 保護膜製造方法および有機ｅｌ素子
JP4170120B2 (ja) * 2003-03-19 2008-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090255759A1 (en) * 2008-04-10 2009-10-15 Barnes Gregory K Ladder stabilizing and standoff system
CN100446274C (zh) * 2005-07-07 2008-12-24 友达光电股份有限公司 像素电极的开关元件及其制造方法
JP2007048571A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 有機ｅｌ装置の製造方法、電子機器
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2008123264A1 (en) * 2007-03-23 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008282903A (ja) * 2007-05-09 2008-11-20 Nec Electronics Corp 半導体装置およびその製造方法
TWI345836B (en) * 2007-06-12 2011-07-21 Au Optronics Corp Dielectric layer and thin film transistor,display planel,and electro-optical apparatus
CN101104925A (zh) * 2007-08-21 2008-01-16 西安电子科技大学 电子回旋共振等离子体化学汽相淀积氮化硅薄膜的方法
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR102068632B1 (ko) * 2009-03-12 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9024311B2 (en) * 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
US20120104403A1 (en) * 2009-07-03 2012-05-03 Sharp Kabushiki Kaisha Thin film transistor and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385913B1 (ko) * 2012-09-26 2014-04-15 가부시끼가이샤 도시바 박막 트랜지스터 및 표시 장치

Also Published As

Publication number Publication date
KR101832361B1 (ko) 2018-04-16
CN102610618A (zh) 2012-07-25
US20120181533A1 (en) 2012-07-19
JP5992675B2 (ja) 2016-09-14
JP2012151443A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
KR101832361B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
USRE48290E1 (en) Thin film transistor array panel
US10192992B2 (en) Display device
US11594639B2 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
TWI478355B (zh) 薄膜電晶體
US9184181B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
TWI405335B (zh) 半導體結構及其製造方法
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103403873A (zh) 偏移电极tft结构
US11054707B2 (en) Method of manufacturing via hole, method of manufacturing array substrate, and array substrate
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
KR20100030068A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US8748222B2 (en) Method for forming oxide thin film transistor
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
KR20120010537A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
CN102376721B (zh) 薄膜晶体管阵列基板及其制造方法
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant