CN103762246B - 一种薄膜电晶体场效应管及其制造方法 - Google Patents
一种薄膜电晶体场效应管及其制造方法 Download PDFInfo
- Publication number
- CN103762246B CN103762246B CN201310726226.5A CN201310726226A CN103762246B CN 103762246 B CN103762246 B CN 103762246B CN 201310726226 A CN201310726226 A CN 201310726226A CN 103762246 B CN103762246 B CN 103762246B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide semiconductor
- gate electrode
- insulating layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000012528 membrane Substances 0.000 title abstract 2
- 239000010410 layer Substances 0.000 claims abstract description 206
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 239000011241 protective layer Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000004132 cross linking Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 230000002459 sustained effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 12
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种薄膜电晶体场效应管及其制造方法。该场效应管包括：衬底；栅电极、源电极和漏电极；以及氧化物半导体层；其中，所述氧化物半导体层包括分别与所述源电极和漏电极电接触的源区和漏区，和用以提供源电极和漏电极之间导电沟道的沟道区，其中，在所述氧化物半导体层与用于电接触栅电极的栅区之间设置栅电极绝缘层，以及在氧化物半导体层上设置氧化物半导体保护层。采用本发明可避免半导体氧化物层在器件制备过程中受到损伤，从而提高了器件的导电特性和结构完整性。
Description
技术领域
本发明涉及半导体制造技术领域，具体而言，涉及一种薄膜电晶体场效应管及其制造方法。
背景技术
目前，薄膜场效应晶体管（Thin Film Transistor，简称TFT）以其优良的性能广泛用于集成电路（Integrated Circuit，简称IC）、图像显示器件驱动电路中。作为实现TFT器件源漏电极之间电荷传输的通道，场效应管的沟道层是TFT器件的一个重要结构，沟道层的结构与性能直接影响器件成品的电学性能。沟道层可选用半导体薄膜材料，已知有基于硅的半导体材料，以及氧化物半导体材料。一种氧化物半导体材料的例子如氧化铟镓锌材料(Indium Gallium Zinc Oxide，简称IGZO）。
此外，根据源漏电极与有源层的接触方式，TFT可分为顶栅结构和底栅结构，如图1a和1b所示。每种TFT结构的制备过程中，都会经过多次高温过程、接触到多种化学试剂。因此，半导体氧化物层14，也就是前述的沟道层不免受到后续制备工艺的影响。例如，顶栅底接触薄膜电晶体场效应管的制作方式，通常是在沉积的半导体氧化物层14上，进一步采用例如等离子体增强化学气相沉积（Plasma Enhanced Chemical Vapor Deposition，简称为PECVD）工艺生长栅电极绝缘层（Gate Isolation，简称GI）12或者钝化层PV（Passivation）11。这种制备方法使半导体氧化物直接暴露在电浆环境中，很容易导致氧化物半导体表面出现界面损伤，降低器件沟道的电学性能，从而降低器件的性能。
因此，为避免半导体氧化物层在器件制备过程中受到损伤，而降低其导电特性和结构完整性，需要一种带有对半导体氧化物层进行保护的结构的TFT器件或TFT器件制备工艺。
发明内容
本发明所要解决的技术问题之一是为避免半导体氧化物被后续等离子体气相沉积等工艺步骤损伤。
为了解决上述技术问题，本发明提供了一种具有保护层结构的薄膜电晶体场效应管，其包括：
衬底；
栅电极、源电极和漏电极；以及
氧化物半导体层；其中，
所述氧化物半导体层包括分别与所述源电极和漏电极电接触的源区和漏区，和用以提供源电极和漏电极之间导电沟道的沟道区，其中，在所述氧化物半导体层与用于电接触栅电极的栅区之间设置栅电极绝缘层，以及在氧化物半导体层上设置氧化物半导体保护层。
根据本发明的一个实施例，相对于所述衬底而言，与所述栅电极电接触的栅区设置在所述栅电极绝缘层上方。
根据本发明的一个实施例，相对于所述衬底而言，与所述栅电极电接触的栅区设置在所述栅电极绝缘层下方。
根据本发明的一个实施例，所述栅极绝缘层和栅电极上表面形成钝化层。
根据本发明的一个实施例，所述半导体氧化物层以及源电极和漏电极的上表面形成钝化层。
根据本发明的一个实施例，所述保护层的材料为有机光感应交联性薄膜。
根据本发明的一个实施例，以所述半导体氧化物保护层为掩模将其与所述氧化物半导体层同时图案化形成。
根据本发明的一个实施例，在所述半导体氧化物层图案化之后，对整个氧化物半导体层进行涂敷形成保护层。
根据本发明的一个实施例，所述氧化物半导体层为氧化铟镓锌层。
根据本发明的另一个方面，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上图案化形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述氧化物半导体层的露出的表面上全面涂敷形成保护层；
在所述源电极和漏电极、所述保护层以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成栅电极。
根据本发明的一个实施例，在所述栅电极绝缘层和所述栅电极上采用CVD工艺形成钝化层。
根据本发明的一个实施例，采用PECVD工艺形成所述栅电极绝缘层。
根据本发明的一个实施例，所述保护层采用的材料是有机光感应交联性薄膜。
在本发明的又一方面中，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
以保护层作为掩膜在所述基底绝缘层上图案化形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述源电极和漏电极、所述保护层以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成栅电极。
在本发明的又一方面中，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述氧化物半导体层的露出的表面上全面涂敷形成保护层；
在所述保护层上形成钝化层。
根据本发明的一个实施例，在部分所述栅电极绝缘层、保护层以及源电极和漏电极上采用CVD工艺形成钝化层。
在本发明的又一方面中，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极以及部分基底绝缘层上形成栅电极绝缘层；
以保护层为掩膜在所述栅电极绝缘层上图案化形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述保护层上形成钝化层。
根据本发明的一个实施例，在部分所述栅电极绝缘层、保护层以及源电极和漏电极上采用CVD工艺形成钝化层。
在根据本发明的技术方案形成的场效应晶体管中，保护层覆盖氧化物保护层的上表面甚至侧壁，使保护层对半导体氧化物层的保护更全面，达到更好的防护效果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1a和图1b显示了现有技术中所采用的TGBC结构和共平面结构（co-planar）的薄膜电晶体器件的结构图；
图2a和图2b分别显示了根据本发明的实施例针对TGBC结构和共平面结构（co-planar）的半导体氧化物层上形成保护层的第一种结构；
图3a和图3b分别显示了根据本发明的实施例针对TGBC结构和共平面结构（co-planar）的半导体氧化物层上形成保护层的第二种结构。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
PECVD等离子体增强化学气相沉积法是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。为了使化学反应能在较低的温度下进行，利用了等离子体的活性来促进反应，因而这种CVD称为等离子体增强化学气相沉积（PECVD）。
在PECVD工艺中由于等离子体中高速运动的电子撞击到中性的反应气体分子，就会使中性反应气体分子变成碎片或处于激活的状态容易发生反应。衬底温度通常保持在350℃左右就可以得到良好的SiOx或SiNx薄膜，可以作为集成电路最后的钝化保护层，提高集成电路的可靠性。但是，该工艺的实施如前所述会对半导体氧化物材料的导电性能产生不好的影响。例如，如图1a和1b所示，在后续的GI CVD或者PVCVD工艺中，会对半导体氧化物IGZO材料层产生不好的影响。
此外，半导体器件制备过程中需要多步光刻工艺（Photo Engraving Process，简称PEP）对结构进行图案化。每一次PEP光刻工艺都需要昂贵的掩模板，这大大增加了器件的制作成本，并且多次光刻工艺增加了结构间相互对准难度，导致增加了工艺难度，降低了器件的成品率。因此，减少PEP步骤数目是半导体器件制备领域中一直追求的目标。
如图2a所示，其中显示了根据本发明一个实施例针对图1a所示的结构增加保护层15的半导体器件示意图。
在该结构中，其通常包括衬底13；栅电极G、源电极S和漏电极D；以及氧化物半导体层14。
氧化物半导体层14包括分别与源电极S和漏电极D电接触的源区和漏区，和用以提供源电极S和漏电极D之间导电沟道的沟道区。如图2a所示，在氧化物半导体层14与用于电接触栅电极103的栅区之间设置栅电极绝缘层GI12，以及在氧化物半导体层14上设置氧化物半导体保护层15。
设置氧化物半导体保护层15是为了防止后续工艺例如GI层12的形成工艺对氧化物半导体造成影响，从而影响整个器件的导电性能。
作为本发明的一个例子，用于保护层15的材料可以为有机光感应交联性薄膜。但本发明并不限于此，本发明的主旨是在半导体氧化物上形成保护，以不受后续工艺的影响。
如图2a所示，在顶栅底接触（Top Gate Bottom Contact，简称为TGBC）结构中，与栅电极G电接触的栅区相对于衬底13而言，设置在栅电极绝缘层GI12的上方。最后，为了保护整个器件，通常会在栅极绝缘层12和与栅电极G接触的栅区上表面进一步形成钝化层PV11。
本发明同样适用于共平面（co－planar）结构，如图2b所示。在该结构中，与栅电极G电接触的栅区相对于衬底13而言，设置在栅电极绝缘层12的下方。同样，最后，为了对器件进行保护，在半导体氧化物层14以及源与电极和漏电极接触的源区和漏区上表面形成钝化层PV11。
为了节省PEP光刻步骤，最简单的方式是以半导体氧化物保护层为掩模将其与氧化物半导体材料同时图案化形成带有保护层15的氧化物半导体层14。
但是这样做之后，虽然可以对半导体氧化物层14的上表面进行有效的保护，但其侧面仍然可能暴露在后续的CVD电浆环境中。因此，为了提供全面可靠的保护，可以在半导体氧化物层图案化形成之后，再对整个氧化物半导体层14进行涂敷形成保护层15。如图3a和3b所示。
本领域的技术人员可以知晓任何可以作为氧化物半导体层的材料，例如包括但不限于氧化铟镓锌材料（IGZO）。
根据本发明的另一个方面，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上图案化形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述氧化物半导体层的露出的表面上全面涂敷形成保护层；
在所述源电极和漏电极、所述保护层以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成栅电极。
根据本发明的一个实施例，在栅电极绝缘层和所述栅电极上采用CVD工艺形成钝化层。
根据本发明的一个实施例，采用PECVD工艺形成栅电极绝缘层。
根据本发明的一个实施例，所述保护层采用的材料是有机光感应交联性薄膜。
在本发明的又一方面中，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
以保护层作为掩膜在所述基底绝缘层上图案化形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述源电极和漏电极、所述保护层以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成栅电极。
在本发明的又一方面中，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述氧化物半导体层的露出的表面上全面涂敷形成保护层；
在所述保护层上形成钝化层。
根据本发明的一个实施例，在部分所述栅电极绝缘层、保护层以及源电极和漏电极上采用CVD工艺形成钝化层。
在本发明的又一方面中，还提供了一种薄膜电晶体场效应管的制造方法，其包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极以及部分基底绝缘层上形成栅电极绝缘层；
以保护层为掩膜在所述栅电极绝缘层上图案化形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述保护层上形成钝化层。
根据本发明的一个实施例，在部分所述栅电极绝缘层、保护层以及源电极和漏电极上采用CVD工艺形成钝化层。
虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (15)
1.一种薄膜电晶体场效应管，其特征在于，包括：
衬底；
栅电极、源电极和漏电极；以及
氧化物半导体层；其中，
所述氧化物半导体层包括分别与所述源电极和漏电极电接触的源区和漏区，和用以提供源电极和漏电极之间导电沟道的沟道区，其中，在所述氧化物半导体层与用于电接触栅电极的栅区之间设置栅电极绝缘层，以及只在氧化物半导体层上设有的保护层，其中以保护层为掩膜将所述保护层与所述氧化物半导体层同时图案化形成，所述保护层的材料为有机光感应交联性薄膜并采用涂敷方式以覆盖在所述氧化物半导体层上。
2.如权利要求1所述的薄膜电晶体场效应管，其特征在于，相对于所述衬底而言，与所述栅电极电接触的栅区设置在所述栅电极绝缘层上方。
3.如权利要求1所述的薄膜电晶体场效应管，其特征在于，相对于所述衬底而言，与所述栅电极电接触的栅区设置在所述栅电极绝缘层下方。
4.如权利要求2所述的薄膜电晶体场效应管，其特征在于，所述栅电极绝缘层和栅电极上表面形成钝化层。
5.如权利要求3所述的薄膜电晶体场效应管，其特征在于，所述氧化物半导体层以及源电极和漏电极的上表面形成钝化层。
6.如权利要求4所述的薄膜电晶体场效应管，其特征在于，在所述氧化物半导体层图案化之后，对整个氧化物半导体层进行涂敷形成保护层。
7.如权利要求4所述的薄膜电晶体场效应管，其特征在于，所述氧化物半导体层为氧化铟镓锌层。
8.一种薄膜电晶体场效应管的制造方法，其特征在于，包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上图案化形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述氧化物半导体层的露出的表面上全面涂敷形成保护层，所述保护层的材料为有机光感应交联性薄膜；
在所述源电极和漏电极、所述保护层以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成栅电极。
9.如权利要求8所述的方法，其特征在于，在所述栅电极绝缘层和所述栅电极上采用CVD工艺形成钝化层。
10.如权利要求8所述的方法，其特征在于，采用PECVD工艺形成所述栅电极绝缘层。
11.一种薄膜电晶体场效应管的制造方法，其特征在于，包括以下步骤：
在衬底上形成基底绝缘层；
以保护层作为掩膜在所述基底绝缘层上图案化形成氧化物半导体层，该保护层设置在氧化物半导体层上，所述氧化物半导体层包括源区、漏区和沟道区，所述保护层的材料为有机光感应交联性薄膜并采用涂敷方式以覆盖在所述氧化物半导体层上；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述源电极和漏电极、所述保护层以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成栅电极。
12.一种薄膜电晶体场效应管的制造方法，其特征在于，包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极以及部分基底绝缘层上形成栅电极绝缘层；
在所述栅电极绝缘层上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区和沟道区；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述氧化物半导体层的露出的表面上全面涂敷形成保护层，所述保护层的材料为有机光感应交联性薄膜；
在所述保护层上形成钝化层。
13.如权利要求12所述的方法，其特征在于，在部分所述栅电极绝缘层、保护层以及源电极和漏电极上采用CVD工艺形成钝化层。
14.一种薄膜电晶体场效应管的制造方法，其特征在于，包括以下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极以及部分基底绝缘层上形成栅电极绝缘层；
以保护层为掩膜在所述栅电极绝缘层上图案化形成氧化物半导体层，该保护层设置在氧化物半导体层上，所述氧化物半导体层包括源区、漏区和沟道区，所述保护层的材料为有机光感应交联性薄膜并采用涂敷方式以覆盖在所述氧化物半导体层上；
在所述氧化物半导体层的源区和漏区上分别接触地形成源电极和漏电极，使得所述沟道区介于所述源电极和漏电极之间以作为其导电沟道；
在所述保护层上形成钝化层。
15.如权利要求14所述的制造方法，其特征在于，在部分所述栅电极绝缘层、保护层以及源电极和漏电极上采用CVD工艺形成钝化层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310726226.5A CN103762246B (zh) | 2013-12-25 | 2013-12-25 | 一种薄膜电晶体场效应管及其制造方法 |
| PCT/CN2014/070844 WO2015096239A1 (zh) | 2013-12-25 | 2014-01-17 | 一种薄膜电晶体场效应管及其制造方法 |
| US14/241,355 US20150179801A1 (en) | 2013-12-25 | 2014-01-17 | Thin film transistor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310726226.5A CN103762246B (zh) | 2013-12-25 | 2013-12-25 | 一种薄膜电晶体场效应管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103762246A CN103762246A (zh) | 2014-04-30 |
| CN103762246B true CN103762246B (zh) | 2017-08-11 |
Family
ID=50529454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310726226.5A Active CN103762246B (zh) | 2013-12-25 | 2013-12-25 | 一种薄膜电晶体场效应管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103762246B (zh) |
| WO (1) | WO2015096239A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409361A (zh) * | 2014-12-16 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN105280816A (zh) * | 2015-09-22 | 2016-01-27 | 复旦大学 | 一种使用等离子体交联技术制备有机场效应晶体管介电层的方法 |
| CN110808289A (zh) * | 2019-09-30 | 2020-02-18 | 北京大学深圳研究生院 | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101113370B1 (ko) * | 2009-11-11 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치 |
| KR101913657B1 (ko) * | 2010-02-26 | 2018-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하기 위한 방법 |
| TWI459563B (zh) * | 2011-04-01 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 電晶體陣列基板 |
| CN102280385A (zh) * | 2011-07-25 | 2011-12-14 | 友达光电股份有限公司 | 一种半导体元件的制造方法 |
| CN102664154A (zh) * | 2012-05-21 | 2012-09-12 | 上海交通大学 | 一种用于金属氧化物半导体薄膜晶体管的封装方法 |
-
2013
- 2013-12-25 CN CN201310726226.5A patent/CN103762246B/zh active Active
-
2014
- 2014-01-17 WO PCT/CN2014/070844 patent/WO2015096239A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015096239A1 (zh) | 2015-07-02 |
| CN103762246A (zh) | 2014-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11984451B2 (en) | Display device and method for making the same | |
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| EP2706575B1 (en) | Thin film transistor substrate | |
| US9129992B2 (en) | Method for manufacturing transistor | |
| US8420457B2 (en) | Thin film transistor and method of manufacturing the same | |
| US9252285B2 (en) | Display substrate including a thin film transistor and method of manufacturing the same | |
| KR20120084133A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20140037808A (ko) | 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| CN111341849B (zh) | 显示基板及其制备方法、显示面板 | |
| KR20140066524A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US10644159B2 (en) | Array substrate, method for manufacturing array substrate, and display device | |
| US9484362B2 (en) | Display substrate and method of manufacturing a display substrate | |
| US20150115258A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20150034943A1 (en) | Thin film transistor array substrate | |
| US20220352382A1 (en) | Thin film transistor, method for manufacturing the same, shift register and gate driving circuit | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN103762246B (zh) | 一种薄膜电晶体场效应管及其制造方法 | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| CN105428423A (zh) | 薄膜晶体管及其制造方法 | |
| CN104051472A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN102376721B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US9171864B2 (en) | Display substrate and method of manufacturing the same | |
| US10553614B2 (en) | Thin-film transistor array substrate and manufacturing method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |