TWI459563B - 電晶體陣列基板 - Google Patents
電晶體陣列基板 Download PDFInfo
- Publication number
- TWI459563B TWI459563B TW100111522A TW100111522A TWI459563B TW I459563 B TWI459563 B TW I459563B TW 100111522 A TW100111522 A TW 100111522A TW 100111522 A TW100111522 A TW 100111522A TW I459563 B TWI459563 B TW I459563B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide semiconductor
- pad
- metal oxide
- array substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 58
- 239000010410 layer Substances 0.000 claims description 196
- 239000004065 semiconductor Substances 0.000 claims description 71
- 229910044991 metal oxide Inorganic materials 0.000 claims description 60
- 150000004706 metal oxides Chemical class 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 37
- 239000011241 protective layer Substances 0.000 claims description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 150000001622 bismuth compounds Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 150000002291 germanium compounds Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 150000003304 ruthenium compounds Chemical class 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- -1 cerium oxide Chemical compound 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
本發明是有關於一種顯示器的元件，且特別是有關於一種電晶體陣列基板。
目前已出現一種具有金屬氧化物半導體(Metal Oxide Semiconductor,MOS)的液晶顯示器(Liquid Crystal Display,LCD)。這種液晶顯示器所具有的薄膜電晶體(Thin Film Transistor,TFT)，其半導體層是由金屬氧化物半導體所製作而成。然而，在此液晶顯示器的一般製程中，金屬氧化物半導體容易受到製程用的氣體，例如氫氣，所影響而變成導體。如此，薄膜電晶體會失去開關功能，導致液晶顯示器無法正常地顯示影像。
本發明提供一種電晶體陣列基板，以保護金屬氧化物半導體免於被製程用的氣體所影響。
本發明提出一種電晶體陣列基板，其包括一基板、多條掃描線、多條資料線、多個畫素單元以及多個第一保護墊。這些掃描線與這些資料線皆配置在基板上，並且彼此交錯。各個畫素單元包括一電晶體與一畫素電極。各個電晶體包括一閘極、一汲極、一源極、一金屬氧化物半導體層與一通道保護層。閘極配置於基板上，並電性連接其中一掃描線。汲極電性連接其中一畫素電極。源極電性連接其中一資料線。汲極與源極之間存有一通道間隙。金屬氧化物半導體層配置於閘極與汲極之間，以及閘極與源極之間，並具有一對側邊緣。這些側邊緣彼此相對，並位於通道間隙的二端處。通道保護層覆蓋通道間隙內的金屬氧化物半導體層，並凸出於金屬氧化物半導體層的這些側邊緣。這些第一保護墊配置於這些掃描線與這些資料線之間，並分別位於這些掃描線與這些資料線的交錯處。各個第一保護墊包括一第一墊層與一第二墊層，而這些第一墊層位於這些第二墊層與這些掃描線之間。
在本發明一實施例中，上述金屬氧化物半導體層的材質為銦鎵鋅氧化物半導體(InGaZnO,IGZO)或銦錫鋅氧化物半導體(In-Sn-Zn-O,ITZO)。
在本發明一實施例中，這些第一墊層的材質與這些金屬氧化物半導體層的材質相同。
在本發明一實施例中，這些第二墊層的材質與這些通道保護層的材質相同。
在本發明一實施例中，上述通道保護層的材質為矽化合物或矽。
在本發明一實施例中，在各個電晶體中，通道保護層局部覆蓋金屬氧化物半導體層，而汲極與源極局部覆蓋金屬氧化物半導體層。
在本發明一實施例中，上述電晶體陣列基板更包括多條共用線與多個第二保護墊。這些共用線皆配置在基板上，並位於這些畫素電極的下方，其中這些共用線與這些掃描線並列，並與這些資料線彼此交錯。這些第二保護墊配置於這些共用線與這些資料線之間，並分別位於這些共用線與這些資料線的交錯處。
在本發明一實施例中，這些第二保護墊更配置於這些共用線與這些畫素電極之間。
在本發明一實施例中，各個第二保護墊包括一第三墊層與一第四墊層，而這些第三墊層位於這些第四墊層與這些共用線之間。
在本發明一實施例中，這些第三墊層的材質與這些金屬氧化物半導體層的材質相同。
在本發明一實施例中，這些第四墊層的材質與這些通道保護層的材質相同。
在本發明一實施例中，這些第四墊層完全覆蓋這些第三墊層與這些共用線。
在本發明一實施例中，在各個電晶體中，通道保護層完全覆蓋金屬氧化物半導體層，而汲極與源極皆覆蓋通道保護層。
在本發明一實施例中，上述電晶體陣列基板更包括一閘極保護層。閘極保護層配置於這些閘極與這些金屬氧化物半導體之間，並全面性覆蓋這些閘極。
在本發明一實施例中，上述電晶體陣列基板更包括一絕緣層，而各個畫素單元包括一導電柱。絕緣層位於這些電晶體與這些畫素電極之間，而這些導電柱配置於絕緣層中，並分別連接於這些畫素電極與這些汲極之間。
基於上述，由於通道保護層覆蓋通道間隙內的金屬氧化物半導體層，並凸出於金屬氧化物半導體層的二側邊緣，從而將汲極與源極隔開，因此通道保護層能使通道間隙內的金屬氧化物半導體層與製程用的氣體隔絕，進而保護金屬氧化物半導體免於被製程用的氣體所影響。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
圖1A是本發明第一實施例之電晶體陣列基板的俯視示意圖，而圖1B是圖1A中沿線I-I剖面所繪示的剖面示意圖。請參閱圖1A與圖1B，第一實施例的電晶體陣列基板100包括一基板110、多條掃描線120s、多條資料線120d以及多個畫素單元130，其中這些掃描線120s、這些資料線120d以及這些畫素單元130皆配置在基板110上。
這些掃描線120s與這些資料線120d彼此交錯，其中這些掃描線120s彼此並列，而這些資料線120d彼此並列，以使這些掃描線120s與這些資料線120d呈網狀排列，即這些掃描線120s與這些資料線120d會形成網狀結構，如圖1A所示。此外，在本實施例中，這些資料線120d皆可以位於這些掃描線120s的上方。
各個畫素單元130包括一電晶體132以及一畫素電極134，其中各個電晶體132電性連接一個畫素電極134、一條掃描線120s以及一條資料線120d。詳細而言，這些電晶體132皆可以是場效電晶體(Field-Effect Transistor,FET)，所以各個電晶體132包括一閘極132g、一汲極132d、一源極132s以及一金屬氧化物半導體層132c。此外，金屬氧化物半導體層132c的材質可以是銦鎵鋅氧化物半導體或銦錫鋅氧化物半導體。
在各個電晶體132中，金屬氧化物半導體層132c配置於閘極132g與汲極132d之間，以及閘極132g與源極132s之間，如圖1B所示。因此，源極132s與汲極132d皆局部覆蓋金屬氧化物半導體層132c。另外，各個金屬氧化物半導體層132c具有一對側邊緣E1。這些側邊緣E1彼此相對，並且位於通道間隙G1的二端E2處。
各個閘極132g配置於基板110上，並電性連接其中一條掃描線120s。各個汲極132d電性連接其中一個畫素電極134，而各個源極132s電性連接其中一條資料線120d，其中汲極132d與源極132s之間存有一通道間隙G1，所以這些汲極132d不會直接連接這些源極132s。
各個畫素單元130可以更包括一導電柱136，而這些汲極132d可以透過這些導電柱136來電性連接其中一個畫素電極134，其中這些導電柱136分別連接於這些畫素電極134與這些汲極132d之間。電晶體陣列基板100可以更包括一絕緣層140(如圖1B所示)，其中絕緣層140可以位於這些電晶體132與這些畫素電極134之間，並覆蓋這些電晶體132，而這些導電柱136皆配置於絕緣層140中。
承上述，絕緣層140的材質可以是氧化矽，例如二氧化矽，而絕緣層140可以是透過化學氣相沉積法(Chemical Vapor Deposition,CVD)來形成，其中此化學氣相沉積法例如是電漿輔助化學氣相沉積法(Plasma-Enhanced CVD,PECVD)，其所採用的製程材料可以包括矽烷(silane，化學式為SiH4
)。此外，當絕緣層140是以上述電漿輔助化學氣相沉積法來形成時，矽烷會分解出氫氣。
各個電晶體132更包括一通道保護層132p，而通道保護層132p的材質為矽化合物，其例如是氧化矽或氮化矽，其中此氧化矽可為二氧化矽。在各個電晶體132中，通道保護層132p會局部覆蓋金屬氧化物半導體層132c，並且覆蓋通道間隙G1內的金屬氧化物半導體層132c，其中通道保護層132p會凸出於金屬氧化物半導體層132c的這些側邊緣E1，因此各個通道保護層132p會將同一個電晶體132的汲極132d與源極132s隔開。
在電晶體陣列基板100的製程中，這些通道保護層132p可以作為遮罩，並使通道間隙G1內的金屬氧化物半導體層132c與製程用的氣體(例如從矽烷分解而來的氫氣)隔絕，因此通道保護層132p能防止通道間隙G1內的金屬氧化物半導體層132c變成導體，以使電晶體132保有開關功能。如此，當電晶體132應用於電晶體陣列基板100時，可以促使液晶顯示器正常地顯示影像。
另外，電晶體陣列基板100可更包括一閘極保護層150，如圖1B所示，而閘極保護層150的材質例如是氮化矽或氧化矽(例如二氧化矽)。閘極保護層150配置於這些閘極132g與這些金屬氧化物半導體層132c之間，並位於基板110上，其中閘極保護層150全面性覆蓋這些閘極132g。
電晶體陣列基板100更包括多個第一保護墊160。這些第一保護墊160配置於這些掃描線120s與這些資料線120d之間，並且分別位於這些掃描線120s以及這些資料線120d的交錯處。也就是說，在掃描線120s與資料線120d二者所形成的網狀結構中，這些第一保護墊160位於此網狀結構的交點，如圖1A所示。
圖1C是圖1A中沿線J-J剖面所繪示的剖面示意圖。請參閱圖1A與圖1C，各個第一保護墊160具有多層結構。詳細而言，各個第一保護墊160可以包括一第一墊層162以及一第二墊層164，其中這些第一墊層162位於這些第二墊層164與這些掃描線120s之間，且第一墊層162可以配置於閘極保護層150上，即第一保護墊160可以位於閘極保護層150上。
請參閱圖1B與圖1C，在本實施例中，這些第一墊層162與這些金屬氧化物半導體層132c可以是由同一層膜層所形成，其中形成第一墊層162與金屬氧化物半導體層132c的方法可以包括微影(photolithography)及蝕刻(etching)。因此，第一墊層162的材質可以與金屬氧化物半導體層132c的材質相同，即第一墊層162的材質可以是銦鎵鋅氧化物半導體或銦錫鋅氧化物半導體。
此外，這些第二墊層164與這些通道保護層132p可以是由同一層膜層所形成，其中形成第二墊層164與通道保護層132p的方法可包括微影及蝕刻。因此，第二墊層164的材質可與通道保護層132p的材質相同，即第二墊層164的材質可為氧化矽(例如二氧化矽)或氮化矽等矽化合物。
掃描線120s會使閘極保護層150隆起，如圖1C所示。倘若資料線120d直接形成於此隆起的閘極保護層150上的話，則資料線120d容易在掃描線120s的邊緣處斷裂。然而，這些位於資料線120d與掃描線120s之間的第一保護墊160可以減少資料線120d在掃描線120s的邊緣處發生斷裂的情形，避免資料線120d斷路。
請參閱圖1A與圖1B，電晶體陣列基板100可以更包括多條共用線120c與多個第二保護墊170。共用線120c與第二保護墊170皆配置在基板110上，而共用線120c位於畫素電極134的下方。這些共用線120c與這些掃描線120s並列，並與這些資料線120d彼此交錯。
這些第二保護墊170配置於這些共用線120c與這些資料線120d之間，並且分別位於這些共用線120c與這些資料線120d的交錯處，其中這些第二保護墊170更配置於這些共用線120c與這些畫素電極134之間。
各個第二保護墊170具有多層結構。詳細而言，各個第二保護墊170包括一第三墊層172以及一第四墊層174，而這些第三墊層172位於這些第四墊層174以及這些共用線120c之間，且第三墊層172可以配置於閘極保護層150上，所以第二保護墊170可以位於閘極保護層150上。此外，這些第四墊層174可以完全覆蓋這些第三墊層172與這些共用線120c。
在本實施例中，這些第三墊層172與這些金屬氧化物半導體層132c可以是由同一層膜層所形成，而形成第三墊層172與金屬氧化物半導體層132c的方法可以包括微影及蝕刻。因此，第三墊層172的材質可以與金屬氧化物半導體層132c的材質相同，所以第三墊層172的材質可以是銦鎵鋅氧化物半導體或銦錫鋅氧化物半導體。
這些第四墊層174與這些通道保護層132p可以是由同一層膜層所形成，其中形成第四墊層174與通道保護層132p的方法可包括微影及蝕刻。因此，第四墊層174的材質可以與通道保護層132p的材質相同，即第四墊層174的材質可為氧化矽(例如二氧化矽)或氮化矽等矽化合物。
共用線120c會使閘極保護層150隆起，如圖1B所示。所以，倘若資料線120d直接形成於此隆起的閘極保護層150上的話，資料線120d容易在共用線120c的邊緣處斷裂。然而，位於共用線120c上方的第二保護墊170可以減少資料線120d在共用線120c的邊緣處發生斷裂的情形，避免資料線120d斷路。
值得一提的是，一般用於蝕刻氧化矽的蝕刻液也會傷害氮化矽。當閘極保護層150的材質為氮化矽，而第四墊層174的材質為氧化矽(例如二氧化矽)時，位於這些共用線120c邊緣處的閘極保護層150具有較為薄弱的結構，所以容易被蝕刻氧化矽的蝕刻液所破壞。
然而，由於第四墊層174完全覆蓋第三墊層172與共用線120c，且形成第四墊層174的方法包括微影，因此在形成這些第四墊層174的過程中，必然會在閘極保護層150上形成完全遮蓋共用線120c的光阻層(未繪示)。如此，位於共用線120c邊緣處的閘極保護層150得以免於遭到蝕刻液的破壞，而第四墊層174得以完全覆蓋共用線120c。
圖2A是本發明第二實施例之電晶體陣列基板的俯視示意圖，而圖2B是圖2A中沿線K-K剖面所繪示的剖面示意圖。請參閱圖2A與圖2B，第二實施例的電晶體陣列基板200與電晶體陣列基板100相似，例如電晶體陣列基板200也包括基板110、多條掃描線120s、多條資料線120d、多條共用線120c、絕緣層140與閘極保護層150。以下將主要針對電晶體陣列基板100、200二者的差異進行詳細說明，不再重複介紹二者相同的技術特徵。
電晶體陣列基板100、200二者的主要差異在於：電晶體陣列基板200所包括的多個畫素單元230、多個第一保護墊260以及多個第二保護墊270。各個畫素單元230包括一電晶體232、一畫素電極134以及一導電柱136，而各個電晶體232包括一閘極132g、一汲極132d、一源極132s、一金屬氧化物半導體層132c以及一通道保護層232p。
在各個電晶體232中，閘極132g、汲極132d、源極132s以及金屬氧化物半導體層132c彼此之間的相對位置皆相同於第一實施例，因此不再重複介紹。然而，通道保護層232p的材質卻不同於第一實施例之通道保護層232p的材質。詳細而言，通道保護層232p的材質為矽，其例如是非晶矽(amorphous silicon)。
在各個電晶體232中，通道保護層232p完全覆蓋金屬氧化物半導體層132c，因此通道保護層232p不僅覆蓋通道間隙G1內的金屬氧化物半導體層132c，並且凸出於金屬氧化物半導體層132c的這些側邊緣E1。此外，汲極132d與源極132s皆覆蓋通道保護層232p，如圖2B所示。
基於上述，在電晶體陣列基板200的製程中，由於通道保護層232p完全覆蓋金屬氧化物半導體層132c，因此通道保護層232p可作為遮罩，並使金屬氧化物半導體層132c與製程用的氣體(例如從矽烷分解而來的氫氣)隔絕。如此，通道保護層232p能防止金屬氧化物半導體層132c變成導體，以使電晶體232保有開關功能，促使採用電晶體陣列基板200的液晶顯示器正常地顯示影像。
另外，這些第一保護墊260配置於這些掃描線120s與這些資料線120d之間，並且分別位於這些掃描線120s以及這些資料線120d的交錯處，而這些第二保護墊270配置於這些共用線120c與這些資料線120d之間，並且分別位於這些共用線120c以及這些資料線120d的交錯處。
圖2C是圖2A中沿線L-L剖面所繪示的剖面示意圖。請參閱圖2A至圖2C，各個第一保護墊260包括一第一墊層162與一第二墊層264，而各個第二保護墊270包括一第三墊層172與一第四墊層274。這些第一墊層162位於這些第二墊層264與這些掃描線120s之間，而這些第三墊層172位於這些第四墊層274以及這些共用線120c之間，其中這些第一墊層162與這些第三墊層172皆可以配置於閘極保護層150上。
在本實施例中，第二墊層264、第四墊層274以及通道保護層232p可以是由同一層膜層所形成，而形成第二墊層264、第四墊層274與通道保護層232p的方法可以包括微影及蝕刻。因此，第二墊層264與第四墊層274二者的材質皆可相同於通道保護層232p的材質，即第二墊層264與第四墊層274二者的材質可以是矽(例如非晶矽)。
一般用於蝕刻矽的蝕刻液並不大會傷害氮化矽。所以，當閘極保護層150的材質為氮化矽，而第四墊層274的材質為矽(例如非晶矽)時，蝕刻矽的蝕刻液實質上並不會破壞閘極保護層150。因此，有別於第一實施例，在進行第四墊層274的蝕刻過程中，即使不保留共用線120c正上方的第四墊層274，閘極保護層150實質上並不會受到破壞。換句話說，在本實施例中，第四墊層274並不須要完全覆蓋共用線120c，如圖2A所示。
綜上所述，在本發明的電晶體陣列基板中，各個電晶體所包括的通道保護層覆蓋通道間隙內的金屬氧化物半導體層，並凸出於金屬氧化物半導體層的二側邊緣，從而將汲極與源極隔開。因此，通道保護層能使通道間隙內的金屬氧化物半導體層與製程用的氣體(例如從矽烷分解而來的氫氣)隔絕。如此，通道保護層能保護金屬氧化物半導體免於被製程用的氣體所影響，促使採用本發明的電晶體陣列基板之液晶顯示器正常地顯示影像。
雖然本發明以前述實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，所作更動與潤飾之等效替換，仍為本發明之專利保護範圍內。
100、200．．．電晶體陣列基板
110．．．基板
120c．．．共用線
120d．．．資料線
120s．．．掃描線
130、230．．．畫素單元
132、232．．．電晶體
132c．．．金屬氧化物半導體層
132d．．．汲極
132g．．．閘極
132p、232p．．．通道保護層
132s．．．源極
134．．．畫素電極
136．．．導電柱
140．．．絕緣層
150．．．閘極保護層
160、260．．．第一保護墊
162．．．第一墊層
164、264．．．第二墊層
170、270．．．第二保護墊
172．．．第三墊層
174、274．．．第四墊層
E1．．．側邊緣
E2．．．端
G1．．．通道間隙
圖1A是本發明第一實施例之電晶體陣列基板的俯視示意圖。
圖1B是圖1A中沿線I-I剖面所繪示的剖面示意圖。
圖1C是圖1A中沿線J-J剖面所繪示的剖面示意圖。
圖2A是本發明第二實施例之電晶體陣列基板的俯視示意圖。
圖2B是圖2A中沿線K-K剖面所繪示的剖面示意圖。
圖2C是圖2A中沿線L-L剖面所繪示的剖面示意圖。
100．．．電晶體陣列基板
110．．．基板
120c．．．共用線
120d．．．資料線
120s．．．掃描線
130．．．畫素單元
132．．．電晶體
132c．．．金屬氧化物半導體層
132d．．．汲極
132g．．．閘極
132p．．．通道保護層
132s．．．源極
134．．．畫素電極
160．．．第一保護墊
170．．．第二保護墊
172．．．第三墊層
174．．．第四墊層
E1．．．側邊緣
E2．．．端
G1．．．通道間隙
Claims (12)
- 一種電晶體陣列基板，包括：一基板；多條掃描線與多條資料線，皆配置在該基板上，並且彼此交錯；多個畫素單元，各該畫素單元包括一電晶體與一畫素電極，各該電晶體包括：一閘極，配置於該基板上，並電性連接其中一該掃描線；一汲極，電性連接其中一該畫素電極；一源極，電性連接其中一該資料線，其中該汲極與該源極之間存有一通道間隙；一金屬氧化物半導體層，配置於該閘極與該汲極之間，以及該閘極與該源極之間，並具有一對側邊緣，其中該些側邊緣彼此相對，並位於該通道間隙的二端處；以及一通道保護層，覆蓋該通道間隙內的該金屬氧化物半導體層，並凸出於該金屬氧化物半導體層的該些側邊緣；多個第一保護墊，配置於該些掃描線與該些資料線之間，並分別位於該些掃描線與該些資料線的交錯處，其中各該第一保護墊包括一第一墊層與一第二墊層，而該些第一墊層位於該些第二 墊層與該些掃描線之間；多條共用線，該些共用線皆配置在該基板上，並位於該些畫素電極的下方，其中該些共用線與該些掃描線並列，並與該些資料線彼此交錯；以及多個第二保護墊，該些第二保護墊配置於該些共用線與該些資料線之間，並分別位於該些共用線與該些資料線的交錯處；其中各該第二保護墊包括一第三墊層與一第四墊層，而該些第三墊層位於該些第四墊層與該些共用線之間；以及該些第四墊層完全覆蓋該些第三墊層與該些共用線。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中該金屬氧化物半導體層的材質為銦鎵鋅氧化物半導體或銦錫鋅氧化物半導體。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中該些第一墊層的材質與該些金屬氧化物半導體層的材質相同。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中該些第二墊層的材質與該些通道保護層的材質相同。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中該通道保護層的材質為矽化合物或矽。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中在各該電晶體中，該通道保護層局部覆蓋該金屬氧化物半導體層，而該汲極與該源極局部覆蓋該金屬氧化 物半導體層。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中該些第二保護墊更配置於該些共用線與該些畫素電極之間。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中該些第三墊層的材質與該些金屬氧化物半導體層的材質相同。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中該些第四墊層的材質與該些通道保護層的材質相同。
- 如申請專利範圍第1項所述之電晶體陣列基板，其中在各該電晶體中，該通道保護層完全覆蓋該金屬氧化物半導體層，而該汲極與該源極皆覆蓋該通道保護層。
- 如申請專利範圍第1項所述之電晶體陣列基板，更包括一閘極保護層，該閘極保護層配置於該些閘極與該些金屬氧化物半導體之間，並全面性覆蓋該些閘極。
- 如申請專利範圍第1項所述之電晶體陣列基板，更包括一絕緣層，而各該畫素單元包括一導電柱，該絕緣層位於該些電晶體與該些畫素電極之間，而該些導電柱配置於該絕緣層中，並分別連接於該些畫素電極與該些汲極之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100111522A TWI459563B (zh) | 2011-04-01 | 2011-04-01 | 電晶體陣列基板 |
| US13/183,838 US20120248431A1 (en) | 2011-04-01 | 2011-07-15 | Transistor array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100111522A TWI459563B (zh) | 2011-04-01 | 2011-04-01 | 電晶體陣列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201242017A TW201242017A (en) | 2012-10-16 |
| TWI459563B true TWI459563B (zh) | 2014-11-01 |
Family
ID=46926027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100111522A TWI459563B (zh) | 2011-04-01 | 2011-04-01 | 電晶體陣列基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120248431A1 (zh) |
| TW (1) | TWI459563B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762246B (zh) * | 2013-12-25 | 2017-08-11 | 深圳市华星光电技术有限公司 | 一种薄膜电晶体场效应管及其制造方法 |
| TWI578504B (zh) * | 2016-02-05 | 2017-04-11 | 友達光電股份有限公司 | 畫素結構與其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200945568A (en) * | 2008-04-18 | 2009-11-01 | Chunghwa Picture Tubes Ltd | Pixel structure and manufacturing method thereof |
| TW201017885A (en) * | 2008-08-27 | 2010-05-01 | Idemitsu Kosan Co | Field-effect transistor, method for manufacturing same, and sputtering target |
| TWM393041U (en) * | 2010-05-06 | 2010-11-21 | Chunghwa Picture Tubes Ltd | Active device array substrate |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101107981B1 (ko) * | 2004-09-03 | 2012-01-25 | 삼성전자주식회사 | 표시 장치용 기판, 액정 표시 장치 및 그 제조방법 |
| JP4805587B2 (ja) * | 2005-02-24 | 2011-11-02 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| KR101201304B1 (ko) * | 2005-05-06 | 2012-11-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR20070070382A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| TWI285950B (en) * | 2006-01-20 | 2007-08-21 | Au Optronics Corp | Electro static discharge protection circuit and diode thereof |
| KR100688796B1 (ko) * | 2006-01-25 | 2007-03-02 | 삼성에스디아이 주식회사 | 유기전계발광 표시 장치 및 그의 제작 방법 |
| WO2007124664A1 (fr) * | 2006-04-29 | 2007-11-08 | Shanghai Jietu Software Co., Ltd. | Appareil et procédé permettant d'obtenir une représentation panoramique contenant des informations de position et procédé de création, d'annotation et d'affichage d'un service de cartographie électrique panoramique |
| US7439565B2 (en) * | 2006-06-08 | 2008-10-21 | Chunghwa Picture Tubes, Ltd. | Active devices array substrate and repairing method thereof |
| US7976899B2 (en) * | 2006-10-23 | 2011-07-12 | General Electric Company | Methods for selective deposition of graded materials on continuously fed objects |
| TWI346391B (en) * | 2007-08-20 | 2011-08-01 | Au Optronics Corp | Liquid crystal display device and the manufacturing method thereof |
| KR101499235B1 (ko) * | 2008-06-23 | 2015-03-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20100023559A (ko) * | 2008-08-22 | 2010-03-04 | 삼성전자주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| TWI402586B (zh) * | 2008-10-06 | 2013-07-21 | Chunghwa Picture Tubes Ltd | 液晶顯示面板 |
| TWI386745B (zh) * | 2009-06-17 | 2013-02-21 | Au Optronics Corp | 薄膜電晶體陣列基板及其製造方法 |
| TWI402968B (zh) * | 2010-02-10 | 2013-07-21 | Au Optronics Corp | 畫素結構及其製造方法以及電子裝置的製造方法 |
| TWI432865B (zh) * | 2010-12-01 | 2014-04-01 | Au Optronics Corp | 畫素結構及其製作方法 |
-
2011
- 2011-04-01 TW TW100111522A patent/TWI459563B/zh not_active IP Right Cessation
- 2011-07-15 US US13/183,838 patent/US20120248431A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200945568A (en) * | 2008-04-18 | 2009-11-01 | Chunghwa Picture Tubes Ltd | Pixel structure and manufacturing method thereof |
| TW201017885A (en) * | 2008-08-27 | 2010-05-01 | Idemitsu Kosan Co | Field-effect transistor, method for manufacturing same, and sputtering target |
| TWM393041U (en) * | 2010-05-06 | 2010-11-21 | Chunghwa Picture Tubes Ltd | Active device array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120248431A1 (en) | 2012-10-04 |
| TW201242017A (en) | 2012-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8633481B2 (en) | Semiconductor device and process for production thereof | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| US10269829B2 (en) | Flexible array substrate with stress relief layer openings | |
| JP5418421B2 (ja) | 液晶表示素子 | |
| CN110491887B (zh) | 一种阵列基板、显示面板及阵列基板的制作方法 | |
| JP7350903B2 (ja) | Ｔｆｔ回路基板 | |
| US20140061632A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP5379331B2 (ja) | 半導体装置の製造方法 | |
| KR101272488B1 (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
| WO2015096371A1 (zh) | 一种电极引出结构、阵列基板以及显示装置 | |
| KR101668166B1 (ko) | 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법 | |
| US9406701B2 (en) | Array substrate and method for fabricating the same, and display device | |
| JP2013055080A (ja) | 表示装置および表示装置の製造方法 | |
| US8754410B2 (en) | Thin film transistor and array substrate including the same | |
| KR20110008639A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| TWI459563B (zh) | 電晶體陣列基板 | |
| CN102184966B (zh) | 晶体管数组基板 | |
| JP2019120897A (ja) | 表示装置 | |
| JP2015056566A (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| JP6262477B2 (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| JP6240692B2 (ja) | 表示装置および表示装置の製造方法 | |
| JP2011171437A (ja) | 表示装置 | |
| WO2018014248A1 (zh) | 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |