TWI578504B - 畫素結構與其製造方法 - Google Patents

畫素結構與其製造方法 Download PDF

Info

Publication number
TWI578504B
TWI578504B TW105103948A TW105103948A TWI578504B TW I578504 B TWI578504 B TW I578504B TW 105103948 A TW105103948 A TW 105103948A TW 105103948 A TW105103948 A TW 105103948A TW I578504 B TWI578504 B TW I578504B
Authority
TW
Taiwan
Prior art keywords
protrusion
layer
drain
semiconductor layer
pixel structure
Prior art date
Application number
TW105103948A
Other languages
English (en)
Other versions
TW201729402A (zh
Inventor
張吉和
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105103948A priority Critical patent/TWI578504B/zh
Priority to CN201610230087.0A priority patent/CN105810691B/zh
Priority to US15/423,587 priority patent/US10163937B2/en
Application granted granted Critical
Publication of TWI578504B publication Critical patent/TWI578504B/zh
Publication of TW201729402A publication Critical patent/TW201729402A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

畫素結構與其製造方法
本發明是有關於一種畫素結構及其製造方法。
在諸多平面顯示器中，薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display, TFT-LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。薄膜電晶體液晶顯示器主要是由主動陣列基板、彩色濾光基板與位於兩基板之間的液晶層所構成。主動陣列基板具有主動區以及週邊電路區。主動陣列位於主動區內，而驅動電路則位於週邊電路區內。
以主動區上的主動陣列為例，具有高通道寬度與通道長度的比值(W/L)的薄膜電晶體常被使用到。一般而言，薄膜電晶體的開啟電流(I on)與通道寬度與通道長度的比值(W/L)成正比，且滿足關係式：I on= U*W/L*(V G-V th)*V D，其中U為載子移動率，W為通道寬度，L為通道長度，V G為閘極電壓，V th為臨界電壓，而V D為汲極電壓。由上述關係式可知，增加通道寬度與通道長度之比值(W/L)可以提高開啟電流(I on)。然而，受限於現今曝光顯影製程的可行技術，通道長度目前僅可縮小至約3.5微米(μm)。
因此，為了有效提高通道寬度與通道長度之比值(W/L)，增加通道寬度則成為解決問題之另一個選擇。但是，通道寬度的增加往往會使元件佈局面積大幅度的增加，而導致開口率的損失。
本發明提供一種畫素結構，其可在提高畫素結構中的通道寬度與通道長度的比值(W/L)時，同時提高畫素結構的開口率。
本發明提出一種畫素結構，其包括掃描線、資料線、主動元件、畫素電極。掃描線以及資料線位於基板上。主動元件位於基板上，且包括凸起物、閘極、半導體層、閘極絕緣層、源極以及汲極。凸起物位於基板上且具有上表面以及位於上表面周邊的多個側表面。閘極覆蓋凸起物，且與掃描線電性連接。半導體層位於凸起物之上表面以及側表面。閘極絕緣層位於閘極與半導體層之間。源極位於凸起物的至少一側表面並且與半導體層接觸，且源極與資料線電性連接。汲極位於凸起物之上表面上並與半導體層接觸，其中汲極未覆蓋位於凸起物之上表面與側表面之間的轉角部上的半導體層。畫素電極與主動元件之汲極電性連接。
本發明另提出一種畫素結構的製造方法，此製造方法包括以下步驟。在基板上形成凸起物，且凸起物具有上表面以及位於上表面周邊的多個側表面。在凸起物上形成閘極，並且在基板上形成與閘極連接的掃描線。在凸起物之上表面以及側表面上形成半導體層。形成閘極絕緣層，位於閘極與半導體層之間。在凸起物上形成導電層。在導電層上形成圖案化光阻層，其中圖案化光阻層的厚度小於凸起物的高度。以圖案化光阻層作為蝕刻遮罩以圖案化導電層，以在凸起物之上表面上形成出汲極，其中汲極未接觸位於凸起物之上表面與側表面之間的轉角部上的半導體層。在凸起物的周邊形成源極以及與源極連接的資料線，其中源極局部地覆蓋凸起物之側表面。形成畫素電極，畫素電極與汲極電性連接。
基於上述，本發明的畫素結構是在基板上設置凸起物，並藉由凸起物的特殊外形輪廓，使得設置於凸起物上方的光阻材料可自動分離開來而形成圖案化光阻層。據此，本發明的畫素結構可在不損失或提高畫素結構之開口率之條件下，提升畫素結構的通道寬度與通道長度之比值(W/L)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1H為本發明一實施例之畫素結構的製造方法的流程剖面圖，是沿著圖2A或圖2B中剖線AA’的剖面圖。圖2A為圖1H之畫素結構的上視示意圖。圖2B為圖1H之畫素結構的另一變化例之上視示意圖。請先參照圖1A，提供一基板110。基板110之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。若使用導電材料或金屬時，則在基板110上覆蓋一層絕緣層(未繪示)，以避免短路問題。在基板110上形成凸起物112，其中凸起物112具有上表面112a以及位於上表面112a四周的多個側表面112b。此外，凸起物112具有高度H1。高度H1約介於1微米至5微米之間，其中又以約介於2微米至4微米之間較佳，但不以此為限。在本實施例中，凸起物112例如是先沉積凸起物材料層(未繪示)對其進行圖案化製程以形成凸起物112。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。凸起物112的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、導電材料、非導電材料、或其它合適的材料、或上述之組合。
請參照圖1B，在基板110與凸起物112上依序形成閘極120與掃描線SL、閘極絕緣層130以及半導體層140。閘極120位於凸起物112的上表面112a以及側表面112b上方，且閘極120以及掃描線SL彼此連接(如圖2A所示)。閘極絕緣層130位於閘極120以及半導體層140之間且覆蓋閘極120。半導體層140位於凸起物112的上表面112a以及側表面112b上，且更包括從凸起物112的側表面112b延伸到基板110上。閘極120、掃描線SL、閘極絕緣層130以及半導體層140的形成方法例如是先於基板110以及凸起物112上形成第一金屬層(未繪示)，對其進行圖案化製程以形成閘極120以及與閘極120連接的掃描線SL；接著在基板110上沉積閘絕緣材料層，以形成閘極絕緣層130，其中閘極絕緣層130覆蓋閘極120以及掃描線SL；最後，在基板110上沉積半導體材料層(未繪示)，對其進行圖案化製程，以在位於凸起物112的上表面112a以及側表面112b上方的閘極絕緣層130上以及部份位於基板110上方的閘極絕緣層130上的形成半導體層140。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。值得說明的是半導體層140之圖案化也可與後續導電層150一起製程，其詳細步驟將於後續段落說明。
閘極120以及掃描線SL的材料包含金屬、金屬氧化物、有機導電材料或上述之組合。閘極絕緣層130的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。半導體層140的材質例如是金屬氧化物半導體材料或非晶矽材料等，例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide, IGZO)、氧化鋅(ZnO) 氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide, IZO)、氧化鎵鋅(Gallium-Zinc Oxide, GZO)、氧化鋅錫(Zinc-Tin Oxide, ZTO)或氧化銦錫(Indium-Tin Oxide, ITO)、或其它合適的材料、或上述之組合。在本實施例中，閘極120、閘極絕緣層130以及半導體層140是單層結構，本發明不限於此。在其他實施例中，閘極120、閘極絕緣層130以及半導體層140亦可以是雙層結構或多層堆疊結構。
請參照圖1C，在基板110上方形成導電層150，以覆蓋閘極絕緣層130以及半導體層140。以導電特性為考量下，導電層150的材料例如是金屬、金屬氧化物、有機導電材料或上述之組合，然本發明不限於此。
接著，在導電層150上形成圖案化光阻層220，其中圖案化光阻層220具有第一光阻部220a與第二光阻部220b，且圖案化光阻層220的厚度H2小於凸起物112的高度H1，如圖1D所示。圖案化光阻層220的形成方法例如是先於基板110上進行光阻材料的塗佈程序。舉例來說，塗佈一層具有低於凸起物112之高度的光阻材料(未繪示)於基板110上，並藉由凸起物112的凸起輪廓，使得位於凸起物112之上表面112a的光阻材料與位於凸起物112之側表面112b的光阻材料自動分離開來；接著，進行上述光阻材料的固化程序，使得位於凸起物112之上表面112a的光阻材料與位於凸起物112之側表面112b的光阻材料固化而分別形成第一光阻部220a與第二光阻部220b，而構成圖案化光阻層220。圖案化光阻層220的材料例如是正型光阻或負型光阻，本發明不以此為限。值得注意的是，形成圖案化光阻層220的方法並未包括曝光與顯影程序。此外，於上述位於凸起物112之上表面112a的光阻材料與位於凸起物112之側表面112b的光阻材料自動分離開來的步驟後，因為製程變異，有時會有些光阻材料殘留於轉角處，這時可以藉由電漿處理、灰化處理等方法，使光阻材料完全分離開來，形成第一光阻部220a與第二光阻部220b。
請參照圖1E，以圖案化光阻層220為蝕刻罩幕，對導電層150進行第一次圖案化程序，以形成汲極D與圖案化導電層151，然後移除圖案化光阻層220。汲極D與半導體層140接觸。其中，汲極D位於凸起物112的上表面112a上但不覆蓋凸起物112的側表面112b，且未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140，而圖案化導電層151則覆蓋於凸起物112之部分側表面112b上。上述圖案化製程例如是蝕刻製程，本發明不限於此。
接著，在基板110上形成光阻層240，如圖1F所示。請參照圖1G，以光阻層240為蝕刻罩幕，對圖案化金屬層151進行第二次圖案化程序，以在凸起物112的四周形成源極S以及資料線DL，然後移除光阻層240。其中，源極S位於凸起物112的至少一側表面112b上且由凸起物112的至少一側表面112b延伸到基板110上，並與半導體層140接觸，且源極S未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。換言之，源極S是局部地覆蓋於凸起物112的至少一側表面112b且不覆蓋於凸起物112之上表面112a。此外，源極S以及資料線DL彼此連接，如圖2所示。在本實施例中，源極S的形狀例如是U型，然本發明不限於此；在其它實施例中，源極S的形狀也可以例如是I型或L型。光阻層240的材料例如是正型光阻或負型光阻；且上述圖案化製程例如是微影與蝕刻製程，本發明不限於此。即，圖案化光阻層220是作為對金屬層150進行圖案化程序的蝕刻罩幕，藉以定義出源極S與汲極D的分界。至此步驟，本實施例之主動元件100a已形成。在本實施例中，主動元件100a例如是底部閘極型薄膜電晶體，但本發明不限於此。根據其他實施例，主動元件100a也可以是頂部閘極型薄膜電晶體。
請同時參照圖1H以及圖2A，在主動元件100a上依序形成保護層160、平坦層170以及畫素電極200，其中畫素電極200與主動元件100a的汲極D電性連接。具體來說，在本實施例中，於形成保護層160、平坦層170以及畫素電極200之前，在形成汲極D的同時，包括形成連接部180。具體來說，汲極D以及與汲極D連接的連接部180位於凸起物112的上表面112a上但不覆蓋凸起物112的側表面112b，且未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。其中，汲極D對應於閘極G設置，連接部180不與閘極G重疊，如圖2A所示。據此，連接部180的一端與汲極D連接且位於半導體層140上，並順著凸起物112之上表面112a朝畫素電極200的配置區區域延伸。換言之，連接部180自汲極D往畫素電極200延伸，用以連接汲極D與畫素電極200。
然本發明不限於此，在其它實施例中，與汲極D連接的連接部180以及汲極D亦可為兩個不同膜層(如圖2B所示)，例如是藉由兩道圖案化製程而分別形成。連接部180位於凸起物112的至少一側表面112b上且覆蓋於凸起物112之上表面112a，其中連接部180的一端與汲極D相連接，且連接部180的另一端順著凸起物112的至少一側表面112b延伸至畫素電極200的配置區區域而與畫素電極200相連接。據此，連接部180自汲極D往畫素電極200延伸，用以連接汲極D與畫素電極200。
承上所述，即本實施例是在形成源極S、汲極D以及與汲極D連接的連接部180之後，於主動元件100a上形成保護層160，其中保護層160覆蓋源極S、汲極D以及連接部180；於保護層160上形成平坦層170，且平坦層170覆蓋汲極D以及連接部180；接著，對平坦層170與保護層160進行圖案化以形成暴露出連接部180的接觸窗C；最後，在保護層160以及平坦層170上形成畫素電極200，畫素電極200位於汲極D以及連接部180的上方，使畫素電極200透過位於保護層160以及平坦層170中的接觸窗C與連接部180相接。即，畫素電極200透過接觸窗C與主動元件100a的汲極D電性連接。然本發明不以此為限，在其它實施例中，畫素電極200例如亦可以位於連接部180的上方而不重疊於汲極D。
保護層160的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。平坦層170之材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料(例如：聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、或其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。畫素電極200可為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。穿透式畫素電極之材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射式畫素電極之材質包括具有高反射率的金屬材料。至此步驟，本實施例之畫素結構已完成。
就結構上而言，請再參考圖1H與圖2A，本實施例的畫素結構具有掃描線SL、資料線DL、主動元件100a以及畫素電極200。主動元件100a包括凸起物112、閘極120、閘極絕緣層130、半導體層140、源極S以及汲極D。本實施例的畫素結構更包括保護層160、平坦層170以及連接部180。凸起物112位於基板110上且具有上表面112a以及位於上表面112a周邊的多個側表面112b。閘極120覆蓋凸起物112，且與掃描線SL電性連接。半導體層140位於凸起物112之上表面112a以及側表面112b，且由凸起物112的至少一側表面112b延伸到基板110上。閘極絕緣層130位於閘極120與半導體層140之間。源極S位於凸起物112的至少一側表面112b但不覆蓋凸起物112的上表面112a，且由凸起物112的至少一側表面112b延伸到基板110上，其中源極S與半導體層140接觸並與資料線DL電性連接。汲極D位於凸起物112之上表面112a上但不覆蓋凸起物112的側表面112b，並與半導體層140接觸。其中，源極S與汲極D皆未覆蓋凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。連接部180位於凸起物112上與汲極D連接，並自汲極D往畫素電極200延伸。保護層160覆蓋源極S、汲極D以及半導體層140但未覆蓋於連接部180上之接觸窗C。平坦層170位於保護層160上，且未覆蓋於連接部180上之接觸窗C。在本實施例中，平坦層170的厚度例如是大於凸起物112的高度H1，但本發明不限於此；在其它實施例中，平坦層170的厚度可以小於或等於凸起物112的高度H1。畫素電極200位於保護層160以及平坦層170上方，並透過位於保護層160以及平坦層170中的接觸窗C電性連接主動元件100a的汲極D。此外，掃描線SL以及資料線DL的延伸方向不相同，較佳的是掃描線SL資料線DL的延伸方向垂直。此外，掃描線SL與資料線DL是分別位於不相同的膜層，且兩者之間夾有絕緣層(例如是閘極絕緣層140)，掃描線SL以及資料線DL主要用來傳遞驅動畫素結構的驅動訊號。
此外，本實施例的畫素結構更可以包括共用電極線（未繪示），其例如是與掃描線SL為同一膜層且鄰近於掃描線SL進行配置，其中共用電極線的延伸方向例如是與掃描線SL相同，與資料線DL的延伸方向不相同，並與畫素電極200耦合來形成儲存電容器（未繪示），本發明不以此為限。更值得注意的是，於又一施實施例中，本發明的畫素結構可應用於邊際場切換式(fringe field switching，FFS)液晶顯示面板，其中FFS液晶顯示面板的畫素陣列基板(即：本實施例的基板110)更包括共用電極層(未繪示）。在此架構下，共用電極線電性連接共用電極層，用以降低共用電極層之整體電阻值(overall resistance)。
基於上述，本實施例之畫素結構藉由凸起物112的設置，可調整凸起物112的高度來改變源極S以及汲極D之間的通道長度之距離，因此可依據不同設計需求，而取得較合適的通道寬度與通道長度之比值(W/L)；據此，本實施例之畫素結構在提高開啟電流的同時，亦避免了開口率的損耗。
另外，請再參照上述實施例，其中半導體層140的形成也可與圖案化金屬層151的圖案化以同道製程一起進行，詳細步驟如下方圖11A至圖11E之說明。
圖11A至圖11E為本發明一實施例之畫素結構的部份製造方法的流程剖面圖。具體來說，圖1B至圖1G的步驟可被圖11A至圖11E取代。圖11A至圖11E與圖1B至圖1G具有相同或相似的元件，因此上述相同或相似的元件以相同或相似的元件符號表示，且不再重複說明元件的材料/製程方式。
在本實施例中，畫素結構的製造方法是先進行上述圖1A的步驟。接著，在基板110與凸起物112上依序形成閘極120、閘極絕緣層130、半導體材料層145以及導電層150，如圖11A所示。參照圖11B，在導電層150上形成圖案化光阻層220，其中圖案化光阻層220具有第一光阻部220a與第二光阻部220b，且圖案化光阻層220的厚度H2小於凸起物112的高度H1。並以圖案化光阻層220為蝕刻罩幕，對導電層150進行第一次圖案化程序，以形成汲極D以及圖案化導電層151，如果半導體材料層145包含歐姆接觸層(未繪示)的話，會同導電層一起圖案化以移除半導體通道上之歐姆接觸層。然後移除圖案化光阻層220，如圖11C所示。參照圖11D，在基板110上形成光阻層240，光阻層240的厚度大於凸起物112的高度H1。接著，以光阻層240為蝕刻罩幕，對半導體材料層145以及圖案化金屬層151進行第二次圖案化程序，以在凸起物112上形成半導體層140以及在凸起物112的四周形成源極S以及資料線DL，然後移除光阻層240。其中，源極S與半導體層140更包括從凸起物112的側表面112b延伸到基板110上。至此步驟，本實施例之主動元件100a’已形成。在本實施例中，主動元件100a’的半導體層140以及源極S實際上是在同一道光罩製程中所形成。且主動元件100a’例如是底部閘極型薄膜電晶體，但本發明不限於此。最後，圖11E所繪示之主動元件100a’可接續上述圖1H的製造方法進行後續製程，以完成一畫素結構。
圖3A至圖3E為本發明另一實施例之畫素結構的部分製造方法的流程剖面圖，其是沿著圖4中剖線AA’的剖面圖。圖4為圖3E之畫素結構的上視示意圖。在本實施例中，畫素結構的製造方法是先進行上述圖1A至圖1D的步驟。接著，在形成圖案化光阻層220之後(請參照圖1D)，對圖案化光阻層220進行曝光與顯影程序，以形成光阻層220’，如圖3A所示。
請參照圖3B，以光阻層220’為蝕刻罩幕，對導電層150進行圖案化程序，在凸起物112的四周形成源極S以及資料線DL，然後移除光阻層220’。其中，源極S位於凸起物112的至少一側表面112b上且由凸起物112的至少一側表面112b延伸到基板110上，並與半導體層140接觸，且源極S未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。換言之，源極S是局部地覆蓋於凸起物112的至少一側表面112b，且不覆蓋於凸起物112之上表面112a。此外，源極S以及資料線DL彼此連接，如圖4所示。
接著，如圖3C所示，在基板110上依序形成保護層160以及平坦層170，並對保護層160以及平坦層170進行圖案化，以形成暴露出位於凸起物112之上表面112a的半導體層的開口O。其中，保護層160覆蓋半導體層140、源極S以及資料線DL。
請參照圖3D，在保護層160與平坦層170上形成第二導電層(未繪示)後對其進行圖案化程序，以形成汲極D。汲極D位於保護層160上，並透過保護層160的開口O與半導體層140接觸。其中，汲極D位於凸起物112的上表面112a上但不覆蓋凸起物112的側表面112b，且未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。在本實施例中，源極S以及汲極D的材質可不相同，然本發明不以此為限。在其它實施例中，源極S以及汲極D質亦可選擇相同的材質。至此步驟，本實施例之主動元件100b已形成。在本實施例中，主動元件100b例如是底部閘極型薄膜電晶體，但本發明不限於此。
請同時參考圖3E與圖4，在主動元件100b上形成畫素電極200，其中畫素電極200與主動元件100b的汲極D電性連接。更具體的說，本實施例的畫素電極200可直接電性連接汲極D。
此外，在本實施例中，在形成畫素電極200之前，於形成汲極D的步驟中，亦可同時形成共用電極線CL，如圖4所示。其中，共用電極線CL例如是與汲極D為同一膜層，且鄰近於掃描線SL進行配置，其中共用電極線CL的延伸方向例如是與掃描線SL相同，與資料線DL的延伸方向不相同，然本發明不以此為限。在此，本實施例的共用電極線CL與畫素電極200耦合以形成儲存電容器（未繪示）。在其它實施例中，共用電極線CL例如是與掃描線SL為同一膜層且鄰近於掃描線SL進行配置，其中共用電極線CL的延伸方向例如是與掃描線SL相同並與資料線DL的延伸方向不相同，並與畫素電極200耦合來形成儲存電容器（未繪示），本發明不以此為限。更值得注意的是，於又一施實施例中，本發明的畫素結構可應用於邊際場切換式液晶顯示面板，其中邊際場切換式液晶顯示面板的畫素陣列基板(即：本實施例的基板110)更包括共用電極層(未繪示）。在此架構下，共用電極線CL電性連接共用電極層，用以降低共用電極層之整體電阻值(overall resistance)。
就結構上而言，請再參考圖3E與圖4，本實施例的畫素結構具有掃描線SL、資料線DL、主動元件100b以及畫素電極200。主動元件100b包括凸起物112、閘極120、閘極絕緣層130、半導體層140、源極S以及汲極D。本實施例的畫素結構更包括保護層160、平坦層170以及共用電極線CL。凸起物112位於基板110上且具有上表面112a以及位於上表面112a周邊的多個側表面112b。閘極120覆蓋凸起物112，且與掃描線SL電性連接。半導體層140位於凸起物112之上表面112a以及側表面112b且由凸起物112的至少一側表面112b延伸到基板110上。閘極絕緣層130位於閘極120與半導體層140之間。源極S位於凸起物112的至少一側表面112b但不覆蓋凸起物112的上表面112a，且由凸起物112的至少一側表面112b延伸到基板110上，其中源極S與半導體層140接觸並與資料線DL電性連接。保護層160覆蓋部分半導體層140、源極S以及資料線DL並具有開口O。汲極D位於保護層160上，且位於凸起物112之上表面112a的上方但不覆蓋凸起物112的側表面112b，並通過保護層160的開口O與半導體層140接觸。其中，源極S與汲極D皆未覆蓋凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。平坦層170位於保護層160上，且未覆蓋於保護層160之開口O。畫素電極200位於汲極D上方，而電性連接主動元件100b的汲極D。且，本實施例的共用電極線CL是與汲極D為同一膜層，並與畫素電極200耦合以形成儲存電容器。
基於上述，本實施例之畫素結構藉由凸起物112的設置，可調整凸起物112的高度來改變源極S以及汲極D之間的通道長度之距離，因此可依據不同設計需求，而取得較合適的通道寬度與通道長度之比值(W/L)；據此，本實施例之畫素結構在提高開啟電流的同時，亦避免了開口率的損耗。
圖5A至圖5B為本發明另一實施例之畫素結構的部分製造方法的流程剖面圖，其是沿著圖6中剖線AA’的剖面圖。圖6為圖5B之畫素結構的上視示意圖。圖5B之畫素結構與繪示在圖3E之畫素結構相似，相同或相似的元件以相同或相似的元件符號表示，且不再重複說明。本實施例之畫素結構與圖3E之畫素結構具有相同的主動元件100b(如圖3D)，不相同之處在於，本實施例的畫素結構更包括與汲極D連接的連接部180，且在汲極D與連接部180的上方形成絕緣層190，如圖5A所示；並圖案化絕緣層190，以形成暴露出連接部180的接觸窗C。另外，絕緣層190的接觸窗C與保護層的開口O不重疊，然本發明不以此為限。在其它實施例中，亦可以對絕緣層190進行圖案化以形成暴露出汲極D的接觸窗C，使得絕緣層190的接觸窗C與保護層的開口O重疊。
具體來說，於本實施例中，在形成畫素電極200之前，於圖案化第二導電層以形成汲極D以及共用電極線CL時，亦可同時形成與汲極D連接的連接部180。其中，汲極D以及與汲極D連接的連接部180位於凸起物112的上表面112a上但不覆蓋凸起物112的側表面112b，且未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。汲極D對應於閘極G設置，連接部180不與閘極G重疊。據此，連接部180的一端與汲極D連接且位於半導體層140上，並順著凸起物112之上表面112a朝畫素電極200的配置區區域延伸。換言之，連接部180自汲極D往畫素電極200延伸，用以電性連接汲極D與畫素電極200。然，本發明不限於此，在其它實施例中，與汲極D連接的連接部180以及汲極D亦可例如是藉由兩道圖案化製程而分別以兩個不同膜層而形成。
請同時參照圖5B以及圖6，在主動元件100b上形成畫素電極200。具體來說，本實施例是在絕緣層190中形成接觸窗C後；接著，在絕緣層190上形成畫素電極200。藉由絕緣層190的接觸窗C存在，使畫素電極200與連接部180相接。換言之，畫素電極200與主動元件100b的汲極D電性連接。
就結構上而言，本實施例的畫素結構具有掃描線SL、資料線DL、主動元件100b以及畫素電極200。主動元件100b包括凸起物112、閘極120、閘極絕緣層130、半導體層140、源極S以及汲極D。本實施例的畫素結構更包括保護層160、平坦層170、連接部180、絕緣層190以及共用電極線CL。凸起物112位於基板110上且具有上表面112a以及位於上表面112a周邊的多個側表面112b。閘極120覆蓋凸起物112，且與掃描線SL電性連接。半導體層140位於凸起物112之上表面112a以及側表面112b，且由凸起物112的至少一側表面112b延伸到基板110上。閘極絕緣層130位於閘極120與半導體層140之間。源極S位於凸起物112的至少一側表面112b但不覆蓋凸起物112的上表面112a，且由凸起物112的至少一側表面112b延伸到基板110上，其中源極與半導體層140接觸並與資料線DL電性連接。保護層160覆蓋部分半導體層140、源極S以及資料線DL並具有開口O。汲極D位於保護層160上，且位於凸起物112之上表面112a的上方但不覆蓋凸起物112的側表面112b，並通過保護層160的開口O與半導體層140接觸。其中，源極S與汲極D皆未覆蓋凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。連接部180位於凸起物112與保護層160上且連接汲極D，並自汲極D往畫素電極200延伸。平坦層170位於保護層160上且未覆蓋於保護層的開口O。絕緣層190位於汲極D以及連接部180之上，且具有接觸窗C。畫素電極200位於絕緣層190上方，並通過接觸窗C電性連接主動元件100b的汲極D。另外，本實施例的共用電極線CL是與汲極D為同一膜層，並與畫素電極200耦合以形成儲存電容器。
基於上述，本實施例之畫素結構藉由凸起物112的設置，可調整凸起物112的高度來改變源極S以及汲極D之間的通道長度之距離，因此可依據不同設計需求，而取得較合適的通道寬度與通道長度之比值(W/L)；據此，本實施例之畫素結構在提高開啟電流的同時，亦避免了開口率的損耗。
圖7為本發明另一實施例之畫素結構的部分製造方法的剖面圖，其是沿著圖8中剖線AA’的剖面圖。圖8為圖7之畫素結構的上視示意圖。圖7之畫素結構與繪示在圖3E之畫素結構相似，相同或相似的元件以相同或相似的元件符號表示，且不再重複說明。本實施例之畫素結構與圖3E之畫素結構，不相同之處在於，本實施例之畫素結構的汲極與畫素電極200是同時被一道光罩製程所定義出來，而具有相同材質。在本實施例中，畫素結構的製造方法是先進行上述圖1A至圖1D以及圖3A-3C的步驟後；接著，在保護層160以及平坦層170上形成畫素電極200，如圖7所示。
請參照圖7，畫素電極200位於保護層160上，並透過保護層160的開口O與半導體層140直接接觸。因此，本實施例的畫素電極200除了是作為主動元件100c的畫素電極，其同時亦是作為主動元件100c的汲極。據此，不同於上述實施例，本實施例的畫素結構不需要配置用以電性連接主動元件的汲極以及畫素電極的連接部。
就結構上而言，請再參考圖7與圖8，本實施例的畫素結構具有掃描線SL、資料線DL、主動元件100c以及畫素電極200。主動元件100b包括凸起物112、閘極120、閘極絕緣層130、半導體層140、源極S以及汲極(即：部份的畫素電極200)。本實施例的畫素結構更包括保護層160以及平坦層170。凸起物112位於基板110上且具有上表面112a以及位於上表面112a周邊的多個側表面112b。閘極120覆蓋凸起物112，且與掃描線SL電性連接。半導體層140位於凸起物112之上表面112a以及側表面112b且由凸起物112的至少一側表面112b延伸到基板110上。閘極絕緣層130位於閘極120與半導體層140之間。源極S位於凸起物112的至少一側表面112b但不覆蓋凸起物112的上表面112a，且由凸起物112的至少一側表面112b延伸到基板110上，其中源極S與半導體層140接觸並與資料線DL電性連接。其中，源極S以及汲極D皆未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。保護層160覆蓋部分半導體層140、源極S以及資料線DL並具有一開口O。平坦層170位於保護層160上，且未覆蓋於保護層的開口O。畫素電極200位於保護層160上，並通過保護層的開口O與半導體層140接觸，使得部份與半導體層140接觸的畫素電極200是同時作為主動元件100c的汲極。
此外，本實施例的畫素結構亦可包括共用電極線（未繪示），其例如是與掃描線SL為同一膜層且鄰近於掃描線SL進行配置，其中共用電極線的延伸方向例如是與掃描線SL相同，與資料線DL的延伸方向不相同，並與畫素電極200耦合來形成儲存電容器（未繪示），本發明不以此為限。更值得注意的是，於又一施實施例中，本發明的畫素結構可應用於邊際場切換式液晶顯示面板，其中邊際場切換式液晶顯示面板的畫素陣列基板(即：本實施例的基板110)更包括共用電極層(未繪示）。在此架構下，共用電極線電性連接共用電極層，用以降低共用電極層之整體電阻值(overall resistance)。
基於上述，本實施例之畫素結構藉由凸起物112的設置，可調整凸起物112的高度來改變源極S以及汲極D之間的通道長度之距離，因此可依據不同設計需求，而取得較合適的通道寬度與通道長度之比值(W/L)；據此，本實施例之畫素結構在提高開啟電流的同時，亦避免了開口率的損耗。
圖9為本發明另一實施例之畫素結構沿著剖面線AA’的剖面示意圖。圖10為圖9之畫素結構的上視示意圖。圖9之畫素結構與繪示在上述多個實施例中的畫素結構具有相同或相似的元件，且具有相同或相似的材質與製程，故以相同或相似的元件符號表示，且不再重複說明。舉例來說，本實施例之畫素結構與上述之圖1H中的畫素結構，不相同之處在於本實施例的畫素結構為具有頂部閘極型薄膜電晶體的主動元件100d。
請同時參照圖9與圖10，在基板110上形成凸起物112，其中凸起物112具有上表面112a以及位於上表面112a四周的多個側表面112b，且其具有高度H1，其中高度H1約介於1微米至5微米之間，其中又以約介於2微米至4微米之間最佳，但不以此為限。於凸起物112上形成導電層(未繪示)。在導電層上形成圖案化光阻層(未繪示)，其中圖案化光阻層的厚度小於凸起物112的高度H1；據此，圖案化光阻層可藉由凸起物112的凸起輪廓定義出汲極D與源極S之間的分界。以圖案化光阻層作為蝕刻遮罩來圖案化導電層之汲極D於凸起物112之上表面112a。接著，再一次於導電層上形成光阻層，其中圖案化光阻層的厚度大於凸起物112的高度H1。以光阻層作為蝕刻遮罩，圖案化導電層，於凸起物112的四周定義出源極S以及與源極S連接的資料線DL，其中源極S局部地覆蓋凸起物112之側表面112b且由凸起物112的至少一側表面112b延伸到基板110上。值得注意的是，源極S未形成於凸起物112之上表面112a與側表面112b之間的轉角部上。接著，在源極S以及汲極D上形成半導體層140，其中半導體層140為於凸起物112的上表面112a與至少一側表面112b上，且由凸起物112的至少一側表面112b延伸到基板110上。在半導體層140上形成閘極絕緣層130。在閘極絕緣層130上形成閘極120以及與閘極120連接的掃描線SL。依序形成平坦層170以及保護層160，並圖案化保護層160、平坦層170以及閘極絕緣層130以形成接觸窗C。形成畫素電極200，且畫素電極200透過接觸窗C與汲極D電性連接。
在本實施例中，在源極S以及汲極D上形成半導體層140之前，形成與汲極D連接的連接部180。連接部180位於凸起物112的上表面112a上但不覆蓋凸起物112的側表面112b，且未覆蓋位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140，其中連接部180的一端與汲極D連接，並順著凸起物112之上表面112a延伸至畫素電極200的配置區區域。換言之，連接部180自汲極D往畫素電極200延伸，用以連接汲極D與畫素電極200。也就是說，本實施例是在形成源極S、汲極D以及與汲極D連接的連接部180後，依序形成半導體層140、閘極絕緣層130、閘極120、平坦層170以及保護層160。接著，對保護層160、平坦層170以及閘極絕緣層130進行圖案化以形成暴露出連接部180的接觸窗C；最後，形成畫素電極200，其中連接部180位於畫素電極200的下方，畫素電極200透過位於接觸窗C與連接部180相接。即是，畫素電極200透過接觸窗C與汲極D電性連接。
就結構上而言，請再參考圖9與圖10，本實施例的畫素結構具有掃描線SL、資料線DL、主動元件100d以及畫素電極200。主動元件100d包括凸起物112、閘極120、半導體層140、閘極絕緣層130、源極S以及汲極D。本實施例的畫素結構更包括保護層160、平坦層170以及連接部180。
凸起物112位於基板110上且具有上表面112a以及位於上表面112a周邊的多個側表面112b。源極S位於凸起物112的至少一側表面112b但不覆蓋凸起物112的上表面112a，且由凸起物112的至少一側表面112b延伸到基板110上，其中源極S與資料線DL電性連接。汲極D位於凸起物112之上表面112a但不覆蓋凸起物112的側表面112b。連接部180位於凸起物112上與汲極D連接，並自汲極D往畫素電極200延伸。半導體層140位於凸起物112之上表面112a以及側表面112b上，並由凸起物112的至少一側表面112b延伸到基板110上，且與覆蓋位於凸起物112的至少一側表面112b上的源極S以及位於凸起物112之上表面112a上的汲極D接觸。其中，源極S以及汲極D皆未接觸或重疊於位於凸起物112之上表面112a與側表面112b之間的轉角部上的半導體層140。閘極絕緣層130覆蓋源極S、汲極D、連接部180以及半導體層140。閘極120覆蓋閘極絕緣層130，且與資料線DL電性連接。即，閘極絕緣層130位於閘極120與半導體層140之間。平坦層170位於閘極120上，且覆蓋源極S以及連接部180。且保護層160位於平坦層170上，且覆蓋閘極120。畫素電極200位於保護層160以上方，並透過位於保護層160、平坦層170以及閘極絕緣層130中的接觸窗C電性連接主動元件100d的汲極D。此外，掃描線SL以及資料線DL的延伸方向不相同，較佳的是掃描線SL資料線DL的延伸方向垂直。此外，掃描線SL與資料線DL是分別位於不相同的膜層，且兩者之間夾有絕緣層(例如是閘極絕緣層140)，掃描線SL以及資料線DL主要用來傳遞驅動畫素結構的驅動訊號。
此外，本實施例的畫素結構更可以包括共用電極線（未繪示），其例如是與掃描線SL為同一膜層且鄰近於掃描線SL進行配置，其中共用電極線的延伸方向例如是與掃描線SL相同，與資料線DL的延伸方向不相同，並與畫素電極200耦合來形成儲存電容器（未繪示），本發明不以此為限。更值得注意的是，於又一施實施例中，本發明的畫素結構可應用於邊際場切換式液晶顯示面板，其中邊際場切換式液晶顯示面板的畫素陣列基板(即：本實施例的基板110)更包括共用電極層(未繪示）。在此架構下，共用電極線電性連接共用電極層，用以降低共用電極層之整體電阻值(overall resistance)。
綜上所述，本發明的畫素結構藉由凸起物的設置，可依據不同設計需求，經簡單的製程參數變化，來調整凸起物112的高度，以改變源極S以及汲極D之間的通道長度之距離，而取得較合適的通道寬度與通道長度之比值(W/L)。據此，本實施例之畫素結構在提高開啟電流的同時，亦避免了開口率的損耗及製程上複雜度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a、100a’、100b、100c、100d‧‧‧主動元件
110‧‧‧基板
112‧‧‧凸起物
112a‧‧‧凸起物的上表面
112b‧‧‧凸起物的側表面
120‧‧‧閘極
130‧‧‧閘極絕緣層
140‧‧‧半導體層
150‧‧‧導電層
151‧‧‧圖案化導電層
160‧‧‧保護層
170‧‧‧平坦層
180‧‧‧連接部
190‧‧‧絕緣層
200‧‧‧畫素電極
220‧‧‧圖案化光阻層
220a‧‧‧第一光阻部
220b‧‧‧第二光阻部
220’、240‧‧‧光阻層
C‧‧‧接觸窗
D‧‧‧汲極
DL‧‧‧資料線
H1‧‧‧高度
H2‧‧‧厚度
O‧‧‧開口
S‧‧‧源極
SL‧‧‧掃描線
AA’‧‧‧切線
圖1A至圖1H為本發明一實施例之畫素結構的製造方法的流程剖面圖。 圖2A為圖1H之畫素結構的上視示意圖。 圖2B為圖1H之畫素結構的另一變化例之上視示意圖。 圖3A至圖3E為本發明另一實施例之畫素結構的部分製造方法的流程剖面圖。 圖4為圖3E之畫素結構的上視示意圖。 圖5A至圖5B為本發明另一實施例之畫素結構的部分製造方法的流程剖面圖。 圖6為圖5B之畫素結構的上視示意圖。 圖7為本發明另一實施例之畫素結構的部分製造方法的剖面圖。 圖8為圖7B之畫素結構的上視示意圖。 圖9為本發明另一實施例之畫素結構沿著剖面線AA’的剖面示意圖。 圖10為圖9之畫素結構的上視示意圖。 圖11A至圖11E為本發明一實施例之畫素結構的部份製造方法的流程剖面圖。
110‧‧‧基板
112‧‧‧凸起物
112a‧‧‧凸起物的上表面
112b‧‧‧凸起物的側表面
120‧‧‧閘極
130‧‧‧閘極絕緣層
140‧‧‧半導體層
160‧‧‧保護層
170‧‧‧平坦層
200‧‧‧畫素電極
D‧‧‧汲極
S‧‧‧源極
AA’‧‧‧切線

Claims (20)

  1. 一種畫素結構，包括： 一掃描線以及一資料線，位於一基板上； 一主動元件，位於該基板上且包括： 一凸起物，位於該基板上且具有一上表面以及位於該上表面周邊的多個側表面； 一閘極，覆蓋該凸起物，且與該掃描線電性連接； 一半導體層，位於該凸起物之該上表面以及該些側表面； 一閘極絕緣層，位於該閘極與該半導體層之間； 一源極，位於該凸起物的至少一側表面，並且與該半導體層接觸，且該源極與該資料線電性連接； 一汲極，位於該凸起物之該上表面上並與該半導體層接觸，其中該汲極未覆蓋該凸起物之該上表面與該些側表面之間的轉角部上的該半導體層；以及 一畫素電極，與該主動元件之該汲極電性連接。
  2. 申請專利範圍第1項所述的畫素結構，其中該源極更包括由該凸起物之該至少一側表面延伸至該基板之表面上。
  3. 如申請專利範圍第1項所述的畫素結構，其中該源極覆蓋該凸起物之該至少一側表面，且未覆蓋該凸起物之該上表面與該些側表面之間的轉角部上的該半導體層。
  4. 如申請專利範圍第1項所述的畫素結構，更包括一連接部，位於該半導體層上且自該汲極往該畫素電極延伸，用以連接該汲極與該畫素電極，其中該汲極位於該凸起物之該上表面且不覆蓋該些側表面，該連接部的一端與該汲極連接，且該連接部順著該凸起物之該些側表面其中之一延伸至該畫素電極。
  5. 如申請專利範圍第1項所述的畫素結構，其中： 該閘極位於該凸起物之該上表面以及該些側表面； 該閘極絕緣層覆蓋該閘極； 該半導體層覆蓋位於該凸起物之該上表面以及該些側表面之該閘極絕緣層上； 該汲極設置在位於該凸起物之該上表面之該半導體層上；且 該源極設置在位於該凸起物之該至少一側表面上之該半導體層上。
  6. 如申請專利範圍第5項所述的畫素結構，更包括一保護層，覆蓋該源極，其中該保護層具有一開口以暴露出位於該凸起物之該上表面的該半導體層，且該汲極位於該保護層上並且透過該開口與該半導體層接觸。
  7. 如申請專利範圍第6項所述的畫素結構，其中該汲極與該源極的材質不相同。
  8. 如申請專利範圍第6項所述的畫素結構，其中該汲極與該畫素電極的材質相同。
  9. 如申請專利範圍第1項所述的畫素結構，其中： 該半導體層覆蓋位於該凸起物之該上表面之該汲極以及位於該至少一側表面之該源極； 該閘極絕緣層覆蓋該半導體層；且 該閘極覆蓋該閘極絕緣層。
  10. 一種畫素結構的製造方法，包括： 在一基板上形成一凸起物，該凸起物具有一上表面以及位於該上表面周邊的多個側表面； 在該凸起物上形成一閘極，並且在該基板上形成與該閘極連接的一掃描線； 在該凸起物之該上表面以及該些側表面上形成一半導體層； 形成一閘極絕緣層，位於該閘極與該半導體層之間； 在該凸起物上形成一導電層； 在該導電層上形成一圖案化光阻層，其中該圖案化光阻層的厚度小於該凸起物的高度； 以該圖案化光阻層作為蝕刻遮罩圖案化該導電層，以在該凸起物之該上表面上形成出一汲極，其中該汲極未覆蓋位於該凸起物之該上表面與該些側表面之間的轉角部上的該半導體層； 在該凸起物的周邊形成一源極以及與該源極連接的一資料線，其中該源極局部地覆蓋該凸起物之該些側表面；以及 形成一畫素電極，該畫素電極與該汲極電性連接。
  11. 如申請專利範圍第10項所述的畫素結構的製造方法，其中該閘極絕緣層覆蓋該閘極以及該掃描線，該半導體層位在該凸起物之該上表面以及該側表面上之該閘極絕緣層上，且該源極以及該汲極覆蓋該半導體層。
  12. 如申請專利範圍第11項所述的畫素結構的製造方法，更包括形成一保護層，覆蓋該汲極以及該源極，其中該保護層具有一接觸窗開口，該畫素電極位於該保護層上且透過該接觸窗開口與該汲極電性連接。
  13. 如申請專利範圍第11項所述的畫素結構的製造方法，其中於形成該源極之後，更包括形成一保護層以覆蓋該源極，該保護層具有一開口以暴露出位於該凸起物之該上表面的該半導體層，且該汲極位於該保護層上並且透過該開口與該半導體層接觸。
  14. 如申請專利範圍第13項所述的畫素結構的製造方法，更包括形成一共用電極線，且該汲極是與該共用電極線同時定義出。
  15. 如申請專利範圍第13項所述的畫素結構的製造方法，其中該汲極與該畫素電極同時定義出。
  16. 如申請專利範圍第13項所述的畫素結構的製造方法，更包括形成一絕緣層以覆蓋該汲極，該絕緣層具有一接觸窗開口，該畫素電極位於該絕緣層上且透過該接觸窗開口與該汲極電性連接。
  17. 如申請專利範圍第10項所述的畫素結構的製造方法，其中該半導體層與該源極是以一道光罩製程所形成。
  18. 如申請專利範圍第10項所述的畫素結構的製造方法，其中該半導體層位在該源極以及該汲極上，該閘極絕緣層覆蓋該半導體層，且該閘極覆蓋該閘極絕緣層。
  19. 如申請專利範圍第18項所述的畫素結構的製造方法，更包括形成一保護層，覆蓋該閘極，且該畫素電極形成在該保護層上，其中該保護層具有一接觸窗開口，該畫素電極位於該保護層上且透過該接觸窗開口與該汲極電性連接。
  20. 如申請專利範圍第10項所述的畫素結構的製造方法，在該導電層上形成該圖案化光阻層的方法包括： 於該基板上進行一光阻材料的塗佈程序，該光阻材料因厚度小於該凸起物的高度之故，而使得位於該凸起物之該上表面的該光阻材料與位於該凸起物側表面的該光阻材料分離；以及 進行一固化步驟，以使該光阻材料固化而成該圖案化光阻層。
TW105103948A 2016-02-05 2016-02-05 畫素結構與其製造方法 TWI578504B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105103948A TWI578504B (zh) 2016-02-05 2016-02-05 畫素結構與其製造方法
CN201610230087.0A CN105810691B (zh) 2016-02-05 2016-04-14 像素结构与其制造方法
US15/423,587 US10163937B2 (en) 2016-02-05 2017-02-03 Pixel structure and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105103948A TWI578504B (zh) 2016-02-05 2016-02-05 畫素結構與其製造方法

Publications (2)

Publication Number Publication Date
TWI578504B true TWI578504B (zh) 2017-04-11
TW201729402A TW201729402A (zh) 2017-08-16

Family

ID=56460992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103948A TWI578504B (zh) 2016-02-05 2016-02-05 畫素結構與其製造方法

Country Status (3)

Country Link
US (1) US10163937B2 (zh)
CN (1) CN105810691B (zh)
TW (1) TWI578504B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576428B1 (ko) 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
CN106024637B (zh) 2016-07-20 2018-06-29 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
TWI646691B (zh) 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
WO2020029126A1 (zh) * 2018-08-08 2020-02-13 深圳市柔宇科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
TWI680603B (zh) * 2018-11-12 2019-12-21 友達光電股份有限公司 畫素陣列基板
KR20200115753A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 이의 제조 방법
TWI756922B (zh) * 2020-11-17 2022-03-01 友達光電股份有限公司 有機半導體裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010370A1 (en) * 1999-12-28 2001-08-02 Nec Corporation Active matrix substrate plate and manufacturing method therefor
TW201133707A (en) * 2010-03-22 2011-10-01 Au Optronics Corp Active device array substrate and fabricating method thereof
TW201242017A (en) * 2011-04-01 2012-10-16 Chunghwa Picture Tubes Ltd Transistor array substrate
TW201537729A (zh) * 2014-03-19 2015-10-01 Au Optronics Corp 顯示面板及其製作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441905A (en) 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
JP3240858B2 (ja) 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
US5532180A (en) 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
GB0111424D0 (en) * 2001-05-10 2001-07-04 Koninkl Philips Electronics Nv Electronic devices comprising thin film transistors
KR100961945B1 (ko) * 2003-03-26 2010-06-08 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 표시판
US8105954B2 (en) 2008-10-20 2012-01-31 aiwan Semiconductor Manufacturing Company, Ltd. System and method of vapor deposition
JP2012098329A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 液晶表示装置
CN103824780B (zh) * 2014-02-28 2016-03-30 上海和辉光电有限公司 一种低温多晶硅tft器件及其制造方法
TWI523205B (zh) * 2014-03-28 2016-02-21 友達光電股份有限公司 畫素結構及顯示面板
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104659108A (zh) * 2015-03-19 2015-05-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示面板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010370A1 (en) * 1999-12-28 2001-08-02 Nec Corporation Active matrix substrate plate and manufacturing method therefor
TW201133707A (en) * 2010-03-22 2011-10-01 Au Optronics Corp Active device array substrate and fabricating method thereof
TW201242017A (en) * 2011-04-01 2012-10-16 Chunghwa Picture Tubes Ltd Transistor array substrate
TW201537729A (zh) * 2014-03-19 2015-10-01 Au Optronics Corp 顯示面板及其製作方法

Also Published As

Publication number Publication date
TW201729402A (zh) 2017-08-16
US20170229483A1 (en) 2017-08-10
CN105810691B (zh) 2019-01-04
CN105810691A (zh) 2016-07-27
US10163937B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
TWI578504B (zh) 畫素結構與其製造方法
US9449998B2 (en) Manufacturing method of pixel structure with data line, scan line and gate electrode formed on the same layer
KR102258374B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
US10788907B2 (en) Touch display substrate, fabrication method and touch display device
US20190140028A1 (en) Display substrate and method of manufacturing the same
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
US9281343B2 (en) Thin film transistor display panel and method of manufacturing the same
US20150021602A1 (en) Thin film transistor display panel and manufacturing method thereof
JP2009251174A (ja) Ｔｆｔ基板及びそれを用いた液晶表示装置並びにそれらの製造方法
CN109004032B (zh) 薄膜晶体管及其制造方法、阵列基板
TWI573308B (zh) 顯示器之陣列基板及其製造方法
US11114630B2 (en) Display panel, manufacturing method thereof, display device
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
CN106997892B (zh) 显示装置以及该显示装置的制造方法
TWI599023B (zh) 畫素結構與其製造方法
US20120138965A1 (en) Display substrate and method of manufacturing the same
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2020006716A1 (zh) 阵列基板及其制造方法、显示装置
TW201342628A (zh) 主動元件及其製造方法
KR102027363B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
US20130222744A1 (en) Pixel structure and liquid crystal display panel thereof
KR102259278B1 (ko) 표시장치와 그 제조 방법