TWI680603B - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TWI680603B
TWI680603B TW107140006A TW107140006A TWI680603B TW I680603 B TWI680603 B TW I680603B TW 107140006 A TW107140006 A TW 107140006A TW 107140006 A TW107140006 A TW 107140006A TW I680603 B TWI680603 B TW I680603B
Authority
TW
Taiwan
Prior art keywords
layer
pixel array
array substrate
conductive layer
opening
Prior art date
Application number
TW107140006A
Other languages
English (en)
Other versions
TW202018991A (zh
Inventor
陳銘耀
Ming-Yao Chen
黃國有
Kuo-Yu Huang
宋文清
Wen-Ching Sung
Original Assignee
友達光電股份有限公司
Au Optronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司, Au Optronics Corporation filed Critical 友達光電股份有限公司
Priority to TW107140006A priority Critical patent/TWI680603B/zh
Priority to CN201910423480.5A priority patent/CN110223988B/zh
Priority to US16/441,024 priority patent/US10811441B2/en
Application granted granted Critical
Publication of TWI680603B publication Critical patent/TWI680603B/zh
Publication of TW202018991A publication Critical patent/TW202018991A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

一種畫素陣列基板包括基板、主動元件、平坦層、第一導電層、第一絕緣層以及第二導電層。主動元件配置於基板上。平坦層覆蓋主動元件，且具有第一開口。第一導電層設置於平坦層上，且電性連接主動元件的第一端。第一絕緣層設置於第一導電層上。第二導電層設置於第一絕緣層上。第一導電層及第二導電層覆蓋平坦層的第一開口的側面。

Description

畫素陣列基板
本發明是有關於一種畫素陣列基板，且特別是有關於一種適用於顯示裝置的畫素陣列基板。
現今社會多媒體技術相當發達，多半受惠於半導體元件與顯示器的進步。就顯示器而言，具有高畫質、低能耗、無輻射等優越特性的液晶顯示器已儼然成為市場的主流。隨著顯示器的應用日趨多元，例如應用在虛擬實境(Virtual Reality，VR)的頭戴式顯示器(Head-mounted display，HMD)、甚至是應用在(車用)投影機的顯示面板，都為了讓使用者有更好的視覺體驗而使顯示面板的解析度規格不斷提高。
以目前主流的液晶顯示器而言，在解析度不斷地提升下，除了開口率(aperture ratio)的損失外，用以維持畫素驅動電位的儲存電容也因電路的可佈局空間不斷地縮小而減少，造成顯示畫面異常，例如閃爍(flicker)及串音(crosstalk)的問題。因此，在有限的電路佈局空間下，如何維持足夠的畫素儲存電容是發展超高解析度顯示面板的重要課題之一。
本發明提供一種畫素陣列基板，適用於超高解析度的顯示裝置且電性佳。
本發明的畫素陣列基板，包括基板、主動元件、平坦層、第一導電層、第一絕緣層以及第二導電層。主動元件配置於基板上。平坦層覆蓋主動元件，且具有第一開口。第一導電層設置於平坦層上，且電性連接主動元件的第一端。第一絕緣層設置於第一導電層上。第二導電層設置於第一絕緣層上。第一導電層及第二導電層覆蓋平坦層的第一開口的側面。
在本發明一實施方式中，上述的畫素陣列基板的第一開口具有底面，且第一開口的側面相對於底面傾斜。
在本發明一實施方式中，上述的畫素陣列基板更包括第三導電層，設置於第二導電層上。第三導電層電性連接第一導電層且與第一開口重疊。
在本發明一實施方式中，上述的畫素陣列基板更包括彩色濾光層，設置於第二導電層與第三導電層之間。彩色濾光層具有第一部及圍繞第一部的第二部，且第一部重疊於平坦層的第一開口。彩色濾光層的第一部具有第一厚度，第二部具有第二厚度，且第一厚度大於第二厚度。
在本發明一實施方式中，上述的畫素陣列基板更包括間隙物，設置於第三導電層上。平坦層還具有重疊於第一端的第二 開口。間隙物重疊於第二開口。
在本發明一實施方式中，上述的畫素陣列基板更包括彩色濾光層，設置於第二導電層與第三導電層之間。彩色濾光層具有第三開口，且第三開口重疊於平坦層的第二開口。
在本發明一實施方式中，上述的畫素陣列基板的第三導電層覆蓋平坦層的第二開口與彩色濾光層的第三開口。
在本發明一實施方式中，上述的畫素陣列基板更包括第一訊號線，與主動元件電性連接，且具有第一凸出部及第二凸出部。第一訊號線的第一凸出部及第二凸出部分別設置於主動元件的第一端的相對兩側。
在本發明一實施方式中，上述的畫素陣列基板的間隙物包括支撐部及底座部。底座部設置於支撐部與平坦層之間，且設置於第二開口中。間隙物的底座部在基板上的垂直投影面積大於間隙物的支撐部在基板上的垂直投影面積。
在本發明一實施方式中，上述的畫素陣列基板的間隙物的底座部具有頂面，且頂面凸出於與第一開口相重疊的部分第三導電層的上表面。
在本發明一實施方式中，上述的畫素陣列基板的間隙物的材質包括黑色樹脂材料。
在本發明一實施方式中，上述的畫素陣列基板更包括第一訊號線，且間隙物的底座部覆蓋第一訊號線。
在本發明一實施方式中，上述的畫素陣列基板更包括金 屬層，設置於第三導電層與間隙物之間，且重疊於平坦層的第二開口。
在本發明一實施方式中，上述的畫素陣列基板的金屬層電性連接於第三導電層。
在本發明一實施方式中，上述的畫素陣列基板更包括第一訊號線，且金屬層覆蓋第一訊號線。
在本發明一實施方式中，上述的畫素陣列基板更包括遮光層，設置於基板與主動元件之間，且重疊於平坦層的第二開口。
在本發明一實施方式中，上述的畫素陣列基板更包括第一訊號線及第二訊號線。第一訊號線及第二訊號線交叉設置於基板上。遮光層重疊於第一訊號線及第二訊號線。
在本發明一實施方式中，上述的畫素陣列基板的遮光層的材料包括鉭、鉬、鋁、或氧化鉬。
在本發明一實施方式中，上述的畫素陣列基板的遮光層的反射率小於10%。
在本發明一實施方式中，上述的畫素陣列基板更包括第二絕緣層，設置於平坦層與主動元件的半導體圖案之間，且具有重疊於主動元件的第一端的第一接觸窗及重疊於主動元件的第二端的第二接觸窗。主動元件的第一端在基板上的垂直投影位於第二絕緣層的第一接觸窗在基板上的垂直投影以內，主動元件的第二端在基板上的垂直投影位於第二絕緣層的第二接觸窗在基板上的垂直投影以內。
基於上述，本發明之實施方式的畫素陣列基板，透過畫素結構的第一導電層及第二導電層設置在平坦層之第一開口的側面上，以增加第一導電層與第二導電層之間的儲存電容，使採用本發明之實施例的畫素陣列基板的顯示裝置具有較佳的顯示品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。
10、20、30、40‧‧‧畫素陣列基板
100‧‧‧基板
150‧‧‧絕緣層
200‧‧‧平坦層
210‧‧‧第一開口
210b‧‧‧底面
210s‧‧‧側面
220‧‧‧第二開口
300‧‧‧第一導電層
350a‧‧‧開口
400‧‧‧第二導電層
500‧‧‧第三導電層
500s‧‧‧表面
600‧‧‧彩色濾光層
610‧‧‧第一部
620‧‧‧第二部
630‧‧‧第三開口
700、700A‧‧‧間隙物
710‧‧‧支撐部
720、720A‧‧‧底座部
720s‧‧‧頂面
800、800A‧‧‧遮光層
900‧‧‧金屬層
CR‧‧‧通道區
D‧‧‧汲極
D1、D2、D3‧‧‧方向
DR‧‧‧汲極區
G‧‧‧閘極
GI‧‧‧閘絕緣層
H1‧‧‧第一接觸窗
H2‧‧‧第二接觸窗
IL‧‧‧層間絕緣層
PX‧‧‧畫素結構
S‧‧‧源極
SC‧‧‧半導體圖案
SL、SL1、SL2‧‧‧訊號線
SL1a‧‧‧第一凸出部
SL1b‧‧‧第二凸出部
SL1c‧‧‧延伸部
SR‧‧‧源極區
T‧‧‧主動元件
t1‧‧‧第一厚度
t2‧‧‧第二厚度
TR‧‧‧透光區
A-A’~H-H’‧‧‧剖線
圖1為本發明之第一實施方式的畫素陣列基板的上視示意圖。
圖2為圖1之畫素陣列基板的剖面示意圖。
圖3為本發明之第二實施方式的畫素陣列基板的上視示意圖。
圖4為圖3之畫素陣列基板的剖面示意圖。
圖5為本發明之第三實施方式的畫素陣列基板的上視示意圖。
圖6為圖5之畫素陣列基板的剖面示意圖。
圖7為本發明之第四實施方式的畫素陣列基板的上視示意圖。
圖8為圖7之畫素陣列基板的剖面示意圖。
本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。
在本發明中，為了便於理解，電晶體的源極與汲極的位置於圖中的標示為示範例，並不用以限定本發明。這是因為電晶體的源極與汲極會隨著電流的流向改變，或是電晶體為NMOS電晶體或PMOS電晶體而有所不同。
現將詳細地參考本發明的示範性實施方式，示範性實施 方式的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1為本發明之第一實施方式的畫素陣列基板10的上視示意圖。圖2為圖1之畫素陣列基板10的剖面示意圖。圖2對應圖1的剖線A-A’及剖線B-B’。需說明的是，為清楚呈現起見，圖1省略了圖2的絕緣層150、閘絕緣層GI、層間絕緣層IL、平坦層200、第一絕緣層350以及彩色濾光層600的繪示。
請參照圖1，畫素陣列基板10包括基板100、多個畫素結構PX及多條訊號線SL。多個畫素結構PX陣列排列於基板100上。多條訊號線SL包括第一訊號線SL1及第二訊號線SL2。第一訊號線SL1與第二訊號線SL2交叉設置於基板100上。舉例而言，在本實施方式中，第一訊號線SL1例如是掃描線(scan line)，第二訊號線SL2例如是資料線(data line)，且第一訊號線SL1的延伸方向D1實質上可垂直於第二訊號線SL2的延伸方向D2，但本發明不以此為限。
畫素結構PX包括主動元件T。主動元件T包括半導體圖案SC、源極S、汲極D以及閘極G。主動元件T的閘極G及源極S分別與第一訊號線SL1及第二訊號線SL2電性連接。舉例而言，在本實施方式中，第一訊號線SL1具有第一凸出部SL1a及第二凸出部SL1b，且第一凸出部SL1a及第二凸出部SL1b分別設置在主動元件T的汲極D的相對兩側，以遮蔽主動元件T之汲極D兩側與第二訊號線SL2之間的漏光，但本發明不以此為限。
請參照圖2，在本實施方式中，主動元件T的閘極G可選擇性地設置在半導體圖案SC的上方，也就是說，主動元件T為頂部閘極型薄膜電晶體(top-gate TFT)。然而，本發明不限於此，在其他實施方式中，主動元件T的閘極G也可設置在半導體圖案SC的下方，也就是說，主動元件T也可以是底部閘極型薄膜電晶體(bottom-gate TFT)。
詳細而言，在本實施方式中，形成主動元件T的方法可包括以下步驟：於基板100上依序形成半導體圖案SC、閘絕緣層GI、閘極G、層間絕緣層IL、源極S及汲極D，其中半導體圖案SC包括可以閘極G為遮罩進行離子摻雜製程而形成的源極區SR、汲極區DR以及通道區CR，閘極G與通道區CR在垂直於基板100的方向D3上重疊，源極S透過形成在閘絕緣層GI及層間絕緣層IL的第一接觸窗H1與源極區SR電性連接，汲極D透過形成在閘絕緣層GI及層間絕緣層IL的第二接觸窗H2與汲極區DR電性連接，但本發明不此以為限。在一些實施方式中，層間絕緣層IL的膜厚可介於6000埃至7000埃之間，但本發明不以此為限。
特別一提的是，在形成源極S與汲極D的微影蝕刻製程(lithography and etching process)中，位於閘絕緣層GI及層間絕緣層IL的第一接觸窗H1及第二接觸窗H2內之光阻的曝光量小於位於閘絕緣層GI及層間絕緣層IL的第一接觸窗H1及第二接觸窗H2外之光阻的曝光量。因此，在顯影、蝕刻後，源極S與汲極D 僅分別形成在閘絕緣層GI與層間絕緣層IL的第一接觸窗H1與第二接觸窗H2內。然而，本發明不限於此，根據其他的實施方式，在形成源極S與汲極D的微影蝕刻製程中，也可選擇性地使用半色調(half-tone)遮罩進行曝光，且半色調區重疊於閘絕緣層GI及層間絕緣層IL的第一接觸窗H1及第二接觸窗H2，如此一來，可進一步減少位於第一接觸窗H1及第二接觸窗H2內之光阻的曝光量，以增加製程容許度(process latitude)。
具體而言，在本實施方式中，主動元件T的源極S在基板100上的垂直投影位於閘絕緣層GI與層間絕緣層IL的第一接觸窗H1在基板100上的垂直投影以內，主動元件T的汲極D在基板100上的垂直投影位於閘絕緣層GI與層間絕緣層IL的第二接觸窗H2在基板100上的垂直投影以內。如此一來，可減少電路設計時為避免線路之間彼此導通所需預留的佈局空間，以提高畫素陣列基板的像素解析度。
在本實施方式中，半導體圖案SC、閘絕緣層GI、閘極G、層間絕緣層IL、源極S及汲極D分別可由任何所屬技術領域中具有通常知識者所周知的用於畫素陣列基板的任一半導體圖案、任一閘絕緣層、任一閘極、任一層間絕緣層、任一源極及任一汲極來實現，且半導體圖案SC、閘絕緣層GI、閘極G、層間絕緣層IL、源極S及汲極D分別可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成。特別是，在本實施方式中，閘極G與第一訊號線SL1的材質可選擇性地相同，源極S、汲極D與第二 訊號線SL2的材質可選擇性地相同；也就是說，閘極G與第一訊號線SL1可選擇性地形成於同一膜層，源極S、汲極D與第二訊號線SL2可選擇性地形成於同一膜層，但本發明不以此為限。
在本實施方式中，主動元件T雖以低溫多晶矽薄膜電晶體(Low Temperature Poly-Silicon Thin Film Transistor，LTPS TFT)為例進行說明，但本發明並不限定主動元件T的型態。在其他實施方式中，主動元件T也可以是非晶矽薄膜電晶體(Amorphous Silicon TFT，a-Si TFT)、微晶矽薄膜電晶體(micro-Si TFT)或金屬氧化物電晶體(Metal Oxide Transistor)。
請參照圖1及圖2，畫素陣列基板10更包括平坦層200，覆蓋在主動元件T上，且具有第一開口210。平坦層200的第一開口210係設置於畫素陣列基板10的透光區TR內，但本發明不限於此，在其他實施方式中，平坦層200的第一開口210也可設置於畫素陣列基板10之透光區TR以外的區域。第一開口210可具有多個側面210s及連接於多個側面210s之間的底面210b。舉例而言，在本實施方式中，第一開口210的側面210s相對於底面210b傾斜。然而，本發明不限於此，在一些實施方式中，第一開口210的側面210s實質上可垂直於底面210b。
承接上述，平坦層200還具有第二開口220，重疊於主動元件T的汲極D。特別是，在本實施方式中，平坦層200的第一開口210及第二開口220在基板100上的垂直投影例如是矩形。然而，本發明不限於此，在其他的實施方式中，平坦層200的第 一開口210及第二開口220在基板100上的垂直投影也可以是圓形、多邊形、或其他適當的形狀。
在本實施方式中，平坦層200的材質例如是有機絕緣材料。有機絕緣材料可包括聚亞醯胺、聚酯、苯並環丁烯(benzocyclobutene，BCB)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚乙烯苯酚(poly(4-vinylphenol)，PVP)、聚乙烯醇(polyvinyl alcohol，PVA)、聚四氟乙烯(polytetrafluoroethene，PTFE)、六甲基二矽氧烷(hexamethyldisiloxane，HMDSO)、或其它適合之有機絕緣材料。
請參照圖2，畫素結構PX更包括在平坦層200上依序設置的第一導電層300、第一絕緣層350及第二導電層400。第一導電層300電性連接主動元件T的汲極D。詳細而言，第一導電層300係覆蓋平坦層200的第二開口220及閘絕緣層GI與層間絕緣層IL的第一接觸窗H1，以電性連接主動元件T的汲極D。特別一提的是，第一導電層300及第二導電層400係用以形成畫素結構PX的儲存電容(storage capacitor)，且透過第一導電層300及第二導電層400覆蓋平坦層200的第一開口210的多個側面210s及底面210b，可有效增加畫素結構PX的儲存電容。然而，本發明不限於此，在一些實施方式中，第一導電層300及第二導電層400可僅覆蓋第一開口210的多個側面210s。
在本實施方式中，第一導電層300及第二導電層400可選擇性地皆為穿透式電極，但本發明不以此為限。穿透式電極的 材質包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或其它合適的氧化物、或者是上述至少兩者之堆疊層。在本實施方式中，第一絕緣層350具有重疊於平坦層200的第二開口220的開口350a。第一絕緣層350的材質可包括無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少兩種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
畫素結構PX更包括第三導電層500，設置在第二導電層400上，且電性連接第一導電層300。在一些實施方式中，第三導電層500例如是畫素電極，但本發明不以為限。畫素陣列基板10還可包括彩色濾光層600，設置在第二導電層400與第三導電層500之間。然而，本發明不限於此，根據其他實施方式，也可利用絕緣層取代彩色濾光層600，以電性隔離第二導電層400及第三導電層500。在本實施方式中，彩色濾光層600覆蓋第二導電層400及部分的第一絕緣層350，且彩色濾光層600可選擇性地填入第一絕緣層350的開口350a，並覆蓋部分的第一導電層300，但本發明不以此為限。
承接上述，彩色濾光層600具有第一部610及第二部620。彩色濾光層600的第二部620圍繞第一部610，且第一部610重疊於平坦層200的第一開口210。舉例而言，在本實施方式中，彩色濾光層600的第一部610在方向D3上具有第一厚度t1，彩色濾光層600的第二部620在方向D3上具有第二厚度t2，且第一厚 度t1大於第二厚度t2，但本發明不以此為限。在一些實施方式中，彩色濾光層600的第一部610的厚度可介於2微米至3微米，第二部620的厚度可介於1微米至2微米。值得一提的是，在本實施方式中，相較於彩色濾光層600的第一部610，第二部620具有較薄的厚度，使彩色濾光層600在微影蝕刻製程中易於圖案化，有助於畫素陣列基板在解析度提高的情況下，亦可具有較佳的色彩表現。
彩色濾光層600還具有重疊於平坦層200之第二開口220的第三開口630，第三導電層500覆蓋彩色濾光層600的第三開口630及平坦層200的第二開口220，以電性連接第一導電層300。詳細而言，彩色濾光層600的第三開口630係在方向D1上延伸；也就是說，在方向D1上，對應於兩相鄰的畫素結構PX之兩相鄰的第三開口630彼此連通。
請參照圖1及圖2，畫素陣列基板10更包括間隙物700，設置於第三導電層500上，且重疊於平坦層200的第二開口220及彩色濾光層600的第三開口630。詳細而言，間隙物700包括支撐部710及底座部720，底座部720設置在支撐部710與平坦層200之間，且設置於平坦層200的第二開口220中。特別是，在本實施方式中，間隙物700的底座部720在基板100上的垂直投影面積大於間隙物700的支撐部710在基板100上的垂直投影面積，但本發明不以此為限。
承接上述，間隙物700的底座部720具有頂面720s，第 三導電層500具有重疊於平坦層200之第一開口210的表面500s。舉例而言，在本實施方式中，底座部720的頂面720s凸出第三導電層500的表面500s，也就是說，底座部720的頂面720s與第三導電層500的表面500s之間具有一段差，但本發明不以此為限。在一些實施方式中，底座部720的頂面720s也可切齊第三導電層500的表面500s。
請參照圖1，在本實施方式中，間隙物700的底座部720可選擇性地覆蓋第一訊號線SL1。具體而言，第一訊號線SL1還具有在方向D1上延伸的延伸部SL1c，連接於第一凸出部SL1a及第二凸出部SL1b之間，且間隙物700的底座部720覆蓋第一訊號線SL1的部分第一凸出部SL1a、部分第二凸出部SL1b及部分延伸部SL1c。然而，本發明不限於此，在其他實施方式中，間隙物700的底座部720僅覆蓋部分第一凸出部SL1a及部分第二凸出部SL1b。舉例而言，在本實施方式中，間隙物700的材質例如是感光樹脂材料組成物(photo-sensitivity resin composition)，但本發明不以此為限。
請同時參照圖2，畫素陣列基板10還可包括遮光層800及絕緣層150，設置在基板100與主動元件T之間。遮光層800重疊於平坦層200的第二開口220。絕緣層150設置在遮光層800與主動元件T之間，且覆蓋遮光層800與基板100的部分表面。舉例而言，在本實施方式中，遮光層800可選擇性地重疊於半導體圖案SC的通道區CR與汲極區DR，避免半導體圖案SC在背光 的長時間照射下產生劣化(degradation)，以提升主動元件T的信賴性(reliability)。遮光層800的材質可包括鉭、鉬、鋁、上述金屬的氧化物、或上述至少兩種材料的堆疊層。舉例而言，在本實施方式中，遮光層800的材質例如是包括鉭摻雜之氧化鉬(MoOx：Ta)及鉬的堆疊層。在一些實施方式中，遮光層800的材質例如是包括鉭摻雜之氧化鉬(MoOx：Ta)及鋁的堆疊層。
圖3為本發明之第二實施方式的畫素陣列基板20的上視示意圖。圖4為圖3之畫素陣列基板20的剖面示意圖。圖4對應圖3的剖線C-C’及剖線D-D’。需說明的是，為清楚呈現起見，圖3省略了圖4的絕緣層150、閘絕緣層GI、層間絕緣層IL、平坦層200、第一絕緣層350以及彩色濾光層600的繪示。
請參照圖3及圖4，本實施方式之畫素陣列基板20與圖1及圖2之畫素陣列基板10的差異在於：畫素陣列基板20的第一訊號線SL1僅具有延伸部SL1c，畫素陣列基板20更包括金屬層900，設置於第三導電層500與間隙物700之間，且重疊於平坦層200的第二開口220。
在本實施方式中，畫素陣列基板20的金屬層900覆蓋彩色濾光層600的第三開口630及平坦層200的第二開口220，以電性連接第三導電層500。舉例而言，在本實施方式中，金屬層900在方向D1上延伸，且覆蓋第一訊號線SL1。然而，本發明不限於此，在一些實施方式中，金屬層900在方向D2上僅覆蓋部分的第一訊號線SL1。特別一提的是，在本實施方式中，金屬層900係 用以取代傳統的黑色矩陣(black matrix，BM)，以遮蔽主動元件T之汲極D與訊號線SL之間的漏光。
圖5為本發明之第三實施方式的畫素陣列基板30的上視示意圖。圖6為圖5之畫素陣列基板30的剖面示意圖。圖6對應圖5的剖線E-E’及剖線F-F’。需說明的是，為清楚呈現起見，圖5省略了圖6的絕緣層150、閘絕緣層GI、層間絕緣層IL、平坦層200、第一絕緣層350以及彩色濾光層600的繪示。
請參照圖5及圖6，本實施方式之畫素陣列基板30與圖1及圖2之畫素陣列基板10的差異在於：畫素陣列基板30的第一訊號線SL1僅具有延伸部SL1c，畫素陣列基板30之間隙物700A的底座部720A填滿彩色濾光層600的第三開口630及平坦層200的第二開口220。
在本實施方式中，間隙物700A的材質可包括黑色樹脂材料，且間隙物700A的底座部720A在方向D1上延伸。詳細而言，間隙物700A的底座部720A覆蓋第一訊號線SL1、部分第二訊號線SL2以及主動元件T的汲極D。如此一來，間隙物700A的底座部720A可取代傳統的黑色矩陣，以遮蔽主動元件T的汲極D與訊號線SL之間的漏光。
圖7為本發明之第四實施方式的畫素陣列基板40的上視示意圖。圖8為圖7之畫素陣列基板40的剖面示意圖。圖8對應圖7的剖線G-G’及剖線H-H’。需說明的是，為清楚呈現起見，圖7省略了圖8的絕緣層150、閘絕緣層GI、層間絕緣層IL、平坦 層200、第一絕緣層350以及彩色濾光層600的繪示。
請參照圖7及圖8，本實施例之畫素陣列基板40與圖1及圖2之畫素陣列基板10的差異在於：畫素陣列基板40的第一訊號線SL1僅具有延伸部SL1c，且畫素陣列基板40的遮光層800A進一步地重疊於第一訊號線SL1、第二訊號線SL2及主動元件T之源極S。也就是說，遮光層800A可取代傳統的黑色矩陣，以遮蔽主動元件T的汲極D與訊號線SL之間的漏光。舉例而言，在本實施方式中，遮光層800A的反射率小於10%，可降低遮光層800A在環境光照射下的可視性(visibility)，以提升採用畫素陣列基板40之顯示裝置的暗態表現。
綜上所述，本發明之實施方式的畫素陣列基板，透過畫素結構的第一導電層及第二導電層設置在平坦層之第一開口的側面上，以增加第一導電層與第二導電層之間的儲存電容，使採用本發明之實施例的畫素陣列基板的顯示裝置具有較佳的顯示品質。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (20)

  1. 一種畫素陣列基板，包括： 一基板； 一主動元件，配置於該基板上； 一平坦層，覆蓋該主動元件，且具有一第一開口； 一第一導電層，設置於該平坦層上，且電性連接該主動元件的一第一端； 一第一絕緣層，設置於該第一導電層上；以及 一第二導電層，設置於該第一絕緣層上， 其中該第一導電層及該第二導電層覆蓋該平坦層的該第一開口的一側面。
  2. 如申請專利範圍第1項所述的畫素陣列基板，其中該第一開口具有一底面，且該側面相對於該底面傾斜。
  3. 如申請專利範圍第1項所述的畫素陣列基板，更包括： 一第三導電層，設置於該第二導電層上，其中該第三導電層電性連接該第一導電層且與該第一開口重疊。
  4. 如申請專利範圍第3項所述的畫素陣列基板，更包括： 一彩色濾光層，設置於該第二導電層與該第三導電層之間，該彩色濾光層具有一第一部及一第二部，該第二部圍繞該第一部，且該第一部重疊於該第一開口，其中該第一部具有一第一厚度，該第二部具有一第二厚度，且該第一厚度大於該第二厚度。
  5. 如申請專利範圍第3項所述的畫素陣列基板，更包括： 一間隙物，設置於該第三導電層上，其中該平坦層還具有重疊於該第一端的一第二開口，且該間隙物重疊於該第二開口。
  6. 如申請專利範圍第5項所述的畫素陣列基板，更包括： 一彩色濾光層，設置於該第二導電層與該第三導電層之間，該彩色濾光層具有一第三開口，且該第三開口重疊於該平坦層的該第二開口。
  7. 如申請專利範圍第6項所述的畫素陣列基板，其中該第三導電層覆蓋該平坦層的該第二開口與該彩色濾光層的該第三開口。
  8. 如申請專利範圍第5項所述的畫素陣列基板，更包括： 一第一訊號線，與該主動元件電性連接，且具有一第一凸出部及一第二凸出部，其中該第一凸出部及該第二凸出部分別設置於該主動元件的該第一端的相對兩側。
  9. 如申請專利範圍第5項所述的畫素陣列基板，其中該間隙物包括： 一支撐部；以及 一底座部，設置於該支撐部與該平坦層之間，且設置於該第二開口中， 其中該間隙物的該底座部在該基板上的垂直投影面積大於該間隙物的該支撐部在該基板上的垂直投影面積。
  10. 如申請專利範圍第9項所述的畫素陣列基板，其中該間隙物的該底座部具有一頂面，且該頂面凸出於與該第一開口相重疊的部分該第三導電層的上表面。
  11. 如申請專利範圍第5項所述的畫素陣列基板，更包括： 一金屬層，設置於該第三導電層與該間隙物之間，且重疊於該平坦層的該第二開口。
  12. 如申請專利範圍第11項所述的畫素陣列基板，其中該金屬層電性連接於該第三導電層。
  13. 如申請專利範圍第11項所述的畫素陣列基板，更包括一第一訊號線，其中該金屬層覆蓋該第一訊號線。
  14. 如申請專利範圍第5項所述的畫素陣列基板，其中該間隙物的材質包括黑色樹脂材料。
  15. 如申請專利範圍第14項所述的畫素陣列基板，更包括一第一訊號線，其中該間隙物的該底座部覆蓋該第一訊號線。
  16. 如申請專利範圍第5項所述的畫素陣列基板，更包括： 一遮光層，設置於該基板與該主動元件之間，且重疊於該平坦層的該第二開口。
  17. 如申請專利範圍第16項所述的畫素陣列基板，更包括： 一第一訊號線及一第二訊號線，該第一訊號線與該第二訊號線交叉設置於該基板上， 其中該遮光層重疊於該第一訊號線及該第二訊號線。
  18. 如申請專利範圍第16項所述的畫素陣列基板，其中該遮光層的材料包括鉭、鉬、鋁、或氧化鉬。
  19. 如申請專利範圍第16項所述的畫素陣列基板，其中該遮光層的反射率小於10%。
  20. 如申請專利範圍第1項所述的畫素陣列基板，更包括： 一第二絕緣層，設置於該平坦層與該主動元件的一半導體圖案之間，且具有重疊於該主動元件的該第一端的一第一接觸窗及重疊於該主動元件的一第二端的一第二接觸窗， 其中該主動元件的該第一端在該基板上的垂直投影位於該第二絕緣層的該第一接觸窗在該基板上的垂直投影以內，該主動元件的該第二端在該基板上的垂直投影位於該第二絕緣層的該第二接觸窗在該基板上的垂直投影以內。
TW107140006A 2018-11-12 2018-11-12 畫素陣列基板 TWI680603B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107140006A TWI680603B (zh) 2018-11-12 2018-11-12 畫素陣列基板
CN201910423480.5A CN110223988B (zh) 2018-11-12 2019-05-21 像素阵列基板
US16/441,024 US10811441B2 (en) 2018-11-12 2019-06-14 Pixel array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107140006A TWI680603B (zh) 2018-11-12 2018-11-12 畫素陣列基板

Publications (2)

Publication Number Publication Date
TWI680603B true TWI680603B (zh) 2019-12-21
TW202018991A TW202018991A (zh) 2020-05-16

Family

ID=67821499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140006A TWI680603B (zh) 2018-11-12 2018-11-12 畫素陣列基板

Country Status (3)

Country Link
US (1) US10811441B2 (zh)
CN (1) CN110223988B (zh)
TW (1) TWI680603B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699581B (zh) * 2019-09-11 2020-07-21 友達光電股份有限公司 畫素陣列基板
CN112701127A (zh) * 2019-10-23 2021-04-23 群创光电股份有限公司 电子装置
TWI707180B (zh) * 2019-11-08 2020-10-11 友達光電股份有限公司 對向基板
TWI778352B (zh) * 2020-04-15 2022-09-21 友達光電股份有限公司 畫素結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110157532A1 (en) * 2009-12-24 2011-06-30 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN104051471A (zh) * 2014-06-04 2014-09-17 福州华映视讯有限公司 画素数组基板及显示面板
TW201630168A (zh) * 2015-02-11 2016-08-16 友達光電股份有限公司 畫素結構及其製造方法
TW201707195A (zh) * 2015-08-06 2017-02-16 友達光電股份有限公司 畫素結構
TW201729402A (zh) * 2016-02-05 2017-08-16 友達光電股份有限公司 畫素結構與其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US7554619B2 (en) 2005-12-05 2009-06-30 Tpo Displays Corp. Stacked storage capacitor structure for a LTPS TFT-LCD
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
TWI382253B (zh) 2008-02-04 2013-01-11 Au Optronics Corp 主動陣列基板、液晶顯示面板及其製作方法
TWI418903B (zh) 2009-09-30 2013-12-11 Au Optronics Corp 陣列基板及其製造方法
TWI476450B (zh) * 2012-04-25 2015-03-11 Au Optronics Corp 立體顯示裝置
KR102193886B1 (ko) * 2014-11-12 2020-12-23 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102345979B1 (ko) 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110157532A1 (en) * 2009-12-24 2011-06-30 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN104051471A (zh) * 2014-06-04 2014-09-17 福州华映视讯有限公司 画素数组基板及显示面板
TW201630168A (zh) * 2015-02-11 2016-08-16 友達光電股份有限公司 畫素結構及其製造方法
TW201707195A (zh) * 2015-08-06 2017-02-16 友達光電股份有限公司 畫素結構
TW201729402A (zh) * 2016-02-05 2017-08-16 友達光電股份有限公司 畫素結構與其製造方法

Also Published As

Publication number Publication date
CN110223988A (zh) 2019-09-10
US10811441B2 (en) 2020-10-20
TW202018991A (zh) 2020-05-16
CN110223988B (zh) 2021-06-04
US20200152662A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
US10365524B2 (en) Liquid crystal display
US9443886B2 (en) Thin film transistor substrate and method of fabricating the same
TWI680603B (zh) 畫素陣列基板
US9158147B2 (en) In-plane switching mode liquid crystal display device
US10761364B2 (en) Liquid crystal display device
US10481451B2 (en) Pixel structure, display panel, and curved display device
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US8154693B2 (en) Liquid crystal display device and manufacturing method for same
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
KR20130108574A (ko) 어레이 기판, 어레이 기판 제조 방법, 및 디스플레이 장치
KR101992884B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR102633265B1 (ko) 표시 장치
US20070126958A1 (en) Liquid crystal display and panel therefor
US9921445B2 (en) Liquid crystal display device
JP2006171754A (ja) 表示装置と薄膜トランジスタ表示板及びその製造方法
US8477278B1 (en) Liquid crystal display panel
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
US8564747B2 (en) Liquid crystal display device
JP4363473B2 (ja) 半透過型液晶表示パネル及び電子機器
CN115079472B (zh) 电光装置和电子设备
US20150346566A1 (en) Liquid crystal display device
KR101222141B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20180063414A (ko) 표시 장치
KR102551694B1 (ko) 액정표시장치용 어레이 기판
JP2007086112A (ja) 半透過型液晶表示装置