CN110223988B - 像素阵列基板 - Google Patents

像素阵列基板 Download PDF

Info

Publication number
CN110223988B
CN110223988B CN201910423480.5A CN201910423480A CN110223988B CN 110223988 B CN110223988 B CN 110223988B CN 201910423480 A CN201910423480 A CN 201910423480A CN 110223988 B CN110223988 B CN 110223988B
Authority
CN
China
Prior art keywords
layer
pixel array
array substrate
opening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910423480.5A
Other languages
English (en)
Other versions
CN110223988A (zh
Inventor
陈铭耀
黄国有
宋文清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN110223988A publication Critical patent/CN110223988A/zh
Application granted granted Critical
Publication of CN110223988B publication Critical patent/CN110223988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种像素阵列基板包括基板、主动组件、平坦层、第一导电层、第一绝缘层以及第二导电层。主动组件配置于基板上。平坦层覆盖主动组件，且具有第一开口。第一导电层设置于平坦层上，且电性连接主动组件的第一端。第一绝缘层设置于第一导电层上。第二导电层设置于第一绝缘层上。第一导电层及第二导电层覆盖平坦层的第一开口的侧面。

Description

像素阵列基板
技术领域
本发明涉及一种像素阵列基板，且特别涉及一种适用于显示设备的像素阵列基板。
背景技术
现今社会多媒体技术相当发达，多半受惠于半导体组件与显示器的进步。就显示器而言，具有高画质、低能耗、无辐射等优越特性的液晶显示器已俨然成为市场的主流。随着显示器的应用日趋多元，例如应用在虚拟现实(Virtual Reality，VR)的头戴式显示器(Head-mounted display，HMD)、甚至是应用在(车用)投影机的显示面板，都为了让用户有更好的视觉体验而使显示面板的分辨率规格不断提高。
以目前主流的液晶显示器而言，在分辨率不断地提升下，除了开口率(apertureratio)的损失外，用以维持像素驱动电位的储存电容也因电路的可布局空间不断地缩小而减少，造成显示画面异常，例如闪烁(flicker)及串音(crosstalk)的问题。因此，在有限的电路布局空间下，如何维持足够的像素储存电容是发展超高分辨率显示面板的重要课题之一。
发明内容
本发明提供一种像素阵列基板，适用于超高分辨率的显示设备且电性佳。
本发明的像素阵列基板，包括基板、主动组件、平坦层、第一导电层、第一绝缘层以及第二导电层。主动组件配置于基板上。平坦层覆盖主动组件，且具有第一开口。第一导电层设置于平坦层上，且电性连接主动组件的第一端。第一绝缘层设置于第一导电层上。第二导电层设置于第一绝缘层上。第一导电层及第二导电层覆盖平坦层的第一开口的侧面。
在本发明一实施方式中，上述的像素阵列基板的第一开口具有底面，且第一开口的侧面相对于底面倾斜。
在本发明一实施方式中，上述的像素阵列基板还包括第三导电层，设置于第二导电层上。第三导电层电性连接第一导电层且与第一开口重叠。
在本发明一实施方式中，上述的像素阵列基板还包括彩色滤光层，设置于第二导电层与第三导电层之间。彩色滤光层具有第一部及围绕第一部的第二部，且第一部重叠于平坦层的第一开口。彩色滤光层的第一部具有第一厚度，第二部具有第二厚度，且第一厚度大于第二厚度。
在本发明一实施方式中，上述的像素阵列基板还包括间隙物，设置于第三导电层上。平坦层还具有重叠于第一端的第二开口。间隙物重叠于第二开口。
在本发明一实施方式中，上述的像素阵列基板还包括彩色滤光层，设置于第二导电层与第三导电层之间。彩色滤光层具有第三开口，且第三开口重叠于平坦层的第二开口。
在本发明一实施方式中，上述的像素阵列基板的第三导电层覆盖平坦层的第二开口与彩色滤光层的第三开口。
在本发明一实施方式中，上述的像素阵列基板还包括第一信号线，与主动组件电性连接，且具有第一凸出部及第二凸出部。第一信号线的第一凸出部及第二凸出部分别设置于主动组件的第一端的相对两侧。
在本发明一实施方式中，上述的像素阵列基板的间隙物包括支撑部及底座部。底座部设置于支撑部与平坦层之间，且设置于第二开口中。间隙物的底座部在基板上的垂直投影面积大于间隙物的支撑部在基板上的垂直投影面积。
在本发明一实施方式中，上述的像素阵列基板的间隙物的底座部具有顶面，且顶面凸出于与第一开口相重叠的部分第三导电层的上表面。
在本发明一实施方式中，上述的像素阵列基板的间隙物的材质包括黑色树脂材料。
在本发明一实施方式中，上述的像素阵列基板还包括第一信号线，且间隙物的底座部覆盖第一信号线。
在本发明一实施方式中，上述的像素阵列基板还包括金属层，设置于第三导电层与间隙物之间，且重叠于平坦层的第二开口。
在本发明一实施方式中，上述的像素阵列基板的金属层电性连接于第三导电层。
在本发明一实施方式中，上述的像素阵列基板还包括第一信号线，且金属层覆盖第一信号线。
在本发明一实施方式中，上述的像素阵列基板还包括遮光层，设置于基板与主动组件之间，且重叠于平坦层的第二开口。
在本发明一实施方式中，上述的像素阵列基板还包括第一信号线及第二信号线。第一信号线及第二信号线交叉设置于基板上。遮光层重叠于第一信号线及第二信号线。
在本发明一实施方式中，上述的像素阵列基板的遮光层的材料包括钽、钼、铝、或氧化钼。
在本发明一实施方式中，上述的像素阵列基板的遮光层的反射率小于10％。
在本发明一实施方式中，上述的像素阵列基板还包括第二绝缘层，设置于平坦层与主动组件的半导体图案之间，且具有重叠于主动组件的第一端的第一接触窗及重叠于主动组件的第二端的第二接触窗。主动组件的第一端在基板上的垂直投影位于第二绝缘层的第一接触窗在基板上的垂直投影以内，主动组件的第二端在基板上的垂直投影位于第二绝缘层的第二接触窗在基板上的垂直投影以内。
基于上述，本发明的实施方式的像素阵列基板，通过像素结构的第一导电层及第二导电层设置在平坦层的第一开口的侧面上，以增加第一导电层与第二导电层之间的储存电容，使采用本发明的实施例的像素阵列基板的显示设备具有较佳的显示质量。
为让本发明的上述特征和优点能更明显易懂，下文特举实施方式，并配合所附附图作详细说明如下。
附图说明
图1为本发明的第一实施方式的像素阵列基板的俯视示意图。
图2为图1的像素阵列基板的剖面示意图。
图3为本发明的第二实施方式的像素阵列基板的俯视示意图。
图4为图3的像素阵列基板的剖面示意图。
图5为本发明的第三实施方式的像素阵列基板的俯视示意图。
图6为图5的像素阵列基板的剖面示意图。
图7为本发明的第四实施方式的像素阵列基板的俯视示意图。
图8为图7的像素阵列基板的剖面示意图。
【符号说明】
10、20、30、40：像素阵列基板
100：基板
150：绝缘层
200：平坦层
210：第一开口
210b：底面
210s：侧面
220：第二开口
300：第一导电层
350a：开口
400：第二导电层
500：第三导电层
500s：表面
600：彩色滤光层
610：第一部
620：第二部
630：第三开口
700、700A：间隙物
710：支撑部
720、720A：底座部
720s：顶面
800、800A：遮光层
900：金属层
CR：通道区
D：漏极
D1、D2、D3：方向
DR：漏极区
G：栅极
GI：栅绝缘层
H1：第一接触窗
H2：第二接触窗
IL：层间绝缘层
PX：像素结构
S：源极
SC：半导体图案
SL、SL1、SL2：信号线
SL1a：第一凸出部
SL1b：第二凸出部
SL1c：延伸部
SR：源极区
T：主动组件
t1：第一厚度
t2：第二厚度
TR：透光区
A-A’～H-H’：剖线
具体实施方式
本文使用的“约”、“近似”、“本质上”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或例如±30％、±20％、±15％、±10％、±5％内。再者，本文使用的“约”、“近似”、“本质上”、或“实质上”可依量测性质、切割性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的组件被称为在另一组件“上”或“连接到”另一组件时，其可以直接在另一组件上或与另一组件连接，或者中间组件可以也存在。相反，当组件被称为“直接在另一组件上”或“直接连接到”另一组件时，不存在中间组件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”可为两组件间存在其它组件。
在本发明中，为了便于理解，晶体管的源极与漏极的位置于图中的标示为示范例，并不用以限定本发明。这是因为晶体管的源极与漏极会随着电流的流向改变，或是晶体管为NMOS晶体管或PMOS晶体管而有所不同。
现将详细地参考本发明的示范性实施方式，示范性实施方式的实例说明于所附附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
图1为本发明的第一实施方式的像素阵列基板10的俯视示意图。图2为图1的像素阵列基板10的剖面示意图。图2对应图1的剖线A-A’及剖线B-B’。需说明的是，为清楚呈现起见，图1省略了图2的绝缘层150、栅绝缘层GI、层间绝缘层IL、平坦层200、第一绝缘层350以及彩色滤光层600的绘示。
请参照图1，像素阵列基板10包括基板100、多个像素结构PX及多条信号线SL。多个像素结构PX阵列排列于基板100上。多条信号线SL包括第一信号线SL1及第二信号线SL2。第一信号线SL1与第二信号线SL2交叉设置于基板100上。举例而言，在本实施方式中，第一信号线SL1例如是扫描线(scan line)，第二信号线SL2例如是数据线(data line)，且第一信号线SL1的延伸方向D1实质上可垂直于第二信号线SL2的延伸方向D2，但本发明不以此为限。
像素结构PX包括主动组件T。主动组件T包括半导体图案SC、源极S、漏极D以及栅极G。主动组件T的栅极G及源极S分别与第一信号线SL1及第二信号线SL2电性连接。举例而言，在本实施方式中，第一信号线SL1具有第一凸出部SL1a及第二凸出部SL1b，且第一凸出部SL1a及第二凸出部SL1b分别设置在主动组件T的漏极D的相对两侧，以遮蔽主动组件T的漏极D两侧与第二信号线SL2之间的漏光，但本发明不以此为限。
请参照图2，在本实施方式中，主动组件T的栅极G可选择性地设置在半导体图案SC的上方，也就是说，主动组件T为顶部栅极型薄膜晶体管(top-gate TFT)。然而，本发明不限于此，在其他实施方式中，主动组件T的栅极G也可设置在半导体图案SC的下方，也就是说，主动组件T也可以是底部栅极型薄膜晶体管(bottom-gate TFT)。
详细而言，在本实施方式中，形成主动组件T的方法可包括以下步骤：于基板100上依序形成半导体图案SC、栅绝缘层GI、栅极G、层间绝缘层IL、源极S及漏极D，其中半导体图案SC包括可以栅极G为屏蔽进行离子掺杂制程而形成的源极区SR、漏极区DR以及通道区CR，栅极G与通道区CR在垂直于基板100的方向D3上重叠，源极S通过形成在栅绝缘层GI及层间绝缘层IL的第一接触窗H1与源极区SR电性连接，漏极D通过形成在栅绝缘层GI及层间绝缘层IL的第二接触窗H2与漏极区DR电性连接，但本发明不此以为限。在一些实施方式中，层间绝缘层IL的膜厚可介于6000埃至7000埃之间，但本发明不以此为限。
特别一提的是，在形成源极S与漏极D的微影蚀刻制程(lithography and etchingprocess)中，位于栅绝缘层GI及层间绝缘层IL的第一接触窗H1及第二接触窗H2内的光阻的曝光量小于位于栅绝缘层GI及层间绝缘层IL的第一接触窗H1及第二接触窗H2外的光阻的曝光量。因此，在显影、蚀刻后，源极S与漏极D仅分别形成在栅绝缘层GI与层间绝缘层IL的第一接触窗H1与第二接触窗H2内。然而，本发明不限于此，根据其他的实施方式，在形成源极S与漏极D的微影蚀刻制程中，也可选择性地使用半色调(half-tone)屏蔽进行曝光，且半色调区重叠于栅绝缘层GI及层间绝缘层IL的第一接触窗H1及第二接触窗H2，如此一来，可进一步减少位于第一接触窗H1及第二接触窗H2内的光阻的曝光量，以增加制程容许度(process latitude)。
具体而言，在本实施方式中，主动组件T的源极S在基板100上的垂直投影位于栅绝缘层GI与层间绝缘层IL的第一接触窗H1在基板100上的垂直投影以内，主动组件T的漏极D在基板100上的垂直投影位于栅绝缘层GI与层间绝缘层IL的第二接触窗H2在基板100上的垂直投影以内。如此一来，可减少电路设计时为避免线路之间彼此导通所需预留的布局空间，以提高像素阵列基板的像素分辨率。
在本实施方式中，半导体图案SC、栅绝缘层GI、栅极G、层间绝缘层IL、源极S及漏极D分别可由任何所属技术领域中具有通常知识者所周知的用于像素阵列基板的任一半导体图案、任一栅绝缘层、任一栅极、任一层间绝缘层、任一源极及任一漏极来实现，且半导体图案SC、栅绝缘层GI、栅极G、层间绝缘层IL、源极S及漏极D分别可藉由任何所属技术领域中具有通常知识者所周知的任一方法来形成。特别是，在本实施方式中，栅极G与第一信号线SL1的材质可选择性地相同，源极S、漏极D与第二信号线SL2的材质可选择性地相同；也就是说，栅极G与第一信号线SL1可选择性地形成于同一膜层，源极S、漏极D与第二信号线SL2可选择性地形成于同一膜层，但本发明不以此为限。
在本实施方式中，主动组件T虽以低温多晶硅薄膜晶体管(Low TemperaturePoly-Silicon Thin Film Transistor，LTPS TFT)为例进行说明，但本发明并不限定主动组件T的型态。在其他实施方式中，主动组件T也可以是非晶硅薄膜晶体管(AmorphousSilicon TFT，a-Si TFT)、微晶硅薄膜晶体管(micro-Si TFT)或金属氧化物晶体管(MetalOxide Transistor)。
请参照图1及图2，像素阵列基板10还包括平坦层200，覆盖在主动组件T上，且具有第一开口210。平坦层200的第一开口210设置于像素阵列基板10的透光区TR内，但本发明不限于此，在其他实施方式中，平坦层200的第一开口210也可设置于像素阵列基板10的透光区TR以外的区域。第一开口210可具有多个侧面210s及连接于多个侧面210s之间的底面210b。举例而言，在本实施方式中，第一开口210的侧面210s相对于底面210b倾斜。然而，本发明不限于此，在一些实施方式中，第一开口210的侧面210s实质上可垂直于底面210b。
承接上述，平坦层200还具有第二开口220，重叠于主动组件T的漏极D。特别是，在本实施方式中，平坦层200的第一开口210及第二开口220在基板100上的垂直投影例如是矩形。然而，本发明不限于此，在其他的实施方式中，平坦层200的第一开口210及第二开口220在基板100上的垂直投影也可以是圆形、多边形、或其他适当的形状。
在本实施方式中，平坦层180的材质例如是有机绝缘材料。有机绝缘材料可包括聚亚酰胺、聚酯、苯并环丁烯(benzocyclobutene，BCB)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚乙烯苯酚(poly(4-vinylphenol)，PVP)、聚乙烯醇(polyvinyl alcohol，PVA)、聚四氟乙烯(polytetrafluoroethene，PTFE)、六甲基二硅氧烷(hexamethyldisiloxane，HMDSO)或其它适合的有机绝缘材料。
请参照图2，像素结构PX还包括在平坦层200上依序设置的第一导电层300、第一绝缘层350及第二导电层400。第一导电层300电性连接主动组件T的漏极D。详细而言，第一导电层300覆盖平坦层200的第二开口220以及栅绝缘层GI与层间绝缘层IL的第二接触窗H2，以电性连接主动组件T的漏极D。特别一提的是，第一导电层300及第二导电层400就用以形成像素结构PX的储存电容(storage capacitor)，且通过第一导电层300及第二导电层400覆盖平坦层200的第一开口210的多个侧面210s及底面210b，可有效增加像素结构PX的储存电容。然而，本发明不限于此，在一些实施方式中，第一导电层300及第二导电层400可仅覆盖第一开口210的多个侧面210s。
在本实施方式中，第一导电层300及第二导电层400可选择性地皆为穿透式电极，但本发明不以此为限。穿透式电极的材质包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、或其它合适的氧化物、或者是上述至少两者的堆栈层。在本实施方式中，第一绝缘层350具有重叠于平坦层200的第二开口220的开口350a。第一绝缘层350的材质可包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少两种材料的堆栈层)、有机材料、或其它合适的材料、或上述的组合。
像素结构PX还包括第三导电层500，设置在第二导电层400上，且电性连接第一导电层300。在一些实施方式中，第三导电层500例如是像素电极，但本发明不以为限。像素阵列基板10还可包括彩色滤光层600，设置在第二导电层400与第三导电层500之间。然而，本发明不限于此，根据其他实施方式，也可利用绝缘层取代彩色滤光层600，以电性隔离第二导电层400及第三导电层500。在本实施方式中，彩色滤光层600覆盖第二导电层400及部分的第一绝缘层350，且彩色滤光层600可选择性地填入第一绝缘层350的开口350a，并覆盖部分的第一导电层300，但本发明不以此为限。
承接上述，彩色滤光层600具有第一部610及第二部620。彩色滤光层600的第二部620围绕第一部610，且第一部610重叠于平坦层200的第一开口210。举例而言，在本实施方式中，彩色滤光层600的第一部610在方向D3上具有第一厚度t1，彩色滤光层600的第二部620在方向D3上具有第二厚度t2，且第一厚度t1大于第二厚度t2，但本发明不以此为限。在一些实施方式中，彩色滤光层600的第一部610的厚度可介于2微米至3微米，第二部620的厚度可介于1微米至2微米。值得一提的是，在本实施方式中，相较于彩色滤光层600的第一部610，第二部620具有较薄的厚度，使彩色滤光层600在微影蚀刻制程中易于图案化，有助于像素阵列基板在分辨率提高的情况下，亦可具有较佳的色彩表现。
彩色滤光层600还具有重叠于平坦层200的第二开口220的第三开口630，第三导电层500覆盖彩色滤光层600的第三开口630及平坦层200的第二开口220，以电性连接第一导电层300。详细而言，彩色滤光层600的第三开口630是在方向D1上延伸；也就是说，在方向D1上，对应于两相邻的像素结构PX的两相邻的第三开口630彼此连通。
请参照图1及图2，像素阵列基板10还包括间隙物700，设置于第三导电层500上，且重叠于平坦层200的第二开口220及彩色滤光层600的第三开口630。详细而言，间隙物700包括支撑部710及底座部720，底座部720设置在支撑部710与平坦层200之间，且设置于平坦层200的第二开口220中。特别是，在本实施方式中，间隙物700的底座部720在基板100上的垂直投影面积大于间隙物700的支撑部710在基板100上的垂直投影面积，但本发明不以此为限。
承接上述，间隙物700的底座部720具有顶面720s，第三导电层500具有重叠于平坦层200的第一开口210的表面500s。举例而言，在本实施方式中，底座部720的顶面720s凸出第三导电层500的表面500s，也就是说，底座部720的顶面720s与第三导电层500的表面500s之间具有一段差，但本发明不以此为限。在一些实施方式中，底座部720的顶面720s也可切齐第三导电层500的表面500s。
请参照图1，在本实施方式中，间隙物700的底座部720可选择性地覆盖第一信号线SL1。具体而言，第一信号线SL1还具有在方向D1上延伸的延伸部SL1c，连接于第一凸出部SL1a及第二凸出部SL1b之间，且间隙物700的底座部720覆盖第一信号线SL1的部分第一凸出部SL1a、部分第二凸出部SL1b及部分延伸部SL1c。然而，本发明不限于此，在其他实施方式中，间隙物700的底座部720仅覆盖部分第一凸出部SL1a及部分第二凸出部SL1b。举例而言，在本实施方式中，间隙物700的材质例如是感光树脂材料组成物(photo-sensitivityresin composition)，但本发明不以此为限。
请同时参照图2，像素阵列基板10还可包括遮光层800及绝缘层150，设置在基板100与主动组件T之间。遮光层800重叠于平坦层200的第二开口220。绝缘层150设置在遮光层800与主动组件T之间，且覆盖遮光层800与基板100的部分表面。举例而言，在本实施方式中，遮光层800可选择性地重叠于半导体图案SC的信道区CR与漏极区DR，避免半导体图案SC在背光的长时间照射下产生劣化(degradation)，以提升主动组件T的信赖性(reliability)。遮光层800的材质可包括钽、钼、铝、上述金属的氧化物、或上述至少两种材料的堆栈层。举例而言，在本实施方式中，遮光层800的材质例如是包括钽掺杂的氧化钼(MoOx:Ta)及钼的堆栈层。在一些实施方式中，遮光层800的材质例如是包括钽掺杂的氧化钼(MoOx:Ta)及铝的堆栈层。
图3为本发明的第二实施方式的像素阵列基板20的俯视示意图。图4为图3的像素阵列基板20的剖面示意图。图4对应图3的剖线C-C’及剖线D-D’。需说明的是，为清楚呈现起见，图3省略了图4的绝缘层150、栅绝缘层GI、层间绝缘层IL、平坦层200、第一绝缘层350以及彩色滤光层600的绘示。
请参照图3及图4，本实施方式的像素阵列基板20与图1及图2的像素阵列基板10的差异在于：像素阵列基板20的第一信号线SL1仅具有延伸部SL1c，像素阵列基板20还包括金属层900，设置于第三导电层500与间隙物700之间，且重叠于平坦层200的第二开口220。
在本实施方式中，像素阵列基板20的金属层900覆盖彩色滤光层600的第三开口630及平坦层200的第二开口220，以电性连接第三导电层500。举例而言，在本实施方式中，金属层900在方向D1上延伸，且覆盖第一信号线SL1。然而，本发明不限于此，在一些实施方式中，金属层900在方向D2上仅覆盖部分的第一信号线SL1。特别一提的是，在本实施方式中，金属层900是用以取代传统的黑色矩阵(black matrix，BM)，以遮蔽主动组件T的漏极D与信号线SL之间的漏光。
图5为本发明的第三实施方式的像素阵列基板30的俯视示意图。图6为图5的像素阵列基板30的剖面示意图。图6对应图5的剖线E-E’及剖线F-F’。需说明的是，为清楚呈现起见，图5省略了图6的绝缘层150、栅绝缘层GI、层间绝缘层IL、平坦层200、第一绝缘层350以及彩色滤光层600的绘示。
请参照图5及图6，本实施方式的像素阵列基板30与图1及图2的像素阵列基板10的差异在于：像素阵列基板30的第一信号线SL1仅具有延伸部SL1c，像素阵列基板30之间隙物700A的底座部720A填满彩色滤光层600的第三开口630及平坦层200的第二开口220。
在本实施方式中，间隙物700A的材质可包括黑色树脂材料，且间隙物700A的底座部720A在方向D1上延伸。详细而言，间隙物700A的底座部720A覆盖第一信号线SL1、部分第二信号线SL2以及主动组件T的漏极D。如此一来，间隙物700A的底座部720A可取代传统的黑色矩阵，以遮蔽主动组件T的漏极D与信号线SL之间的漏光。
图7为本发明的第四实施方式的像素阵列基板40的俯视示意图。图8为图7的像素阵列基板40的剖面示意图。图8对应图7的剖线G-G’及剖线H-H’。需说明的是，为清楚呈现起见，图7省略了图8的绝缘层150、栅绝缘层GI、层间绝缘层IL、平坦层200、第一绝缘层350以及彩色滤光层600的绘示。
请参照图7及图8，本实施例的像素阵列基板40与图1及图2的像素阵列基板10的差异在于：像素阵列基板40的第一信号线SL1仅具有延伸部SL1c，且像素阵列基板40的遮光层800A进一步地重叠于第一信号线SL1、第二信号线SL2及主动组件T的源极S。也就是说，遮光层800A可取代传统的黑色矩阵，以遮蔽主动组件T的漏极D与信号线SL之间的漏光。举例而言，在本实施方式中，遮光层800A的反射率小于10％，可降低遮光层800A在环境光照射下的可视性(visibility)，以提升采用像素阵列基板40的显示设备的暗态表现。
综上所述，本发明之实施方式的像素阵列基板，通过像素结构的第一导电层及第二导电层设置在平坦层的第一开口的侧面上，以增加第一导电层与第二导电层之间的储存电容，使采用本发明的实施例的像素阵列基板的显示设备具有较佳的显示质量。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视后附的权利要求书范围所界定者为准。

Claims (18)

1.一种像素阵列基板，包括：
一基板；
一主动组件，配置于该基板上；
一平坦层，覆盖该主动组件，且具有一第一开口；
一第一导电层，设置于该平坦层上，且电性连接该主动组件的一第一端；
一第一绝缘层，设置于该第一导电层上；
一第二导电层，设置于该第一绝缘层上，其中该第一导电层及该第二导电层覆盖该平坦层的该第一开口的一侧面；
一第三导电层，设置于该第二导电层上，其中该第三导电层电性连接该第一导电层且与该第一开口重叠；以及
一彩色滤光层，设置于该第二导电层与该第三导电层之间，该彩色滤光层具有一第一部及一第二部，该第二部围绕该第一部，且该第一部重叠于该第一开口，其中该第一部具有一第一厚度，该第二部具有一第二厚度，且该第一厚度大于该第二厚度。
2.如权利要求1所述的像素阵列基板，其中该第一开口具有一底面，且该侧面相对于该底面倾斜。
3.如权利要求1所述的像素阵列基板，还包括：
一间隙物，设置于该第三导电层上，其中该平坦层还具有重叠于该第一端的一第二开口，且该间隙物重叠于该第二开口。
4.如权利要求3所述的像素阵列基板，还包括：
一彩色滤光层，设置于该第二导电层与该第三导电层之间，该彩色滤光层具有一第三开口，且该第三开口重叠于该平坦层的该第二开口。
5.如权利要求4所述的像素阵列基板，其中该第三导电层覆盖该平坦层的该第二开口与该彩色滤光层的该第三开口。
6.如权利要求3所述的像素阵列基板，还包括：
一第一信号线，与该主动组件电性连接，且具有一第一凸出部及一第二凸出部，其中该第一凸出部及该第二凸出部分别设置于该主动组件的该第一端的相对两侧。
7.如权利要求3所述的像素阵列基板，其中该间隙物包括：
一支撑部；以及
一底座部，设置于该支撑部与该平坦层之间，且设置于该第二开口中，
其中该间隙物的该底座部在该基板上的垂直投影面积大于该间隙物的该支撑部在该基板上的垂直投影面积。
8.如权利要求7所述的像素阵列基板，其中该间隙物的该底座部具有一顶面，且该顶面凸出于与该第一开口相重叠的部分该第三导电层的上表面。
9.如权利要求3所述的像素阵列基板，还包括：
一金属层，设置于该第三导电层与该间隙物之间，且重叠于该平坦层的该第二开口。
10.如权利要求9所述的像素阵列基板，其中该金属层电性连接于该第三导电层。
11.如权利要求9所述的像素阵列基板，还包括一第一信号线，其中该金属层覆盖该第一信号线。
12.如权利要求3所述的像素阵列基板，其中该间隙物的材质包括黑色树脂材料。
13.如权利要求7所述的像素阵列基板，还包括一第一信号线，其中该间隙物的该底座部覆盖该第一信号线。
14.如权利要求3所述的像素阵列基板，还包括：
一遮光层，设置于该基板与该主动组件之间，且重叠于该平坦层的该第二开口。
15.如权利要求14所述的像素阵列基板，还包括：
一第一信号线及一第二信号线，该第一信号线与该第二信号线交叉设置于该基板上，
其中该遮光层重叠于该第一信号线及该第二信号线。
16.如权利要求14所述的像素阵列基板，其中该遮光层的材料包括钽、钼、铝或氧化钼。
17.如权利要求14所述的像素阵列基板，其中该遮光层的反射率小于10％。
18.如权利要求1所述的像素阵列基板，还包括：
一第二绝缘层，设置于该平坦层与该主动组件的一半导体图案之间，且具有重叠于该主动组件的该第一端的一第一接触窗及重叠于该主动组件的一第二端的一第二接触窗，
其中该主动组件的该第一端在该基板上的垂直投影位于该第二绝缘层的该第一接触窗在该基板上的垂直投影以内，该主动组件的该第二端在该基板上的垂直投影位于该第二绝缘层的该第二接触窗在该基板上的垂直投影以内。
CN201910423480.5A 2018-11-12 2019-05-21 像素阵列基板 Active CN110223988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107140006A TWI680603B (zh) 2018-11-12 2018-11-12 畫素陣列基板
TW107140006 2018-11-12

Publications (2)

Publication Number Publication Date
CN110223988A CN110223988A (zh) 2019-09-10
CN110223988B true CN110223988B (zh) 2021-06-04

Family

ID=67821499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910423480.5A Active CN110223988B (zh) 2018-11-12 2019-05-21 像素阵列基板

Country Status (3)

Country Link
US (1) US10811441B2 (zh)
CN (1) CN110223988B (zh)
TW (1) TWI680603B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699581B (zh) * 2019-09-11 2020-07-21 友達光電股份有限公司 畫素陣列基板
CN112701127A (zh) * 2019-10-23 2021-04-23 群创光电股份有限公司 电子装置
TWI707180B (zh) * 2019-11-08 2020-10-11 友達光電股份有限公司 對向基板
TWI778352B (zh) * 2020-04-15 2022-09-21 友達光電股份有限公司 畫素結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590953A (zh) * 2014-11-12 2016-05-18 乐金显示有限公司 具有高孔径比的有机发光二极管显示器及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US7554619B2 (en) 2005-12-05 2009-06-30 Tpo Displays Corp. Stacked storage capacitor structure for a LTPS TFT-LCD
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
TWI382253B (zh) 2008-02-04 2013-01-11 Au Optronics Corp 主動陣列基板、液晶顯示面板及其製作方法
TWI418903B (zh) 2009-09-30 2013-12-11 Au Optronics Corp 陣列基板及其製造方法
JP5445115B2 (ja) * 2009-12-24 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI476450B (zh) * 2012-04-25 2015-03-11 Au Optronics Corp 立體顯示裝置
CN104051471A (zh) * 2014-06-04 2014-09-17 福州华映视讯有限公司 画素数组基板及显示面板
TWI549265B (zh) * 2015-02-11 2016-09-11 友達光電股份有限公司 畫素結構及其製造方法
KR102345979B1 (ko) 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
TWI578504B (zh) * 2016-02-05 2017-04-11 友達光電股份有限公司 畫素結構與其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590953A (zh) * 2014-11-12 2016-05-18 乐金显示有限公司 具有高孔径比的有机发光二极管显示器及其制造方法

Also Published As

Publication number Publication date
CN110223988A (zh) 2019-09-10
TW202018991A (zh) 2020-05-16
TWI680603B (zh) 2019-12-21
US20200152662A1 (en) 2020-05-14
US10811441B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
CN110223988B (zh) 像素阵列基板
US10312268B2 (en) Display device
US10365524B2 (en) Liquid crystal display
US9201276B2 (en) Process architecture for color filter array in active matrix liquid crystal display
US7456922B2 (en) Electrooptic device, substrate therefor, method for making the electrooptic device, and electronic apparatus
US8455870B2 (en) Thin film transistor array panel and method of manufacturing the same
US9947754B1 (en) Manufacturing method of array substrate and LCD panel
US7989814B2 (en) Thin film transistor array panel and method of manufacturing the same
US9070599B2 (en) Array substrate, manufacturing method thereof and display device
KR20170060639A (ko) 액정 표시 장치 및 그 제조방법
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR20150001177A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20160028587A (ko) 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
KR20080010500A (ko) 표시 기판, 그 제조방법 및 이를 갖는 표시 장치
US8564747B2 (en) Liquid crystal display device
US7755735B2 (en) Pixel structure of liquid crystal display panel and method having first and second patterned conductive layers having respectively first and second data line sections and with second patterned conductive layer additionally including source, drain, and a floating light-shielding pattern disposed over the first data line section
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
KR20120124316A (ko) 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법
CN115079472B (zh) 电光装置和电子设备
KR20030086919A (ko) 전기 광학 장치 및 전자 기기
US20240162247A1 (en) Displaying base plate and manufacturing method thereof, and displaying device
KR102551694B1 (ko) 액정표시장치용 어레이 기판
CN115079473B (zh) 电光装置和电子设备
KR20080086062A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant