JP5445115B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP5445115B2
JP5445115B2 JP2009291959A JP2009291959A JP5445115B2 JP 5445115 B2 JP5445115 B2 JP 5445115B2 JP 2009291959 A JP2009291959 A JP 2009291959A JP 2009291959 A JP2009291959 A JP 2009291959A JP 5445115 B2 JP5445115 B2 JP 5445115B2
Authority
JP
Japan
Prior art keywords
conductive layer
liquid crystal
insulating film
electro
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009291959A
Other languages
English (en)
Other versions
JP2011133607A (ja
JP2011133607A5 (ja
Inventor
雅嗣 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009291959A priority Critical patent/JP5445115B2/ja
Priority to US12/974,758 priority patent/US9007540B2/en
Publication of JP2011133607A publication Critical patent/JP2011133607A/ja
Publication of JP2011133607A5 publication Critical patent/JP2011133607A5/ja
Application granted granted Critical
Publication of JP5445115B2 publication Critical patent/JP5445115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置として、基板上に、画素電極や、画素スイッチング用のTFT(Thin Film Transistor)、走査線、データ線等の配線が導電層として層間絶縁膜を介して積層されてなるものがある。このような電気光学装置の動作時には、層間絶縁膜を介して互いに異なる層に配置された二つの導電層間の寄生容量に起因して、これら導電層に電磁的なノイズ或いは信号の遅延が生じる場合がある。
例えば特許文献1には、多層配線構造を有する配線基板において、互いに異なる層に配置された二つの配線間に、絶縁膜に加えて空洞或いは空間を設けることにより、この二つの配線間の絶縁性を高める技術が開示されている。
特開2007−36032号公報
しかしながら、上述した特許文献1に開示された技術によれば、上層側の配線の幅よりも空間の幅の方が広いため、製造プロセスにおいて上層側の配線をエッチングによって形成する際に、このエッチングが空間を介して下層側の配線にも及んでしまい、下層側の配線が切断されてしまうおそれがあるという技術的問題点がある。
本発明は、例えば上述した問題点に鑑みなされたものであり、寄生容量を低減することができ、高品位な画像を表示可能な電気光学装置及びこのような電気光学装置を備えた電子機器を提供することを課題とする。
本発明の一態様の電気光学装置は、基板の上に配置される第1導電層と、前記第1導電層の上に絶縁膜を介して配置され、前記基板の第1面から前記第1面に対向する第2面に向かう方向から見て前記第1導電層に少なくとも部分的に重なる領域を有する第2導電層と、を備え、前記第1導電層及び前記第2導電層は第1の方向に延び、前記基板の第1面から前記第1面に対向する第2面に向かう方向から見て、前記絶縁膜には、前記領域に重なるように空洞が形成され、前記空洞は、前記第1の方向に沿って複数配置されることを特徴とする。
上記の本発明に係る電気光学装置は、基板の上に配置される第1導電層と、前記第1導電層の上に絶縁膜を介して配置され、前記基板の第1面から前記第1面に対向する第2面に向かう方向から見て前記第1導電層に少なくとも部分的に重なる領域を有する第2導電層と、を備え、前記基板の第1面から前記第1面に対向する第2面に向かう方向から見て、前記絶縁膜には、前記領域に重なるように空洞部が形成されていることを特徴とする。
上記の本発明に係る電気光学装置は、基板上に、第1導電層と、該第1導電層の上層側に絶縁膜を介して配置され、前記基板上で平面的に見て前記第1導電層に少なくとも部分的に重なるように設けられた第2導電層とを備え、前記絶縁膜には、前記基板上で平面的に見て、前記第1導電層と前記第2導電層とが互いに重なる領域内に空洞部が形成されている。
本発明では特に、基板上の積層構造における第1導電層と第2導電層との間に設けられた絶縁膜には、基板上で平面的に見て、第1導電層と第2導電層とが互いに重なる領域内に、例えば内部が真空とされた空洞部が形成されているので、仮に何らの対策も施さず、絶縁膜に空洞部が形成されていない場合と比較して、第1導電層と第2導電層との間に生じる寄生容量(言い換えれば、第1導電層と第2導電層との電磁的なカップリング)を低減することができる。更に、空洞部は、基板上で平面的に見て、第1導電層と第2導電層とが互いに重なる領域内に形成されているので、製造プロセスにおいて、第1導電層よりも上層側に配置された第2導電層をエッチングによって形成する際に、このエッチングによって第1導電層を切断してしまう事態を回避することができる。加えて、本発明によれば、絶縁膜の膜厚を厚くすることなく、空洞部によって寄生容量を低減することができるので、例えば、絶縁膜に開孔されるコンタクトホールのアスペクト比を増大させてしまうことは殆ど或いは全くない。
本発明の電気光学装置の一態様では、前記第1導電層は、画像信号を供給する信号線であり、前記第2導電層は、容量素子を構成する固定電位側電極を含む容量線である。
この態様によれば、信号線と容量線との間に生じる寄生容量を低減することができる。よって、寄生容量に起因して生じる信号線における画像信号の遅延を低減或いは防止することができる。従って、高品位な画像を表示することが可能となる。
本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高品位な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。
第1実施形態に係る液晶装置の全体構成を示す平面図である。 図1のH−H’線断面図である。 第1実施形態に係る液晶装置の複数の画素部の等価回路図である。 第1実施形態に係る液晶装置が備えるTFTアレイ基板上の画像表示領域における積層構造を示す断面図である。 第1実施形態に係る液晶装置のデータ線、容量線及び空洞部のTFTアレイ基板上における平面的な位置関係を示す模式図である。 第1変形例に係る空洞部の平面的な構成を示す模式図である。 第2変形例に係る空洞部の平面的な構成を示す模式図である。 第1実施形態に係る液晶装置の製造プロセスの各工程を示す工程図である。 第2実施形態に係る液晶装置のTFTアレイ基板上の積層構造を構成する各層の位置関係を透過的に示す平面図(その1)である。 第2実施形態に係る液晶装置のTFTアレイ基板上の積層構造を構成する各層の位置関係を透過的に示す平面図(その2)である。 第2実施形態に係る液晶装置のTFTアレイ基板上の積層構造を示す断面図(その1)である。 第2実施形態に係る液晶装置のTFTアレイ基板上の積層構造を示す断面図(その2)である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図8を参照して説明する。
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。
図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H’線断面図である。
図1及び図2において、本実施形態に係る液晶装置100では、TFTアレイ基板10と対向基板20とが互いに対向して配置されている。尚、TFTアレイ基板10は本発明に係る「基板」の一例である。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10a(図1参照)には、画素スイッチング用のTFTや走査線、データ線等の配線の上層に画素電極9がマトリクス状に設けられている。画素電極9上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、ITO(Indium Tin Oxide)等の透明導電材料からなる対向電極21が複数の画素電極9と対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
液晶装置100は、その動作時には、液晶層50に対して入射光が入射され、この入射した入射光を液晶層50の配向状態に応じて表示光として出射することにより、画像表示領域10aにおいて画像を表示する。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。
図3は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図3において、本実施形態に係る液晶装置100の画像表示領域10aを構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9と該画素電極9をスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6が当該TFT30のソースに電気的に接続されている。データ線6に書き込む画像信号VS1、VS2、…、VSnは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートに走査線11が電気的に接続されており、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6から供給される画像信号VS1、VS2、…、VSnを所定のタイミングで書き込む。
画素電極9を介して液晶に書き込まれた所定レベルの画像信号VS1、VS2、…、VSnは、対向基板20(図2参照)に形成された対向電極21(図2参照)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置100からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極9と対向電極21との間に形成される液晶容量と並列に蓄積容量70が付加されている。尚、蓄積容量70は本発明に係る「容量素子」の一例である。蓄積容量70の一方の電極は、画素電極9と並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線400に接続されている。
次に、本実施形態に係る液晶装置に特徴的な空洞部について、図4から図8を参照して説明する。
図4は、本実施形態に係る液晶装置が備えるTFTアレイ基板上の画像表示領域における積層構造を示す断面図である。尚、図4では、TFTアレイ基板10上におけるデータ線6の下地となる層間絶縁膜61よりも下層側に設けられた各種構成要素(例えば、図3を参照して上述した走査線11、TFT30、蓄積容量70等)の図示を省略している。
図4において、TFTアレイ基板10上に設けられた層間絶縁膜61上には、本発明に係る「第1導電層」或いは「信号線」の一例としてのデータ線6が設けられている。データ線6は、画像表示領域10a(図1参照)において一の方向(例えばY方向)に延びるように形成されている(図3参照)。
データ線6よりも上層側には層間絶縁膜62が設けられている。尚、層間絶縁膜62は本発明に係る「絶縁膜」の一例である。層間絶縁膜62は、例えば酸化シリコン(SiO2)から形成されており、その比誘電率は約3.4である。
層間絶縁膜62上には、本発明に係る「第2導電層」の一例としての容量線400が設けられている。容量線400は、画像表示領域10a(図1参照)において、データ線6に部分的に重なりつつ一の方向(例えばY方向)に延びるように形成された部分を有している(図3参照)。
容量線400よりも層間絶縁膜63を介して上層側には、複数の画素電極9が設けられている。画素電極9は、画像表示領域10a(図1参照)を構成するマトリクス状に形成された複数の画素の各々に1つずつ設けられている。
本実施形態では特に、TFTアレイ基板10上の積層構造におけるデータ線6と容量線400との間に設けられた層間絶縁膜62には、空洞部(或いは「ボイド部」)210が形成されている。
図5は、本実施形態に係る液晶装置のデータ線、容量線及び空洞部のTFTアレイ基板上における平面的な位置関係を示す模式図である。
図4及び図5において、空洞部210は、TFTアレイ基板10上で平面的に見て、データ線6と容量線400とが互いに重なる領域内に形成されている。空洞部210は、その内部が空洞とされており、その比誘電率は約1である。図5に示すように、空洞部210は、データ線6毎に、データ線6が延びる方向に複数配列されている。
よって、仮に何らの対策も施さず、層間絶縁膜62に空洞部210が形成されていない場合と比較して、データ線6と容量線400との間に生じる寄生容量(言い換えれば、データ線6と容量線400との電磁的なカップリング)を低減することができる。言い換えれば、本実施形態によれば、データ線6と容量線400との間には比誘電率が約1である空洞部210が設けられているので、仮に、データ線6と容量線400との間に、比誘電率が約3.4である層間絶縁膜62のみが設けられている場合と比較して、少なくとも空洞部210が設けられている分だけ、データ線6と容量線400との間に生じる寄生容量を低減することができる。従って、容量線400との間の寄生容量に起因して生じるデータ線6における画像信号の遅延を低減或いは防止することができる。これにより、データ線6をデータ線駆動回路101によって駆動する駆動周波数を高めることができる、即ち、液晶装置100の動作速度を高めることができる。この結果、本実施形態に係る液晶装置100によれば、高品位な画像を表示することが可能となる。
更に本実施形態では特に、空洞部210は、TFTアレイ基板10上で平面的に見て、データ線6と容量線400とが互いに重なる領域内に形成されているので、製造プロセスにおいて、データ線6よりも上層側に配置された容量線400をエッチングによって形成する際に、このエッチングによってデータ線6を切断してしまう事態を回避することができる。尚、このような事態は、例えば、容量線400が空洞部210よりも狭い幅で形成される場合に、容量線400を形成するためのエッチングによって、空洞部210上の層間絶縁膜62の一部が除去され、更に、空洞部210下のデータ線6の一部が除去されることにより生じ得る。
加えて、本実施形態によれば、層間絶縁膜62の膜厚を厚くすることなく、空洞部210によって寄生容量を低減することができるので、層間絶縁膜62に開孔されるコンタクトホールのアスペクト比を増大させてしまうことは殆ど或いは全くない。
図6は、第1変形例に係る空洞部の平面的な構成を示す模式図である。図6に示すように、空洞部210は、データ線6毎に、データ線6が延びる方向(例えばY方向)に複数配列されると共に、データ線6が延びる方向に交わる方向(例えばX方向)に複数配列されてもよい。
図7は、第2変形例に係る空洞部の平面的な構成を示す模式図である。
図7に示すように、空洞部210は、データ線6が延びる方向(例えばY方向)の幅が、データ線6が延びる方向に交わる方向(例えばX方向)の幅よりも大きい長手形状を有していてもよい。
以上説明したように、本実施形態に係る液晶装置100によれば、データ線6と容量線400との間の寄生容量を低減することができ、高品位な画像を表示することができる。
次に、上述した本実施形態に係る液晶装置を製造する製造方法について、図8を参照して説明する。
図8は、本実施形態に係る液晶装置の製造プロセスの各工程を示す工程図である。尚、図8は、図4に示した断面図に対応して示してある(但し、TFTアレイ基板10の図示を省略している)。尚、以下では、上述した本実施形態に係る液晶装置100の空洞部210を形成する工程について主に説明することとする。
先ず、図8(a)に示す工程において、TFTアレイ基板10上に設けられた層間絶縁膜61上に、データ線6を例えばアルミニウム等の金属膜から形成する。
次に、図8(b)に示す工程において、データ線6を覆うように、例えばSiO2等からなる絶縁膜62aを形成する。
次に、図8(c)に示す工程において、絶縁膜62aにおける所定領域にエッチングを施すことにより、空洞部210を形成する。この際、空洞部210を、TFTアレイ基板10上で平面的に見てデータ線6と後の工程において形成する容量線400(図4)とが互いに重なる領域内に形成する。尚、この際、空洞部210の側壁がボーイング形状(或いは弓状)となるように形成するとよい。この場合には、空洞部210の開口部を、TFTアレイ基板10上で平面的に見て、空洞部210の内部よりも小さくすることができるので、後述する絶縁膜62bによって空洞部210の開口部を容易に塞ぐことができる(言い換えれば、空洞部210の内部に絶縁膜62bを殆ど或いは実践上は全く形成することなく、空洞部210の開口部を塞ぐことができる)。
次に、図8(d)に示す工程において、空洞部210の開口部を塞ぐように、例えばSiO2等からなる絶縁膜62bを形成する。これにより、絶縁膜62a及び絶縁膜62bからなると共に空洞部210が設けられた層間絶縁膜62を形成することができる。
その後、層間絶縁膜62上に容量線400(図4参照)を例えば金属膜等から形成する。続いて、容量線400よりも上層側に層間絶縁膜63を介して画素電極9(図4参照)を形成する。
このようにして、本実施形態に係る液晶装置100の空洞部210を形成することができる。
<第2実施形態>
第2実施形態に係る液晶装置について、図9から図12を参照して説明する。
第2実施形態に係る液晶装置は、上述した第1実施形態に係る液晶装置と比べて、一部の構成が異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
図9及び図10は夫々、第2実施形態に係る液晶装置のTFTアレイ基板上の積層構造を構成する各層の位置関係を透過的に示す平面図である。図11は、第2実施形態に係る液晶装置のTFTアレイ基板上の積層構造を示す断面図である。尚、図9では、第4中継層91及び第3中継層92より下層側の各層を示しており、図10では、第4中継層91及び第3中継層92より上層側の各層を示している。また図9、図10及び図11では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図11は、図9及び図10のA−A’線における断面を示すものであるが、上述したように各層・各部材の縮尺を異ならしめてあるため、一部で完全にはA−A'線と対応していない部分が存在している。
図9及び図11において、TFTアレイ基板10上には、走査線11がX方向に沿って配置されており、走査線11より下地絶縁膜12を介して上層には、半導体層30a及びゲート電極30bを有するTFT30が配置されている。
走査線11は、遮光性の導電材料、例えば、W(タングステン)、Ti(チタン)、TiN(窒化チタン)等から形成されており、TFTアレイ基板10上で平面的に見て半導体層30aを含むような形状とされている。
半導体層30aは、ソース領域30a1、チャネル領域30a2、ドレイン領域30a3を含んで形成されている。ここで、チャネル領域30a2とソース領域30a1との間、又は、チャネル領域30a2とドレイン領域30a3と間にはLDD(Lightly Doped Drain)領域が形成されていてもよい。
ゲート電極30bは、TFTアレイ基板10上で平面的に見て、半導体層30aのチャネル領域30a2と重なる領域にゲート絶縁膜41を介して、半導体層30aの上層側に形成されている。ゲート電極30bは、例えば導電性ポリシリコンから形成されており、下層側に配置された走査線11にコンタクトホール34a及び34bを介して電気的に接続されている。
TFT30のソース領域30a1は、第1層間絶縁膜41上に形成された第4中継層91と、コンタクトホール31を介して電気的に接続されている。一方、ドレイン領域30a3は、第4中継層91と同層に形成された第3中継層92に、コンタクトホール32を介して電気的に接続されている。
図10及び図11において、第4中継層91は、第2層間絶縁膜42上に形成されたデータ線6と、コンタクトホール34を介して電気的に接続されている。一方、第3中継層92は、データ線6と同層に形成された第2中継層7’に、コンタクトホール34を介して電気的に接続されている。第2中継層7’は更に、コンタクトホール36を介して、後述する容量電極71と同層に設けられた第1中継層75と電気的に接続されている。また第1中継層75は、画素電極9と電気的に接続されている。即ち、TFT30のドレイン領域30a3と画素電極9とは、第3中継層92、第2中継層7’及び第1中継層75を順に介して、電気的に中継接続されている。
データ線6及び第2中継層7’の上層側には、第3層間絶縁膜44が形成され、その上に蓄積容量70が形成されている。尚、第3層間絶縁膜44は本発明に係る「絶縁膜」の一例である。第3層間絶縁膜44は、SiO2から形成されており、その比誘電率は約3.4である。
第3層間絶縁膜44の上に形成されている容量電極71は、液晶容量に電気的に並列に接続された蓄積容量70の固定電位側電極として機能し、図3を参照して上述した容量線400に電気的に接続されることによって、固定電位に保持されている。尚、容量電極71は本発明に係る「第2導電層」の一例である。容量電極71は、ITO膜からなる透明電極として形成されている。容量電極71はITO膜からなるので、容量電極71を、開口領域を含む画像表示領域10aに重なるように形成しても、光透過率を殆ど或いは実践上全く低下させることはない。
容量電極71は、島状に形成された第1中継層75を囲うように、そして互いに隣り合う二つの画素に跨るように形成された開口部を有している。この容量電極71の開口部を除いた部分と画素電極9とが対向する部分において蓄積容量70が構成されることになる。
第1中継層75は、TFTアレイ基板10上で平面的に見て、容量電極71の開口部の内側に形成されている。第2中継層7’は、走査線11が延在する部分に重なる位置で画素の間に形成されており、第1中継層75は第2中継層7’よりもデータ線6が延在する方向に長い形状で形成されている。即ち、第1中継層75がコンタクトホール36によって第2中継層7’と接続されている箇所から画素電極9に向かう方向に突出している。そしてこの部分で第1中継層75と画素電極9とが接続されている。
容量電極71上には、誘電体膜72が形成されている。誘電体膜72は、第1中継層75が形成されている部分に開口部が設けられている他は、容量電極71上を覆うようにベタ状に形成されている。誘電体膜72は、透明な誘電性材料であるアルミナや窒化シリコン等で構成される。
誘電体膜72上には画素電極9が形成されている。図10に示すように、画素電極9は、データ線6及び走査線11によってマトリクス状に区分けされた画素毎に、島状に形成されている。尚、ここでの図示は省略しているが、画素電極9上には、液晶層50(図2参照)に含まれる液晶分子の配向状態を規制するための配向膜が形成されている。
本実施形態では、画素電極9は、液晶層50を構成する液晶分子の配向状態を電圧制御するという本来の機能に加えて、蓄積容量70の片方の電極としての機能も有する。即ち、画素電極9を、容量電極71に対向する容量電極として利用することで、誘電体膜72上に画素電極9とは別個に、画素電極9とは異なる層に、容量電極71に対向する容量電極を設ける場合に比べて、積層構造をシンプルにすることができる。従って、画素サイズを高精細化することが容易になるというメリットを得ることができる。
第3層間絶縁膜44上における容量電極71及び第1中継層75が形成されていない領域(図11参照)には、段差低減膜620が形成されている。段差低減膜620は、容量電極71及び段差低減膜620の各々の上側表面がほぼ同じ高さに揃うように形成されている。
図12は、TFTアレイ基板10上の積層構造を、複数のデータ線6を含むように、データ線6の配列方向(即ち、X方向)に沿う線で切断した場合における、TFTアレイ基板10上の積層構造を示す断面図である。尚、図12では、TFTアレイ基板10上におけるデータ線6の下地となる第3層間絶縁膜44よりも下層側に設けられた各種構成要素(例えば、走査線11、TFT30等)の図示を省略している。
図11及び図12において、本実施形態では特に、TFTアレイ基板10上の積層構造におけるデータ線6と容量電極71との間に設けられた第3層間絶縁膜44には、空洞部220が形成されている。空洞部220は、TFTアレイ基板10上で平面的に見て、データ線6と容量電極71とが互いに重なる領域内に形成されている。空洞部220は、その内部が空洞とされており、その比誘電率は約1である。例えば、空洞部220は、図5を参照して上述した第1実施形態における空洞部210と同様に、データ線6毎に、データ線6が延びる方向に複数配列されている。
よって、仮に何らの対策も施さず、第3層間絶縁膜44に空洞部220が形成されていない場合と比較して、データ線6と容量電極71との間に生じる寄生容量(言い換えれば、データ線6と容量電極71との電磁的なカップリング)を低減することができる。言い換えれば、本実施形態によれば、データ線6と容量電極71との間には比誘電率が約1である空洞部220が設けられているので、仮に、データ線6と容量電極71との間に、比誘電率が約3.4である第3層間絶縁膜44のみが設けられている場合と比較して、少なくとも空洞部220が設けられている分だけ、データ線6と容量電極71との間に生じる寄生容量を低減することができる。従って、容量電極71との間の寄生容量に起因して生じるデータ線6における画像信号の遅延を低減或いは防止することができる。これにより、データ線6をデータ線駆動回路101によって駆動する駆動周波数を高めることができる、即ち、本実施形態に係る液晶装置の動作速度を高めることができる。この結果、本実施形態に係る液晶装置によれば、高品位な画像を表示することが可能となる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここでは、液晶装置をライトバルブとして用いたプロジェクタについて説明する。図13は、プロジェクタの構成例を示す平面図である。この図13に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図13を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピューターや、携帯電話、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
6…データ線、9…画素電極、10…TFTアレイ基板、10a…画像表示領域、11…走査線、20…対向基板、21…対向電極、50…液晶層、62…層間絶縁膜、101…データ線駆動回路、104…走査線駆動回路、210…空洞部、400…容量線

Claims (6)

  1. 基板の上に配置される第1導電層と、
    前記第1導電層の上に絶縁膜を介して配置され、前記基板の第1面から前記第1面に対向する第2面に向かう方向から見て前記第1導電層に少なくとも部分的に重なる領域を有する第2導電層と、
    を備え、
    前記第1導電層及び前記第2導電層は第1の方向に延び、
    前記基板の第1面から前記第1面に対向する第2面に向かう方向から見て、前記絶縁膜には、前記領域に重なるように空洞が形成され
    前記空洞は、前記第1の方向に沿って複数配置されることを特徴とする電気光学装置。
  2. 前記第1導電層は、画像信号を供給する信号線であり、
    前記第2導電層は、容量素子の電極となる固定電位側電極を含む容量線であることを特徴とする請求項1に記載の電気光学装置。
  3. 前記空洞は、前記第1の方向の幅が、前記第1の方向に交差する第2の方向の幅より大きいことを特徴とする請求項1または2に記載の電気光学装置。
  4. 前記空洞は、前記第1の方向に交差する第2の方向に複数配置されることを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
  5. 前記空洞の壁の形状は、ボーイング形状または弓状であることを特徴とする請求項1乃至4のいずれかに記載の電気光学装置。
  6. 請求項1乃至5のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
JP2009291959A 2009-12-24 2009-12-24 電気光学装置及び電子機器 Active JP5445115B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009291959A JP5445115B2 (ja) 2009-12-24 2009-12-24 電気光学装置及び電子機器
US12/974,758 US9007540B2 (en) 2009-12-24 2010-12-21 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009291959A JP5445115B2 (ja) 2009-12-24 2009-12-24 電気光学装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2011133607A JP2011133607A (ja) 2011-07-07
JP2011133607A5 JP2011133607A5 (ja) 2013-01-24
JP5445115B2 true JP5445115B2 (ja) 2014-03-19

Family

ID=44187140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009291959A Active JP5445115B2 (ja) 2009-12-24 2009-12-24 電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US9007540B2 (ja)
JP (1) JP5445115B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101618701B1 (ko) * 2013-01-10 2016-05-10 삼성디스플레이 주식회사 액정 표시 장치
US9818438B1 (en) 2016-09-30 2017-11-14 Seagate Technology Llc Skew compensation in a patterned medium
CN109239989B (zh) 2017-07-11 2020-08-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWI680603B (zh) * 2018-11-12 2019-12-21 友達光電股份有限公司 畫素陣列基板
CN114220807B (zh) * 2022-02-22 2022-08-09 上海天马微电子有限公司 驱动基板、发光面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272556B1 (ko) * 1997-04-10 2000-11-15 구본준 액정표시장치 및 그 제조방법
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
JP2003324201A (ja) * 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
JP2004070196A (ja) * 2002-08-09 2004-03-04 Nec Kagoshima Ltd 液晶表示装置用基板及びその製造方法並びに液晶表示装置
JP4479006B2 (ja) * 2005-07-28 2010-06-09 セイコーエプソン株式会社 半導体装置の製造方法
JP4569836B2 (ja) 2007-02-23 2010-10-27 ソニー株式会社 液晶装置

Also Published As

Publication number Publication date
JP2011133607A (ja) 2011-07-07
US9007540B2 (en) 2015-04-14
US20110157532A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5217752B2 (ja) 電気光学装置及び電子機器
JP5589359B2 (ja) 電気光学装置及び電子機器
JP5287100B2 (ja) 電気光学装置及び電子機器
JP5488136B2 (ja) 電気光学装置及び電子機器並びにトランジスター
JP4301227B2 (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP5445115B2 (ja) 電気光学装置及び電子機器
JP5278129B2 (ja) 電気光学装置及び電子機器
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5233618B2 (ja) 電気光学装置及び電子機器
JP5707970B2 (ja) 電気光学装置及び電子機器
JP2010191408A (ja) 電気光学装置及び電子機器
JP5182116B2 (ja) 電気光学装置及び電子機器
JP2009069247A (ja) 電気光学装置、その製造方法及び電子機器、並びに配線構造
JP5470894B2 (ja) 電気光学装置及び電子機器
JP2010039209A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2011075773A (ja) 電気光学装置及び電子機器
JP5176852B2 (ja) 電気光学装置及び電子機器
JP2011180524A (ja) 電気光学装置及び電子機器
JP2010160308A (ja) 電気光学装置及び電子機器
JP2009300477A (ja) 電気光学装置及び電子機器
JP2010186118A (ja) 電気光学装置及び電子機器
JP5169849B2 (ja) 電気光学装置及び電子機器
JP2012150290A (ja) 電気光学装置及び電子機器
JP5482279B2 (ja) 電気光学装置及び電子機器
JP2011128258A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5445115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350