JP5707970B2 - 電気光学装置及び電子機器 - Google Patents

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器の技術分野に関する。

この種の電気光学装置では、基板上の表示が行われる領域である画素領域内に、画素毎に、画素電極、この画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用のＴＦＴ（Thin Film Transistor）が層間絶縁膜を介して積層構造として作り込まれ、アクティブマトリクス駆動可能に構成される。画素スイッチング用のＴＦＴは、基板上の積層構造におけるデータ線よりも下層側に配置される。また、画素電極は、基板上の積層構造における例えば最上層に配置される。また、高コントラスト化等を目的として、画素スイッチング用のＴＦＴと画素電極との間に蓄積容量が設けられることがある（例えば特許文献１参照）。

このような蓄積容量に関して、例えば特許文献１には、蓄積容量を、基板上の積層構造における画素スイッチング用のＴＦＴとデータ線との間（即ち、画素スイッチング用のＴＦＴよりも上層側であってデータ線よりも下層側）に配置するとともに、コンタクトホール内にも蓄積容量を形成する技術が開示されている。

特開２００８−１９１２００号公報

前述したような構成の電気光学装置では、例えば画素領域内で安定して高品位な表示を行うために、画素の非開口領域という基板上の極限られた領域内で蓄積容量の容量値をなるべく大きく確保する必要がある。

しかしながら、例えば特許文献１に開示された技術によれば、限られた基板上の領域内で蓄積容量の容量値を向上させることが困難であるという技術的問題点がある。より具体的には、例えば特許文献１に開示された技術によれば、蓄積容量が形成される基板上の領域の面積を一定に維持しつつ蓄積容量の容量値を大きくすべく、内部に蓄積容量が形成されるコンタクトホールを深くする場合、蓄積容量よりも上層側に配置されたデータ線と蓄積容量よりも下層側に配置された画素スイッチング用のＴＦＴとを電気的に接続するためのコンタクトホールも深くせざるを得ない。しかしながら、例えばエッチング等による加工上の限界のため、形成すべきコンタクトホールが深くなるほど、コンタクトホールを形成することが困難となる。よって、例えば特許文献１に開示された技術によれば、内部に蓄積容量が形成されるコンタクトホールを深くすることによって、蓄積容量の容量値を向上させることは困難である。

本発明は、例えば前述した問題点に鑑みなされたものであり、限られた基板上の領域内で蓄積容量の容量値を向上させることができ、高品位な表示を行うことが可能な電気光学装置、及びこのような電気光学装置を備える電子機器を提供することを課題とする。

本発明の一態様の電気光学装置は、基板と、画素電極と、前記基板と前記画素電極との間に配置されたデータ線と、前記基板と前記画素電極との間に配置され、前記データ線と交差する走査線と、前記データ線に電気的に接続された第１ソースドレイン領域、及び前記画素電極に電気的に接続された第２ソースドレイン領域を有し、前記基板と前記データ線との間に配置された半導体層と、前記画素電極と前記半導体層との間に配置された第１絶縁膜と、前記画素電極と前記半導体層との間に配置された第２絶縁膜と、前記第１絶縁膜及び前記第２絶縁膜を貫通するように設けられた溝を覆うように配置された蓄積容量と、を含むことを特徴とする。
上記の本発明に係る電気光学装置は、基板上に設けられた画素電極と、前記基板と前記画素電極との間に設けられ、互いに交差するデータ線及び走査線と、前記基板と前記データ線との間に設けられ、前記データ線に電気的に接続された第１ソースドレイン領域、及び前記画素電極に電気的に接続された第２ソースドレイン領域を有する半導体層と、前記データ線と前記半導体層との間に設けられた第１絶縁膜と、前記データ線と前記画素電極との間に設けられた第２絶縁膜と、前記半導体層と前記画素電極との間に設けられ、前記第１絶縁膜及び前記第２絶縁膜を貫通するように設けられた溝内の少なくとも一部に設けられた溝内部分を有する蓄積容量とを備える。

本発明の電気光学装置によれば、その動作時には、例えば、データ線から画素電極へ画像信号が制御され、いわゆるアクティブマトリクス方式による画像表示が可能となる。この際、蓄積容量によって、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。なお、画像信号は、データ線及び画素電極間に電気的に接続された画素スイッチング用のトランジスターが走査線を介して供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線から画素スイッチング用のトランジスターを介して画素電極に供給される。

画素電極は、基板上の積層構造におけるデータ線及び走査線よりも上層側に、典型的には最上層側に配置されている。

半導体層は、例えばゲート電極及びゲート絶縁膜とともに、画素スイッチング用のトランジスターを構成し、データ線に電気的に接続された第１ソースドレイン領域と、画素電極に電気的に接続された第２ソースドレイン領域とを有している。なお、半導体層は、第１及第２ソースドレイン領域間にチャネル領域を有しており、例えば、ゲート電極がゲート絶縁膜を介してチャネル領域に対向するように設けられる。

本発明では特に、蓄積容量は、基板上の積層構造における半導体層と画素電極との間、典型的には、基板上の積層構造におけるデータ線と画素電極との間（即ち、データ線よりも上層側であって画素電極よりも下層側）に設けられる。更に、蓄積容量は、データ線及び半導体層間に設けられた第１絶縁膜とデータ線及び画素電極間に設けられた第２絶縁膜とを貫通するように設けられた溝内の少なくとも一部に設けられた溝内部分を有する。即ち、蓄積容量は、いわゆるトレンチ（Trench）構造を有する。

つまり、本発明では特に、蓄積容量は、基板上の積層構造におけるデータ線と画素電極との間において、いわゆるトレンチ構造を有する容量素子として形成されている。

よって、例えば溝が形成されていない平坦な絶縁膜上に蓄積容量を設ける場合と比較して、蓄積容量の容量値を、蓄積容量が溝内部分を有する分だけ大きくすることができる。言い換えれば、蓄積容量が溝内部分を有さない場合（即ち、蓄積容量が平面的にのみ形成される場合）と比較して、製品に要求される表示性能を実現する容量値を有する蓄積容量を、基板上の狭い領域に作り込むことができる。従って、画像表示におけるフリッカ（即ち、ちらつき）や画素ムラを低減でき、更には、装置の小型化を実現できる。

加えて、蓄積容量は、典型的にはデータ線と画素電極との間に設けられた第２絶縁膜上に設けられるので、データ線と第１ソースドレイン領域とを互いに電気的に接続するためのコンタクトホールの深さを大きくすることなく、溝内部分を設けるための溝の深さを大きくして、溝内部分を大きくすることができる。即ち、データ線と第１ソースドレイン領域とをコンタクトホールを介して確実に互いに電気的に接続させることができるとともに、蓄積容量の容量値を向上させることができる。つまり、本発明によれば、トレンチ構造を有する蓄積容量が、データ線よりも上層側に配置されるので、データ線とデータ線よりも下層側に配置された半導体層とを互いに電気的に接続するためのコンタクトホールの深さを比較的小さくしつつ、溝内部分を大きくすることにより蓄積容量の容量値を増大させることができる。

以上説明したように、本発明に係る電気光学装置によれば、限られた基板上の領域内で蓄積容量の容量値を向上させることができる。この結果、例えばフリッカや画素ムラ等の少ない高品位な表示を行うことが可能となる。

本発明の電気光学装置の一態様では、前記データ線と前記半導体層との間に設けられ、前記第２ソースドレイン領域に電気的に接続された中継層を備え、前記蓄積容量を構成する一対の容量電極のうち前記画素電極に電気的に接続された画素電位側容量電極は、前記溝の底部において前記中継層に電気的に接続されている。

この態様によれば、例えば非開口領域において、蓄積容量の溝内部分を基板上で平面的に見て第２ソースドレイン領域と重ならないように配置するとともに、画素電位側容量電極を、中継層を介して第２ソースドレイン領域に確実に電気的に接続することができる。よって、基板上における溝内部分の面積を大きくすることができ、蓄積容量の容量値をより一層向上させることができる。

本発明の電気光学装置の他の態様では、前記溝は、前記基板上で平面的に見て、前記走査線に沿って延びるように、且つ、前記走査線の一部に重なるように形成される。

この態様によれば、典型的には溝は基板上で平面的に見てデータ線と重ならないので、溝をデータ線の下層側に配置された他の絶縁膜にも形成することにより、溝の深さを大きくすることができる。よって、溝内部分を大きくすることができ、蓄積容量の容量値をより一層向上させることができる。

本発明の電気光学装置の他の態様では、前記半導体層は、前記基板上で平面的に見て、前記データ線に沿って延びるように、且つ、前記データ線の一部に重なるように形成される。

この態様によれば、半導体層及び蓄積容量を、非開口領域の一部をなすデータ線及び走査線に重なる領域内に比較的容易に配置することが可能となる。即ち、非開口領域内における半導体層及び蓄積容量のレイアウトの容易性を高めることができる。

本発明の電子機器は上記課題を解決するために、前述した本発明の電気光学装置（但し、その各種態様も含む）を備える。

本発明の電子機器によれば、前述した本発明の電気光学装置を備えるので、高品位な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。

本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。

第１実施形態に係る液晶装置の全体構成を示す平面図である。 図１のII−II’線断面図である。 第１実施形態に係る液晶装置の電気的な構成を示す回路図である。 第１実施形態に係る液晶装置のＴＦＴアレイ基板上の画素の構成（下層部分）を示す平面図である。 第１実施形態に係る液晶装置のＴＦＴアレイ基板上の画素の構成（上層部分）を示す平面図である。 図４及び図５を重ね合わせた場合のVI−VI’線断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクターの構成を示す平面図である。

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例であるＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。

＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図６を参照して説明する。

先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。

図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のII−II’線断面図である。

図１及び図２において、本実施形態に係る液晶装置１００では、ＴＦＴアレイ基板１０と対向基板２０とが互いに対向するように配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域５２ａに設けられたシール材５２により相互に接着されている。なお、ＴＦＴアレイ基板１０は本発明に係る「基板」の一例である。

図１において、シール材５２が配置されたシール領域５２ａの内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域５２ａの外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域５２ａよりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる画素電極９がマトリクス状に設けられている。画素電極９上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明導電材料からなる対向電極２１が複数の画素電極９と対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

なお、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。

次に、液晶装置１００の画像表示領域１０ａにおける電気的な構成について、図３を参照して説明する。

図３は、本実施形態に係る液晶装置１００の電気的な構成を示す回路図である。

図３において、本実施形態に係る液晶装置１００の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９と、画素電極９をスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６がＴＦＴ３０のソースに電気的に接続されている。データ線６に書き込む画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。

また、ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号ＶＳ１、ＶＳ２、…、ＶＳｎを所定のタイミングで書き込む。

画素電極９を介して液晶に書き込まれた所定レベルの画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、対向基板に形成された対向電極２１（図２参照）との間で一定期間保持される。液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。

ここで保持された画像信号がリークするのを防ぐために、画素電極９と対向電極２１との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０を構成する一対の容量電極の一方は、例えば共通電位等の所定電位を供給する容量配線３００に電気的に接続されている。

次に、液晶装置１００の画素の具体的な構成について、図４から図６を参照して説明する。

図４及び図５は、ＴＦＴアレイ基板１０上の画素の構成を示す平面図であり、それぞれ、後述する積層構造のうち下層部分（図４）と上層部分(図５)に相当する。図６は、図４及び図５を重ね合わせた場合のVI−VI’線断面図である。なお、図４から図６においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

図４から図６では、図３を参照して前述した画素の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。各回路要素は、下から順に、走査線１１等を含む第１層、ＴＦＴ３０等を含む第２層、中継層等を含む第３層、データ線６等を含む第４層、蓄積容量７０等を含む第５層、画素電極９等を含む第６層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３、第５層−第６層間には第４層間絶縁膜４４がそれぞれ設けられ、前述した各要素間が短絡することを防止している。なお、このうち、第１層から第４層までが下層部分として図４に示され、第５層から第６層までが上層部分として図５に示されている。

（第１層の構成―走査線等―）
図４及び図６において、第１層は、走査線１１で構成されている。走査線１１は、図４のＸ方向に沿って延びる本線部と、データ線６が延在する図４のＹ方向に延びる突出部とからなる形状にパターニングされている。走査線１１は、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されている。

（第２層の構成―ＴＦＴ等―）
第２層は、ＴＦＴ３０で構成されている。ＴＦＴ３０は、半導体層３０ａ及びゲート電極３０ｂを備えている。半導体層３０ａは、例えばポリシリコンからなり、ソース領域３０ａ１、チャネル領域３０ａ２及びドレイン領域３０ａ３を有している（図４参照）。なお、チャネル領域３０ａ２とソース領域３０ａ１との界面、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。半導体層３０ａは、ＴＦＴアレイ基板１０上で平面的に見て、後述するデータ線６に沿って延びるように（即ち、図４のＹ方向に沿って延びるように）、且つ、データ線６の一部に重なるように形成されている。ソース領域３０ａ１は本発明に係る「第１ソースドレイン領域」の一例であり、ドレイン領域３０ａ３は本発明に係る「第２ソースドレイン領域」の一例である。

ゲート電極３０ｂは、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域３０ａ２と重なる領域に、ゲート絶縁膜１３を介して形成されている。ゲート電極３０ｂは、例えば導電性ポリシリコンから形成されており、ゲート絶縁膜１３及び下地絶縁膜１２を貫通するコンタクトホール３３を介して走査線１１に電気的に接続されている。コンタクトホール３３は、半導体層３０ａの両脇に形成されている。

下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。

なお、本実施形態に係るＴＦＴ３０は、トップゲート型であるが、ボトムゲート型であってもよい。

（第３層の構成―中継層等―）
第３層は、中継層８１で構成されている。

中継層８１は、例えばＷＳｉ（タングステンシリサイド）等から形成されており、ＴＦＴアレイ基板１０上で平面的に見て、ドレイン領域３０ａ３の一部に重なる部分と、走査線１１の本線部の一部に重なる部分とを有している。中継層８１は、そのドレイン領域３０ａ３の一部に重なる部分において、第１層間絶縁膜４１及びゲート絶縁膜１３を貫通するコンタクトホール３２を介してドレイン領域３０ａ３に電気的に接続されている。中継層８１は、走査線１１の本線部の一部に重なる部分において、後述する蓄積容量７０の容量電極７１に電気的に接続されている。なお、後述するように、蓄積容量７０は、第３層間絶縁膜４３及び第２層間絶縁膜４２に形成されたトレンチ（溝）９１内に形成されたトレンチ内部分７０ａを有しており、中継層８１は、トレンチ９１の底部において、容量電極７１と互いに電気的に接続されている。

第１層間絶縁膜４１は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。

（第４層の構成―データ線等―）
第４層は、データ線６で構成されている。

データ線６は、例えばＡｌ（アルミニウム）等から形成されている。データ線６は、走査線１１と交差するように（即ち、図４のＹ方向に沿って延びるように）且つ半導体層３０ａを概ね覆うように形成されている。データ線６は、第２層間絶縁膜４２、第１層間絶縁膜４１及びゲート絶縁膜１３を貫通するコンタクトホール３１（図４参照）を介して、半導体層３０ａのソース領域３０ａ１に電気的に接続されている。

第２層間絶縁膜４２は、例えばＮＳＧによって形成されている。その他、第２層間絶縁膜４２には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第２層間絶縁膜４２の表面は、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。よって、下層側のこれらの要素に起因した凹凸が除去され、第２層間絶縁層４２の表面は平坦化されている。尚、このような平坦化処理は、他の層間絶縁膜の表面に対して行ってもよい。

（第５層の構成―蓄積容量等―）
図５及び図６において、第５層は、蓄積容量７０で構成されている。蓄積容量７０は、容量電極７１、誘電体膜７２及び容量電極７３から構成されている。蓄積容量７０は、いわゆるトレンチ構造を有しており、第３層間絶縁膜４３及び第２層間絶縁膜４２に形成されたトレンチ９１内に形成されたトレンチ内部分７０ａを有している。トレンチ９１は、第３層間絶縁膜４３及び第２層間絶縁膜４２を貫通するように設けられている。なお、トレンチ９１は本発明に係る「溝」の一例であり、トレンチ内部分７０ａは本発明に係る「溝内部分」の一例である。第２層間絶縁膜４２は本発明に係る「第１絶縁膜」の一例であり、第３層間絶縁膜４３は本発明に係る「第２層間絶縁膜」の一例である。

容量電極７１は、本発明に係る「画素電位側容量電極」の一例であり、例えばＴｉＮ等から形成されている。容量電極７１は、ＴＦＴアレイ基板１０上で平面的に見て、トレンチ９１に重なるように形成されている。容量電極７１は、トレンチ９１の底部において、中継層８１に電気的に接続されている。更に、容量電極７１は、第４層間絶縁膜４４、誘電体膜７２及び絶縁膜７９を貫通するコンタクトホール３４を介して画素電極９に電気的に接続されている。

容量電極７３は、例えばＡｌ等から形成され、誘電体膜７２を介して容量電極７１に対向するように設けられている。容量電極７３は、複数の画素に対して共通に設けられるとともに、データ線６及び走査線１１の各々に沿って形成されており、略格子状の平面形状を有している。容量電極７３は、図３を参照して前述した容量配線３００と電気的に接続されることによって、所定電位に保持される。

誘電体膜７２は、例えば窒化シリコン等の透明な誘電性材料から形成されている。誘電体膜７２は、画像表示領域１０ａの略全体に重なるように形成されている。なお、誘電体膜７２は例えば窒化シリコン等の透明な誘電性材料で構成されるため、誘電体膜７２を、画像表示領域１０ａに広く形成しても、開口領域における光透過率を殆ど或いは実践上全く低下させることはない。

第３層間絶縁膜４３は、例えばＮＳＧによって形成されている。その他、第３層間絶縁膜４３には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第３層間絶縁膜４３の表面は、第２層間絶縁膜４２と同様にＣＭＰ等の平坦化処理がなされている。

（第６層の構成―画素電極等―）
第５層の全面には第４層間絶縁膜４４が形成され、更にその上に、第６層として画素電極９が形成されている。第４層間絶縁膜４４は、例えばＮＳＧによって形成されている。その他、第４層間絶縁膜４４には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第４層間絶縁膜４４の表面は、第２層間絶縁膜４２と同様にＣＭＰ等の平坦化処理がなされている。

画素電極９は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６及び走査線１１が格子状に配列するように形成されている（図４及び図５参照）。また、画素電極９は、例えばＩＴＯ等の透明導電材料からなる。

画素電極９は、コンタクトホール３４を介して、容量電極７１と電気的に接続されている。更に前述したように、容量電極７１と中継層８１とはトレンチ９１の底部において互いに電気的に接続され、中継層８１とＴＦＴ３０のドレイン領域３０ａ３（図４参照）とはコンタクトホール３２を介して電気的に接続されている。即ち、画素電極９とＴＦＴ３０のドレイン領域３０ａ３とは、中継層８１及び容量電極７１を中継して中継接続されている。

なお、画素電極９の上側には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。

以上説明した画素の構成は、図４及び図５に示すように、各画素に共通である。前述した画像表示領域１０ａ（図１を参照）には、かかる画素が周期的に形成されていることになる。

図６において、本実施形態では特に、蓄積容量７０は、データ線６よりも上層側であって画素電極９よりも下層側（即ち、ＴＦＴアレイ基板１０上の積層構造におけるデータ線６と画素電極９との間）に配置された第３層間絶縁膜４３上に設けられている。更に、蓄積容量７０は、いわゆるトレンチ構造を有しており、第３層間絶縁膜４３及び第２層間絶縁膜４２に掘られたトレンチ９１内に設けられたトレンチ内部分７０ａを有している。つまり、本実施形態では特に、蓄積容量７０は、ＴＦＴアレイ基板１０上の積層構造におけるデータ線６と画素電極９との間において、いわゆるトレンチ構造を有する容量素子として形成されている。

よって、例えばトレンチが形成されていない平坦な層間絶縁膜上に蓄積容量７０を設ける場合と比較して、蓄積容量７０の容量値を、蓄積容量７０がトレンチ内部分７０ａを有する分だけ大きくすることができる。言い換えれば、蓄積容量７０がトレンチ内部分７０ａを有さない場合（即ち、蓄積容量７０が平面的にのみ形成される場合）と比較して、製品に要求される表示性能を実現する容量値を有する蓄積容量７０を、ＴＦＴアレイ基板１０上の狭い領域に作り込むことができる。したがって、画像表示におけるフリッカや画素ムラを低減でき、更には、装置の小型化を実現できる。

加えて、蓄積容量７０は、データ線６よりも上層側に配置された第３層間絶縁膜４３上に設けられるので、データ線６とＴＦＴ３０のソース領域３０ａ１とを互いに電気的に接続するためのコンタクトホール３１の深さを大きくすることなく、トレンチ内部分７１ａを設けるためのトレンチ９１の深さを大きくして、トレンチ内部分７０ａを大きくすることができる。即ち、データ線６とソース領域３０ａ１とをコンタクトホール３１を介して確実に互いに電気的に接続させることができるとともに、蓄積容量７０の容量値を向上させることができる。つまり、本実施形態によれば、トレンチ構造を有する蓄積容量７０が、データ線６よりも上層側に配置されるので、データ線６とデータ線６よりも下層側に配置された半導体層３０ａとを互いに電気的に接続するためのコンタクトホール３１の深さを比較的小さくしつつ、トレンチ内部分９１を大きくすることができる。よって、蓄積容量７０の容量値を増大させることができる。

更に、本実施形態では特に、データ線６よりも下層側であって半導体層３０ａよりも上層側に、ドレイン領域３０ａ３に電気的に接続された中継層８１が設けられ、蓄積容量７０を構成する容量電極７１は、トレンチ９１の底部において中継層８１に電気的に接続されている。よって、非開口領域（即ち、データ線６や走査線１１等によって遮光され、表示に寄与しない領域）において、蓄積容量７０のトレンチ内部分７０ａをＴＦＴアレイ基板１０上で平面的に見てドレイン領域３０ａ３と重ならないように配置するとともに、容量電極７１を、中継層８１を介してドレイン領域３０ａ３に確実に電気的に接続することができる。よって、ＴＦＴアレイ基板１０上におけるトレンチ内部分７０ａの面積（言い換えれば、ＴＦＴアレイ基板１０上におけるトレンチ９１の面積）を大きくすることができ、蓄積容量７０の容量値を確実に向上させることができる。

加えて、本実施形態では特に、トレンチ９１は、ＴＦＴアレイ基板１０上で平面的に見て、走査線１１に沿って延びるように、且つ、走査線１１の一部に重なるように形成されている。

よって、トレンチ９１はＴＦＴアレイ基板１０上で平面的に見てデータ線６と重ならないので、トレンチ９１をデータ線６の下層側に配置された第２層間絶縁膜４２にも形成することができ、トレンチ９１の深さを大きくすることができる。したがって、トレンチ内部分７０ａを大きくすることができ、蓄積容量７０の容量値をより一層向上させることができる。

更に加えて、本実施形態では特に、半導体層３０ａは、ＴＦＴアレイ基板１０上で平面的に見て、データ線６に沿って延びるように、且つ、データ線６の一部に重なるように形成されている。

よって、半導体層３０ａ及び蓄積容量７０を、非開口領域の一部をなすデータ線６及び走査線１１に重なる領域内に比較的容易に配置することが可能となる。即ち、非開口領域内における半導体層３０ａ及び蓄積容量７０のレイアウトの容易性を高めることができる。

以上説明したように、本実施形態に係る液晶装置１００によれば、ＴＦＴアレイ基板１０上の限られた領域内で蓄積容量７０の容量値を向上させることができる。この結果、例えばフリッカや画素ムラ等の少ない高品位な表示を行うことが可能となる。

＜電子機器＞
次に、前述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。

図７は、プロジェクターの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクターについて説明する。

図７に示されるように、プロジェクター１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

なお、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。

なお、図７を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピューターや、携帯電話、液晶テレビや、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。

本発明は、前述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

６…データ線、９…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１…走査線、１２…下地絶縁膜、１３…ゲート絶縁膜、２０…対向基板、２１…対向電極、３０…ＴＦＴ、３０ａ…半導体層、３０ａ１…ソース領域、３０ａ２…チャネル領域、３０ａ３…ドレイン領域、４１、４２、４３、４４…層間絶縁膜、５０…液晶層、７０…蓄積容量、７０ａ…トレンチ内部分、７１、７３…容量電極、７２…誘電体膜、８１…中継層、９１…トレンチ。

Claims (7)

1. 基板と、
   画素電極と、
   前記基板と前記画素電極との間に配置されたデータ線と、
   前記基板と前記画素電極との間に配置された走査線と、
   前記データ線に電気的に接続された第１ソースドレイン領域、及び前記画素電極に電気的に接続された第２ソースドレイン領域を有し、前記基板と前記データ線との間に配置された半導体層と、
   前記画素電極と前記半導体層との間に配置された第１絶縁膜と、
   前記画素電極と前記半導体層との間に配置された第２絶縁膜と、
   前記第１絶縁膜及び前記第２絶縁膜を貫通するように設けられた溝と、
   前記溝の内側に配置された蓄積容量と、を含み、
   前記蓄積容量は、前記画素電極の側から前記基板の側を見たとき、全部が前記走査線と重なるように配置されていることを特徴とする電気光学装置。
2. 前記第１絶縁膜は、前記データ線と前記半導体層との間に配置され、
   前記第２絶縁膜は、前記データ線と前記画素電極との間に配置されたことを特徴とする
   請求項１に記載の電気光学装置。
3. 前記蓄積容量は、前記半導体層と前記画素電極との間に配置されることを特徴とする請
   求項１または２に記載の電気光学装置。
4. 前記半導体層は、前記第１ソースドレイン領域と前記第２ソースドレイン領域との間に
   チャネル領域を有することを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
5. 前記第２ソースドレイン領域に電気的に接続され、前記データ線と前記半導体層との間
   に配置された中継層をさらに含み、
   前記蓄積容量が含む画素電位側容量電極は、前記画素電極に電気的に接続され、前記中
   継層に電気的に接続されていることを特徴とする請求項１乃至４のいずれかに記載の電気
   光学装置。
6. 前記半導体層は、前記画素電極の側から前記基板の側を見たとき、前記データ線に沿っ
   て延びるように、且つ、前記データ線の一部に重なるように配置されることを特徴とする
   請求項１乃至５のいずれかに記載の電気光学装置。
7. 請求項１乃至６のいずれかに記載の電気光学装置を含むことを特徴とする電子機器。

Images