KR100272556B1 - 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 두 도체 사이에 일부가 공기로 이루어진 절연층을 개재하여 캐패시티브 커플링현상을 방지하므로서 화질로 개선시키고 소자의 신뢰성을 향상시키는데 적당한 액정표시장치 및 그 제조방법을 제공하기 위한 것이다. 이를 위한 본 발명의 액정표시장치는 일방향으로 형성된 복수개의 레이트라인과 게이트절연층을 개재하여 상기 게이트라인에 수직한 방향으로 형성된 복수개의 데이터라인을 갖는 액정표시소자에 있어서, 상기 데이터라인을 포함한 전면에 걸쳐 형성되고 상기 데이터라인의 양측 가장자리에 걸쳐 데이터라인과 동일한 방향으로 빈 공간영역을 갖는 절연층과, 상기 절연층상에 형성된 픽셀전극을 포함하여 구성된다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and method for fabricating the same}

본 발명은 액정표시소자에 관한 것으로, 특히 신호선간 절연막의 유전율을 최소화하여 커플링현상을 방지하는데 적당한 액정표시장치 및 그의 제조방법에 관한 것이다.

일반적으로 액정 표시장치는 두장의 유리기판을 대향시켜 그 사이에 액정을 봉입한 것으로서, 하판(Bottom Plate)은 매트릭스상에 배치된 데이터라인과 게이트라인 및 각각이 교차점에 박막트랜지스터와 화소전극이 배치되고, 상판(Top Plate)은 공통전극과 R(적), G(녹), B(청)의 칼라필터층이 배치된다.

그리고 상판과 하판 사이에 액정을 주입하고 이를 편광판에 끼워 백색광을 입사시키면 투과형의 액정표시장치가 된다.

여기서, 하판을 상세히 설명하면 다음과 같다.

즉, 유리 또는 석영등의 투명기판에 일정간격을 갖고 일방향으로 복수개의 게이트라인이 형성되고 상기 게이트라인과 수직한 방향으로 복수개의 데이터라인이 일정간격을 갖고 형성된다.

그리고 각 화소영역에는 화소전극이 형성되고 상기 게이트라인을 게이트전극으로 하고 데이터라인을 소오스전극으로 하여 게이트라인의 신호에 따라 데이터라인의 신호를 화소전극에 인가하는 박막트랜지스터가 각 화소영역 마다 형성된다.

즉, 도 1에 도시한 바와같이 하판(1)에는 상기 주사라인을 게이트 전극으로 하고 데이터 라인을 소오스 전극으로 한 게이트 전극(G)과 소오스 전극(S) 및 드레인 전극(D)을 구비한 박막트랜지스터(2)가 일정간격을 갖고 형성된다.

그리고 각 화소영역에는 상기 각각의 박막트랜지스터(2)의 드레인 전극(D)에 연결되어 화소전극(2a)이 형성된다.

한편, 상판(3)에는 상기 하판(1)에 형성된 화소전극(2a)을 제외한 부분에서의 빛의 투과를 차단하기 위한 블랙 매트릭스층(4)이 망사형으로 형성되고, 각 블랙 매트릭스층(4) 사이의 상판(3)에 색상을 표현하기 위한 R, G, B 칼라필터층(5)이 형성되며, 상기 칼라필터층(5) 및 블랙 매트릭스층(4)에 걸쳐 공통전극(6)이 형성된다.

상기와 같은 투과형 액정표시장치 이외에도 주위광을 이용한 반사형 액정표시장치가 있는데 반사형 액정표시장치는 알루미늄박의 광반사판이 하부기판의 이면에 부착되어 있으며 상부기판의 전면으로 입사광을 반사시켜 디스플레이에 이용한다.

TN(Twisted Nematic)모드나 STN(Super Twisted Nematic)모드등에서는 하부기판에 편광판과 표면이 바둑판상인 반사판이 겹쳐 부착되어 있다.

일반적으로 반사형으로 실용화되어 있는 것은 흑백 디스플레이소자이며 색필터를 사용하는 반사형 칼라 디스플레이소자는 어두울 뿐만 아니라 색순도가 좋지 않다는 문제점이 있다.

이하, 첨부된 도면을 참조하여 종래 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 종래 액정표시장에 따른 신호선간이 기생 캐패시턴스를 보여주는 도면이다.

도 2에 도시한 바와 같이 제 1 도체(21)와 제 2 도체(22)사이에는 절연막(23)이 개재되는데 이때 상기 절연막(23)은 유전체로 작용한다.

여기서 두 도체간이 정전용량은 다음과 같은 수식으로 표현할 수 있다.

이때 상기

은 상대 유전상수이고

는 진공에서의 유전율이다.

그리고 S는 도체간의 오버랩 면적이고 d는 두 도체간의 거리이다.

예를 들어 두 도체간의 거리(d)가 2㎛이고 두 도체간의 오버랩되는 길이(1)가 2㎛이고 상대 유전상수(

)가 3.0인 재료를 절연막으로 사용할 경우 두 도체간의 정전용량은 다음과 같다.

이와같이 두 도체간에는 정전용량이 발새오디는데 이를 최소화 하기 위한 방안으로서 상기 절연막의 재질을 선택함에 있어서 상대 유전상수가 작은 재료를 선택하거나 두 도체간의 거리를 크게하는 방법 또는 두 도체간의 오버랩되는 면적을 줄이는 방법등을 이용하였다.

그러나 이와같이 종래 액정표시장치는 다음과 같은 문제점이 있었다.

첫째, 상대 유전율이 작은 재질을 사용하는 경우에 있어서는 유전율을 낮추는데에는 재료의 한계가 있다.

둘째, 두 도체간에 존재하는 절연막이 무기막일 경우에는 증착속도, 패턴형성의 문제가 심각하고 유기막일 경우에는 공정상의 문제, 즉 포커싱문제, 패턴사이즈의 제한 등의 문제가 발생된다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 두 도체간에 절연막과 공기 또는 절연막과 진공으로 구성되는 절연층을 개재하여 두 도체간에 발생되는 캐패시티브 커플링현상을 제거하여 소자의 신뢰성을 향상시키는데 적당한 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.

도 1은 일반적인 액정표시장치의 단면도

도 2는 종래기술에 따른 두 도체간의 기생 캐패시터를 보여주는 도면

도 3은 본 발명을 설명하기 위한 개념도

도 4a 내지 4d는 본 발명의 액정표시장치에 따른 레이아웃의 공정도

도 5a 내지 5d는 도 4a 내지 4d의 Ⅰ-Ⅰ′선에 따른 각각의 단면도

도 6은 도 4d의 Ⅱ-Ⅱ′선에 따른 단면도

도면의 주요부분에 대한 부호의 설명

41 : 게이트라인 41a : 게이트전극

42 : 반도체층 43 : 데이터라인

43a,43b : 소오스/드레인전극 44 : 메탈패턴

44a : 빈 공간영역 45 : 박막

46 : 픽셀전극

상기한 목적을 달성하기 위한 본 발명의 액정표시장치는 일방향으로 형성된 복수개의 게이트라인과 게이트절연층을 개재하여 상기 게이트라인에 수직한 방향으로 형성된 복수개의 데이터라인을 갖는 액정표시소자에 있어서, 상기 데이터라인을 포함한 전면에 걸쳐 형성되고 상기 데이터라인의 양측 가장자리에 걸쳐 데이터라인과 동일한 방향으로 빈 공간영역을 갖는 절연층과, 상기 절연층상에 형성된 픽셀전극을 포함하여 구성되고 본 발명의 액정표시장치 제조방법은 절연기판상에 게이트 전극을 포함하는 복수개의 게이트라인을 형성하는 공정과, 상기 게이트전극을 포함한 전면에 게이트절연층을 형성하고 상기 게이트절연층상에 반도체층과 n⁺층을 차례로 형성하는 공정과, 상기 게이트라인에 수직한 방향으로 복수개의 데이터라인을 형성하는 공정과, 상기 데이터라인상의 가장자리 부분에 메탈라인을 형성하는 공정과, 상기 메탈라인을 포함한 전면에 절연층을 형성하는 공정과, 상기 메탈라인을 제거하여 빈 공간영역을 형성하는 공정과, 상기 절연층상에 픽셀전극을 형성하는 공정을 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명의 액정표시장치 및 그의 제조방법을 설명하면 다음과 같다.

도 3는 본 발명을 설명하기 위한 개념도이다.

먼저, 도 3에 도시한 바와 같이 본 발명은 제 1 도체(31)와 제 2 도체(32)간에 공기로 채워진 영역(33)과 절연막(34)으로 이루어진 절연층을 개재하여 두 도체간의 캐패시티브 커플링현상을 방지하기 위한 것이다.

일반적으로 공기의 상대 유전율은 1에 가까운 값을 갖는다.

고집적회로에서 두 도체간의 오버랩에 의한 커플링현상을 해결하기 위해서는 낮은 유전율을 갖는 절연층을 개재하는 것이 요구되고 있지만 그 어느것도 공기보다 낮은 유전율을 갖지는 못한다

따라서 두 도체간의 오버랩에 의한 캐패시티브 커플링이 발생되는 부분에 공기를 절연층의 일부로하여 커플링현상을 방지한 것이다.

이때 도 3에 도시한 바와 같이 두 도체간의 절연층의 일부가 공기일 경우 제 1 도체(31)와 제 2 도체(32)간에 발생되는 정전용량은 다음과 같이 구할 수 있다.

이 된다.

진술한 바와 같이 일반적인 반도체소자의 제조에 있어서 제 1 도체와 제 2 도체간의 캐패시티브 커플링을 방지하기 위해 상기 두 도체간에 절연막과 공기 또는 절연막과 진공으로 이루어진 절연층을 개재하였다.

이와같이 절연층을 절연막과 공기 또는 절연막과 진공으로 이루어진 절연층의 사용은 반도체소자 제조시 뿐만 아니라 액정표시장치에서도 적용가능하다.

여기서 액정표시장치에 적용할 경우 이에따른 액정표시장치 제조방법을 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 4a 내지 4d는 본 발명의 액정표시장치의 제조방법에 따른 레이아웃의 공정도이고 도 5a 내지 5d는 각각 도 4a 내지 4d의 Ⅰ-Ⅰ′선에 따른 공정단면도이다.

먼저, 본 발명의 액정표시장치의 제조방법은 도 4a에 도시한 바와같이 절연기판상에 일방향으로 게이트전극(41a)을 포함하는 복수개의 게이트라인(41)을 형성한다.

이어 상기 게이트라인(41)을 포함한 전면에 게이트절연층(도면에 도시되지 않음)과 반도체층(42), 그리고 n⁺층(도면에 도시되지 않음)을 연속적으로 형성한 후 상기 게이트전극(41a)을 충분히 덮도록 반도체층(42), n⁺층을 패터닝한다.

n⁺층을 포함한 전면에 소오스전극 및 드레인전극 물질을 증착한 후 패터닝하여 데이터라인(43) 및 소오스/드레인전극(43a,43b)을 형성한다.

이어서, 도 4b에 도시한 바와같이 상기 소오스전극(43a)상에서 서로 일정간격을 갖도록 메탈라인(44)을 형성한다.

여기서 상기 메탈라인(44)대신에 부도체도 적용가능하며 나아가서는 가스에 의해 반응하는 물질이 아닌 액상과의 반응에 의해 제거 가능한 모든물질을 적용한다.

그리고 도 4c에 도시한 바와 같이 상기 베탈라인(44)을 포함한 전면에 패시베이션막(도면에 도시하지 않음)을 증착한 후 상기 드레인전극(43b)의 표면이 소정부분 노출되도록 접속홀을 형성한다.

동시에 상기 데이터라인(43)상의 메탈라인(44)만을 선택적으로 제거하기 위하여 상기 게이트라인(41)과 데이터라인(43)이 교하차는 부분의 패시베이션막을 선택적으로 제거한다(참조부호 "가").

이는 상기 패시베이션막내에 존재하는 메탈라인(44)을 제거하기 위한 에쳔트를 주입하기 위한 것이다.

그리고 패시베이션 막이 선택적으로 제거된 부분에 메탈라인(44)을 제거하기 위한 에쳔트를 주입합으로서 상기 메탈라인(44)만을 제거하여 상기 패시베이션막내에 빈 공간영역(44a)을 형성한다.

이때 상기 메탈라인(44)은 습식식각으로 제거한다.

이어서, 도 4d에 도시한 바와 같이 에쳔트를 주입하기 위해 패시베이션막이 제거된 부분을 막아주기 위하여 박막(45)을 형성한다.

이때 상기 박막(45)물질로서는 도체 또는 부도체 그리고 질화막 및 산화막중 어느하나를 사용한다.

이와같이 박막(45)을 형성하여 패시베이션막이 제거된 부분을 막아주는 것은 후공정에서 액상의 물질이 상기 제거된 부분을 통하여 빈 공간영역(44a)로 주입되는 것을 방지하기 위한 것이다.

이어서, 상기 패시베이션막을 포함한 전면에 상기 드레인전극(43b)과 접속홀을 통해 연결되는 픽셀전극(46)을 형성한다.

한편 도 5a 내지 5d는 각각 도 4a 내지 4d의 Ⅰ-Ⅰ′선에 따른 공정단면도이다.

도 5a에 도시한 바와같이 절연기판(51)상에 게이트전극(52)을 포함하는 게이트라인을 형성한다.

상기 게이트전극(52)을 포함한 절연기판(51)전면에 게이트절연층(53)을 형성하고 상기 게이트전극(52)상측의 게이트절연층(53)상에 반도체층(54)을 형성한다.

이어, 상기 반도체층(54)상에서 n⁺층(55)을 차례로 형성한다.

그리고 상기 n⁺층(55) 및 게이트절연층(53)을 소정부분 포함하도록 데이터라인 물질을 증착한 후 패터닝하여 소오스/드레인전극(56,57)을 형성한다.

이어, 소오스/드레인전극(56,57)을 마스크로 이용하여 그 하부의 n⁺층(55)이 상기 반도체층(54)상에서 서로 분리되도록 패터닝한다.

다음, 도 5b에 도시한 바와같이 상기 소오스전극(56)상의 양측 가장자리에 메탈패턴(58)을 형성한 후 도 5c에 도시한 바와같이 상기 메탈패턴(58)을 포함한 전면에 패시베이션막(59)을 형성한다.

그리고 상기 드레인전극(57)의 표면이 소정부분 노출되도록 상기 패시베이션막(59)을 선택적으로 제거하여 드레인전극(57)을 노출시킨다.

동시에 상기 데이터링노가 게이트라인이 교차하는 부분의 상기 패시베이션막(도면에 도시되지 않음)을 소정부분 제거한 후 제거된 부분을 통해 상기 메탈라인(58)을 제거하기 위한 에쳔트를 주입힌다.

이와같이 상기 패시베이션막(59)내의 메탈패턴(58)을 습식식각 공정으로 제거하여 빈 공간영역(60)을 형성한다.

이어서, 도 5d에 도시한 바와같이 상기 노출된 드레인전극(57)을 포함한 패시베이션층(59)상에 ITO층을 형성한 후 패터닝하여 픽셀전극(61)을 형성하면 본 발명에 따른 액정표시장치 제조공정이 완료된다.

여기서 상기 에천트를 주입하여 메탈라인(58)을 제거한 후 후공정에서 액상의 물질이 빈 공간으로 들어가는 것을 방지하기 위해 게이트라인과 데이터라인이 교차하는 영역의 패시베이션막이 제거된 부분에 막막을 형성한다.

상기 박막을 형성하는 경우는 후공정에서 에쳔트를 사용하게 될 경우 에쳔트에 의한 손실을 방지하기 위한 것이다.

만일 후공정에서 에쳔트를 사용하지 않거나 에쳔트에 의한 영향이 없는 경우에는 박막을 형성하지 않아도 된다.

상기한 박막형성 상태를 도 6에 도시하였다.

도 6은 도 4d의 Ⅱ-Ⅱ′선에 따른 단면도로서 도 5c에서와 같이 패시베이션막(59)을 형성하고 상기 메탈패턴(58) 제거용 에천트를 주입하기 위해 게이트라인과 데이터라인이 교차하는 부분의 패시베이션막을 선택적으로 제거한 다음, 상기 메탈패턴(58)제거용 에천트를 이용하여 메탈패턴(58)을 제거하므로서 빈 공간영역(60)을 형성한다.

이후 픽셀전극(61)을 형성할 때 상기 패시베이션막이 제거된 부분에 ITO로 이루어진 박막을 형성하여 노출된 빈 공간을 막아준다.

이때 상기 박막의 물질은 도체 및 부도체를 포함한다.

또한 상기 박막을 형성함에 있어서, 픽셀전극(61)용 ITO가 아닌 상기 패시베이션막(59)상에 제 2의 패시베이션막을 재차 형성하는 공정이 적용가능하다.

이상 상술한 바와같이 본 발명의 액정표시장치 및 그 제조방법은 두 도체간에 공기가 절연층의 일부를 차지하여 절연층의 유전율을 최소화하므로 도체간에 발생되는 캐패시티브 커플링현상을 방지하여 화질을 개선시키고 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (12)

1. 일방향으로 형성된 복수개의 게이트라인과, 게이트절연층을 개재하여 상기 게이트라인에 수직한 방향으로 형성된 복수개의 데이터라인을 갖는 액정표시장치에 있어서,

   상기 데이터라인을 포함한 전면에 걸쳐 형성되고 상기 데이터라인의 양측 가장자리에 걸쳐 데이터라인과 동일한 방향으로 형성된 진공상태 또는 공기로 채워진 빈 공간영역과 그 위에 형성된 절연막을 갖는 절연층과,

   상기 절연층상에 형성된 픽셀전극을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 빈 공간영역과 절연층은 상기 데이터라인과 픽셀전극 사이의 유전체막으로 사용되는 것을 특징으로 하는 액정표시장치.
3. 두 도체간에 커플링을 방지하기 위한 반도체 소자 제조방법에 있어서,

   기판상에 제 1 도체를 패터닝하는 공정과,

   상기 제 1 도체상에 진공상태 또는 공기로 채워진 빈 공간영역과 그 위에 절연막을 갖는 절연층을 형성하는 공정과,

   상기 절연층상에 제 2 도체를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
4. 제 3 항에 있어서,

   상기 빈 공간영역의 형성은 제 1 도체상에 선택식각비를 갖는 금속과 절연막을 형성하는 공정과,

   상기 금속만을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
5. 절연기판상에 게이트전극을 포함하는 복수개의 게이트라인을 형성하는 공정과,

   상기 게이트전극을 포함한 전면에 게이트절연층을 형성하고 상기 게이트절연층상에 반도체층과 n⁺층을 차례로 형성하는 공정과,

   상기 게이트라인에 수직한 방향으로 복수개의 데이터라인을 형성하는 공정과,

   상기 데이터라인상의 가장자리 부분에 메탈라인을 형성하는 공정과,

   상기 메탈라인을 포함한 전면에 절연막을 형성하는 공정과,

   상기 메탈라인을 제거하여 상기 절연막내에 빈 공간영역을 형성하는 공정과,

   상기 절연막상에 픽셀전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
6. 제 5 항에 있어서,

   상기 메탈라인은 메탈 대신에 부도체 또는 액상에 의해 반응하여 제거 가능한 물질을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
7. 제 5 항에 있어서,

   상기 메탈라인의 제거는 습식식각에 의해 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
8. 제 5 항에 있어서,

   상기 절연막과 그 내에 형성된 빈 공간영역은 상기 데이터라인과 픽셀전극과의 절연막으로 사용되는 것을 특징으로 하는 액정표시장치 제조방법.
9. 제 5 항에 있어서,

   상기 메탈라인의 제거는 그 상부에 형성된 절연막을 소정부분 제거한 후 에천트를 주입하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
10. 제 9 항에 있어서,

    상기 메탈라인을 제거한 후 제거된 절연막을 막아주는 박막형성 공정이 추가되는 것을 특징으로 하는 액정표시장치 제조방법.
11. 제 10 항에 있어서,

    상기 박막의 물질은 도전체와 부도체를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
12. 제 10 항에 있어서,

    상기 박막은 후공정에서 에천트를 사용하지 않을 경우에는 형성하지 않는 것을 특징으로 하는 액정표시장치 제조방법.

Images