JPH0943639A - 透過型表示装置 - Google Patents
透過型表示装置Info
- Publication number
- JPH0943639A JPH0943639A JP21538495A JP21538495A JPH0943639A JP H0943639 A JPH0943639 A JP H0943639A JP 21538495 A JP21538495 A JP 21538495A JP 21538495 A JP21538495 A JP 21538495A JP H0943639 A JPH0943639 A JP H0943639A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- light
- black matrix
- pattern
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 駆動基板側にブラックマトリクスを設けた構
造でその多重反射によるコントラストの低下を防止す
る。 【解決手段】 透過型表示装置の出射側に位置する駆動
基板１は画素電極６及びスイッチング素子７を構成単位
とする画素４の集合と、個々の画素４の非開口部を入射
側から遮光するブラックマトリクスとを有する。ブラッ
クマトリクスは低反射金属層（１６Ｍ，１６Ｐ，１６
Ｆ）と高反射金属層（９，１１，１２）とを層間絶縁膜
１７を介して重ねた積層構造を有する。両者はパタン化
されて互いに部分的に重なり合い相補的に入射光を遮閉
する。対向基板２の入射側から平面的に見て低反射金属
層（１６Ｍ，１６Ｐ，１６Ｆ）の露出面積を拡大化する
一方高反射金属層（９，１１，１２）の露出面積を縮少
化してブラックマトリクスの表面反射率を抑制する。こ
れにより液晶３内の多重反射がなくなり漏れ光によるコ
ントラストの低下を防げる。
造でその多重反射によるコントラストの低下を防止す
る。 【解決手段】 透過型表示装置の出射側に位置する駆動
基板１は画素電極６及びスイッチング素子７を構成単位
とする画素４の集合と、個々の画素４の非開口部を入射
側から遮光するブラックマトリクスとを有する。ブラッ
クマトリクスは低反射金属層（１６Ｍ，１６Ｐ，１６
Ｆ）と高反射金属層（９，１１，１２）とを層間絶縁膜
１７を介して重ねた積層構造を有する。両者はパタン化
されて互いに部分的に重なり合い相補的に入射光を遮閉
する。対向基板２の入射側から平面的に見て低反射金属
層（１６Ｍ，１６Ｐ，１６Ｆ）の露出面積を拡大化する
一方高反射金属層（９，１１，１２）の露出面積を縮少
化してブラックマトリクスの表面反射率を抑制する。こ
れにより液晶３内の多重反射がなくなり漏れ光によるコ
ントラストの低下を防げる。
Description
【０００１】
【発明の属する技術分野】本発明は駆動基板と対向基板
と両者の間に保持された液晶等からなるアクティブマト
リクス構造の透過型表示装置に関する。より詳しくは、
画素電極及びスイッチング素子に加え遮光用のブラック
マトリクスを駆動基板側に形成した所謂オンチップブラ
ック構造に関する。
と両者の間に保持された液晶等からなるアクティブマト
リクス構造の透過型表示装置に関する。より詳しくは、
画素電極及びスイッチング素子に加え遮光用のブラック
マトリクスを駆動基板側に形成した所謂オンチップブラ
ック構造に関する。
【０００２】
【従来の技術】液晶表示装置はテレビやグラフィックデ
ィスプレイ等に盛んに用いられている。その中でも、特
にアクティブマトリクス型の液晶表示装置は高速応答性
を有し、高画素数化に適しており、ディスプレイ画面の
高画質化、大型化、カラー化等を実現するものとして期
待され、研究開発が進められて既に実用化されたものが
ある。図５に示す様に、このアクティブマトリクス型表
示装置は駆動基板１０１側に走査配線パタンと信号配線
パタンを直交する様に設け、その交差部毎にスイッチン
グ素子１０２と画素電極１０３とを夫々配設したもので
ある。一方、対向基板１０４側には対向電極１０５に加
えて通常ブラックマトリクス１０６が形成されている。
このブラックマトリクスは対向基板１０４側から入射す
る光を遮断して、光電流によるスイッチング素子１０２
の誤動作を防ぐと共に、行列配置した画素電極１０３の
間を通過する漏れ光を遮断してコントラストの低下を防
いでいる。なお、駆動基板１０１と対向基板１０４の間
隙には液晶１０７が保持されている。しかしながら、ブ
ラックマトリクス１０６を対向基板１０４側に設ける
と、駆動基板１０１側とのアライメントを精密に行なわ
なければならず、組立加工上負担になっている。この様
なアライメントずれの対策として、個々の画素電極１０
３とある程度オーバラップする様にブラックマトリクス
１０６を配設するという方法が通常採用されている。こ
の様にすれば、駆動基板１０１と対向基板１０４とを接
合する際のアライメント誤差はオーバラップ部分の寸法
までは吸収できる。しかしながら、オーバラップ部分を
設けるとその分ブラックマトリクス１０６の画素電極１
０３に対する開口面積が縮少化され、開口率が犠牲にな
り画素の輝度が低下する。なお、ブラックマトリクス１
０６は例えば遮光性を有する金属膜からなり、ある程度
入射光を反射する。反射光は対向基板１０４等で多重反
射され、一部は液晶１０７に進入する。
ィスプレイ等に盛んに用いられている。その中でも、特
にアクティブマトリクス型の液晶表示装置は高速応答性
を有し、高画素数化に適しており、ディスプレイ画面の
高画質化、大型化、カラー化等を実現するものとして期
待され、研究開発が進められて既に実用化されたものが
ある。図５に示す様に、このアクティブマトリクス型表
示装置は駆動基板１０１側に走査配線パタンと信号配線
パタンを直交する様に設け、その交差部毎にスイッチン
グ素子１０２と画素電極１０３とを夫々配設したもので
ある。一方、対向基板１０４側には対向電極１０５に加
えて通常ブラックマトリクス１０６が形成されている。
このブラックマトリクスは対向基板１０４側から入射す
る光を遮断して、光電流によるスイッチング素子１０２
の誤動作を防ぐと共に、行列配置した画素電極１０３の
間を通過する漏れ光を遮断してコントラストの低下を防
いでいる。なお、駆動基板１０１と対向基板１０４の間
隙には液晶１０７が保持されている。しかしながら、ブ
ラックマトリクス１０６を対向基板１０４側に設ける
と、駆動基板１０１側とのアライメントを精密に行なわ
なければならず、組立加工上負担になっている。この様
なアライメントずれの対策として、個々の画素電極１０
３とある程度オーバラップする様にブラックマトリクス
１０６を配設するという方法が通常採用されている。こ
の様にすれば、駆動基板１０１と対向基板１０４とを接
合する際のアライメント誤差はオーバラップ部分の寸法
までは吸収できる。しかしながら、オーバラップ部分を
設けるとその分ブラックマトリクス１０６の画素電極１
０３に対する開口面積が縮少化され、開口率が犠牲にな
り画素の輝度が低下する。なお、ブラックマトリクス１
０６は例えば遮光性を有する金属膜からなり、ある程度
入射光を反射する。反射光は対向基板１０４等で多重反
射され、一部は液晶１０７に進入する。
【０００３】
【発明が解決しようとする課題】この様に、対向基板側
にブラックマトリクスを配設する場合には駆動基板と対
向基板とを組み合わせる際に生じる位置ずれの問題があ
る。そこで、ブラックマトリクスを駆動基板側に作り込
む所謂オンチップブラック構造が提案されている。同一
基板上では画素電極とブラックマトリクスとの位置合わ
せ精度は１μｍ程度まで実現可能である。かかるオンチ
ップブラック構造は例えば特開平５−１８１１５９号公
報に開示されており、図６の模式図に表わしてある。図
５の従来例と対応する部分には対応する参照番号を付し
て理解を容易にしている。しかしながら、駆動基板１０
１側に金属膜等からなるブラックマトリクス１０６を設
け、対向基板１０４側に遮光層がないオンチップブラッ
ク構造では、入射光の多重反射が問題となり、コントラ
ストの低下が発生している。前述した様にブラックマト
リクス１０６は金属膜からなりある割合で入射光を反射
する。駆動基板１０１側に反射層が存在すると、液晶１
０７内を多重反射する光成分が出てくる。液晶１０７内
の多重反射光は液晶１０７を１回だけ通過する通常光と
は偏光面がずれており、この為黒表示の場合にも漏れ光
が生じ、コントラストの低下が生じる。特に、横方向電
界によるリバースチルトドメインが存在する領域では多
重反射により大量の漏れ光が発生する。対向基板１０４
側からの入射光に限らず、駆動基板１０１側からの入射
光についても多重反射が生じる為コントラストに悪影響
を与える。
にブラックマトリクスを配設する場合には駆動基板と対
向基板とを組み合わせる際に生じる位置ずれの問題があ
る。そこで、ブラックマトリクスを駆動基板側に作り込
む所謂オンチップブラック構造が提案されている。同一
基板上では画素電極とブラックマトリクスとの位置合わ
せ精度は１μｍ程度まで実現可能である。かかるオンチ
ップブラック構造は例えば特開平５−１８１１５９号公
報に開示されており、図６の模式図に表わしてある。図
５の従来例と対応する部分には対応する参照番号を付し
て理解を容易にしている。しかしながら、駆動基板１０
１側に金属膜等からなるブラックマトリクス１０６を設
け、対向基板１０４側に遮光層がないオンチップブラッ
ク構造では、入射光の多重反射が問題となり、コントラ
ストの低下が発生している。前述した様にブラックマト
リクス１０６は金属膜からなりある割合で入射光を反射
する。駆動基板１０１側に反射層が存在すると、液晶１
０７内を多重反射する光成分が出てくる。液晶１０７内
の多重反射光は液晶１０７を１回だけ通過する通常光と
は偏光面がずれており、この為黒表示の場合にも漏れ光
が生じ、コントラストの低下が生じる。特に、横方向電
界によるリバースチルトドメインが存在する領域では多
重反射により大量の漏れ光が発生する。対向基板１０４
側からの入射光に限らず、駆動基板１０１側からの入射
光についても多重反射が生じる為コントラストに悪影響
を与える。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる透過型表示装置は所定の間隙を介して互いに接合し
た一対の透明基板と該間隙に保持された電気光学物質と
を備えたパネル構造を有する。入射側に位置する一方の
透明基板は対向電極を有する。出射側に位置する他方の
透明基板は画素電極及びスイッチング素子を構成単位と
する画素の集合と、個々の画素の非開口部を入射側から
遮光するブラックマトリクスとを有する。該ブラックマ
トリクスは比較的低い反射率を有する低反射金属層と比
較的高い反射率を有する高反射金属層とを絶縁膜を介し
て重ねた積層構造を有する。両者はパタン化されて互い
に部分的に重なり合い相補的に入射光を遮閉する。特徴
事項として、入射側から平面的に見て該低反射金属層の
露出面積を拡大化する一方該高反射金属層の露出面積を
縮少化する。
題を解決する為以下の手段を講じた。即ち、本発明にか
かる透過型表示装置は所定の間隙を介して互いに接合し
た一対の透明基板と該間隙に保持された電気光学物質と
を備えたパネル構造を有する。入射側に位置する一方の
透明基板は対向電極を有する。出射側に位置する他方の
透明基板は画素電極及びスイッチング素子を構成単位と
する画素の集合と、個々の画素の非開口部を入射側から
遮光するブラックマトリクスとを有する。該ブラックマ
トリクスは比較的低い反射率を有する低反射金属層と比
較的高い反射率を有する高反射金属層とを絶縁膜を介し
て重ねた積層構造を有する。両者はパタン化されて互い
に部分的に重なり合い相補的に入射光を遮閉する。特徴
事項として、入射側から平面的に見て該低反射金属層の
露出面積を拡大化する一方該高反射金属層の露出面積を
縮少化する。
【０００５】好ましくは、前記ブラックマトリクスは該
低反射金属層が該高反射金属層よりも入射側に位置し、
前者のパタンを後者のパタンの上部に拡張して該ブラッ
クマトリクスの表面反射を抑制する。具体的には、前記
低反射金属層は行列配置した画素の行方向に沿った遮光
パタンを含む一方、前記高反射金属層は列方向に沿った
配線パタンを含む。この場合、該遮光パタンと該配線パ
タンは互いに補い合ってブラックマトリクスを構成す
る。さらに好ましくは、前記低反射金属層は電位固定さ
れた該遮光パタンから分離し且つ孤立した浮遊電位の拡
張遮光パタンを含んでいる。この拡張遮光パタンは該配
線パタンの上部に配置されている。場合によっては、前
記ブラックマトリクスは該高反射金属層が該低反射金属
層よりも入射側に位置する。この時には、前者のパタン
を後者のパタンの上部から選択的に排除して該ブラック
マトリクスの表面反射を抑制する。
低反射金属層が該高反射金属層よりも入射側に位置し、
前者のパタンを後者のパタンの上部に拡張して該ブラッ
クマトリクスの表面反射を抑制する。具体的には、前記
低反射金属層は行列配置した画素の行方向に沿った遮光
パタンを含む一方、前記高反射金属層は列方向に沿った
配線パタンを含む。この場合、該遮光パタンと該配線パ
タンは互いに補い合ってブラックマトリクスを構成す
る。さらに好ましくは、前記低反射金属層は電位固定さ
れた該遮光パタンから分離し且つ孤立した浮遊電位の拡
張遮光パタンを含んでいる。この拡張遮光パタンは該配
線パタンの上部に配置されている。場合によっては、前
記ブラックマトリクスは該高反射金属層が該低反射金属
層よりも入射側に位置する。この時には、前者のパタン
を後者のパタンの上部から選択的に排除して該ブラック
マトリクスの表面反射を抑制する。
【０００６】本発明によれば低反射金属層と高反射金属
層を組み合わせてブラックマトリクスにしている。両者
はパタン化されて互いに部分的に重なり合い相補的に入
射光を遮閉する。入射側から平面的に見て低反射金属層
の露出面積を拡大化する一方高反射金属層の露出面積を
縮少化してブラックマトリクスの表面反射を抑制してい
る。これにより液晶内の多重反射によるコントラスト低
下を防止できる。例えば、低反射金属層と高反射金属層
の何れの層でも遮光が可能な領域については、低反射金
属層で遮光を行ない、その上には高反射金属層を設置し
ない様にする。高反射金属層よりも上層に低反射金属層
が位置する場合には、相補的遮光の為に必要な重なり部
分以外にも、高反射金属層の上部に低反射金属層を配置
する。あるいは、逆に低反射金属層の上部に高反射金属
層が配置されている場合には、相補的遮光の為に必要な
重なり部を除いて、低反射金属層の上部に高反射金属層
を設置しない様にする。
層を組み合わせてブラックマトリクスにしている。両者
はパタン化されて互いに部分的に重なり合い相補的に入
射光を遮閉する。入射側から平面的に見て低反射金属層
の露出面積を拡大化する一方高反射金属層の露出面積を
縮少化してブラックマトリクスの表面反射を抑制してい
る。これにより液晶内の多重反射によるコントラスト低
下を防止できる。例えば、低反射金属層と高反射金属層
の何れの層でも遮光が可能な領域については、低反射金
属層で遮光を行ない、その上には高反射金属層を設置し
ない様にする。高反射金属層よりも上層に低反射金属層
が位置する場合には、相補的遮光の為に必要な重なり部
分以外にも、高反射金属層の上部に低反射金属層を配置
する。あるいは、逆に低反射金属層の上部に高反射金属
層が配置されている場合には、相補的遮光の為に必要な
重なり部を除いて、低反射金属層の上部に高反射金属層
を設置しない様にする。
【０００７】
【発明の実施の形態】図１を参照して本発明にかかる透
過型表示装置の実施形態を詳細に説明する。（Ａ）は本
透過型表示装置の模式的な断面構造を表わしている。図
示する様に、本透過型表示装置は所定の間隙を介して互
いに接合した一対の透明基板と、この間隙に保持された
電気光学物質とを備えたパネル構造を有する。本例では
一対の透明基板は駆動基板１と対向基板２とからなり、
両者の間には電気光学物質として液晶３が保持されてい
る。対向基板２は入射側に位置し少なくとも対向電極５
を備えている。駆動基板１は出射側に位置し、画素電極
６及びスイッチング素子７を構成単位とする画素４の集
合と、個々の画素の非開口部を入射側から遮光するブラ
ックマトリクスとを有する。図示を簡略化する為１個の
画素４のみが示されている。ブラックマトリクスは比較
的低い反射率を有する低反射金属層（１６Ｍ，１６Ｐ）
と比較的高い反射率を有する高反射金属層（９，１１，
１２）とを層間絶縁膜１７を介して重ねた積層構造を有
する。両者はパタン化されて互いに部分的に重なり合い
相補的に入射光を遮閉する。入射側から平面的に見て低
反射金属層（１６Ｍ，１６Ｐ）の露出面積を拡大化する
一方、高反射金属層（９，１１，１２）の露出面積を縮
少化してブラックマトリクスの表面反射を抑制する。本
実施形態ではブラックマトリクスは低反射金属層（１６
Ｍ，１６Ｐ）が高反射金属層（９，１１，１２）よりも
入射側に位置し、前者のパタンを後者のパタンの上部に
拡張してブラックマトリクスの表面反射を抑制してい
る。低反射金属層（１６Ｍ，１６Ｐ）は例えばＴｉ膜か
らなりその膜厚は２５０nmに設定されている。この場
合、低反射金属層の光学濃度は約４であり、極めて大き
な遮光性を有すると共に、その反射率は約２５％であ
る。一方、高反射金属層（９，１１，１２）は例えばＡ
ｌ膜からなりその厚みは６００nm程度である。この高反
射金属層の光学濃度は５に及ばない程度であり極めて優
れた遮光性を有している。又、その反射率は約９５％で
ある。Ａｌからなる高反射金属層とＴｉからなる低反射
金属層との間の容量カップリングの影響が許される限り
において、下側の低反射金属層（Ａｌ）の上にはなるべ
く上側の高反射金属層（Ｔｉ）を配置する。これによ
り、駆動基板１の表面反射率を低くでき、例えば１５０
以上のコントラスト比が得られる。この様な対策を施さ
ない場合にはコントラスト比は１００以下である。な
お、ブラックマトリクスを構成する金属層の材料として
は、Ｔｉ，Ｃｒ，Ｍｏ，Ｔａ，Ｗ，Ａｌ，Ｃｕ，Ｔｉ
Ｎ，ＣｒＯ等通常の配線材料を用いる事ができる。
過型表示装置の実施形態を詳細に説明する。（Ａ）は本
透過型表示装置の模式的な断面構造を表わしている。図
示する様に、本透過型表示装置は所定の間隙を介して互
いに接合した一対の透明基板と、この間隙に保持された
電気光学物質とを備えたパネル構造を有する。本例では
一対の透明基板は駆動基板１と対向基板２とからなり、
両者の間には電気光学物質として液晶３が保持されてい
る。対向基板２は入射側に位置し少なくとも対向電極５
を備えている。駆動基板１は出射側に位置し、画素電極
６及びスイッチング素子７を構成単位とする画素４の集
合と、個々の画素の非開口部を入射側から遮光するブラ
ックマトリクスとを有する。図示を簡略化する為１個の
画素４のみが示されている。ブラックマトリクスは比較
的低い反射率を有する低反射金属層（１６Ｍ，１６Ｐ）
と比較的高い反射率を有する高反射金属層（９，１１，
１２）とを層間絶縁膜１７を介して重ねた積層構造を有
する。両者はパタン化されて互いに部分的に重なり合い
相補的に入射光を遮閉する。入射側から平面的に見て低
反射金属層（１６Ｍ，１６Ｐ）の露出面積を拡大化する
一方、高反射金属層（９，１１，１２）の露出面積を縮
少化してブラックマトリクスの表面反射を抑制する。本
実施形態ではブラックマトリクスは低反射金属層（１６
Ｍ，１６Ｐ）が高反射金属層（９，１１，１２）よりも
入射側に位置し、前者のパタンを後者のパタンの上部に
拡張してブラックマトリクスの表面反射を抑制してい
る。低反射金属層（１６Ｍ，１６Ｐ）は例えばＴｉ膜か
らなりその膜厚は２５０nmに設定されている。この場
合、低反射金属層の光学濃度は約４であり、極めて大き
な遮光性を有すると共に、その反射率は約２５％であ
る。一方、高反射金属層（９，１１，１２）は例えばＡ
ｌ膜からなりその厚みは６００nm程度である。この高反
射金属層の光学濃度は５に及ばない程度であり極めて優
れた遮光性を有している。又、その反射率は約９５％で
ある。Ａｌからなる高反射金属層とＴｉからなる低反射
金属層との間の容量カップリングの影響が許される限り
において、下側の低反射金属層（Ａｌ）の上にはなるべ
く上側の高反射金属層（Ｔｉ）を配置する。これによ
り、駆動基板１の表面反射率を低くでき、例えば１５０
以上のコントラスト比が得られる。この様な対策を施さ
ない場合にはコントラスト比は１００以下である。な
お、ブラックマトリクスを構成する金属層の材料として
は、Ｔｉ，Ｃｒ，Ｍｏ，Ｔａ，Ｗ，Ａｌ，Ｃｕ，Ｔｉ
Ｎ，ＣｒＯ等通常の配線材料を用いる事ができる。
【０００８】（Ｂ）に示す様に、低反射金属層は行列配
置した画素電極６の行方向に沿ったマスク遮光パタン１
６Ｍを含む一方、高反射金属層は列方向に沿った配線パ
タン９を含んでいる。マスク遮光パタン１６Ｍと信号配
線パタン９は互いに補い合って格子状のブラックマトリ
クスを構成する。さらに、低反射金属層は行方向に沿っ
たマスク遮光パタン１６Ｍに加えてこれから連続する拡
張遮光パタン１６Ｆを含んでいる。この拡張遮光パタン
１６Ｆは列方向に沿った信号配線パタン９の上部に配置
されている。これにより、ブラックマトリクスの表面反
射率を低減化できる。
置した画素電極６の行方向に沿ったマスク遮光パタン１
６Ｍを含む一方、高反射金属層は列方向に沿った配線パ
タン９を含んでいる。マスク遮光パタン１６Ｍと信号配
線パタン９は互いに補い合って格子状のブラックマトリ
クスを構成する。さらに、低反射金属層は行方向に沿っ
たマスク遮光パタン１６Ｍに加えてこれから連続する拡
張遮光パタン１６Ｆを含んでいる。この拡張遮光パタン
１６Ｆは列方向に沿った信号配線パタン９の上部に配置
されている。これにより、ブラックマトリクスの表面反
射率を低減化できる。
【０００９】引き続き図１の（Ａ）を参照して駆動基板
１の具体的な構造を詳細に説明する。駆動基板１は上層
部と中層部と下層部とに分かれている。上層部は各画素
４毎に形成された画素電極６を含む。これに対し、下層
部は個々の画素電極６を駆動するスイッチング素子７、
画素４の各行に対応して薄膜トランジスタの行を走査す
る走査配線パタン（図示せず）及び画素４の各列に対応
してスイッチング素子７の列に所定の画像信号を供給す
る信号配線パタン９とを含んでいる。なおスイッチング
素子７は多結晶シリコン等からなる半導体薄膜１０を活
性層とする薄膜トランジスタで構成されており、その上
にはゲート絶縁膜を介してゲート絶縁膜Ｇがパタニング
形成されている。このゲート電極Ｇは前述した走査配線
パタンに連続している。薄膜トランジスタはゲート電極
Ｇの両側にソース領域Ｓ及びドレイン領域Ｄを備えてい
る。ソース領域Ｓ側には一方の引出電極１１が接続して
おり、前述した信号配線パタン９に連続している。ドレ
イン領域Ｄには他方の引出電極１２が接続している。以
上に述べた引出電極１１，１２及び信号配線パタン９が
下側の低反射金属層を構成している。なお、半導体薄膜
１０には上述した薄膜トランジスタに加え補助容量１３
も形成されている。この補助容量１３は半導体薄膜１０
を一方の電極とし補助配線パタン１４を他方の電極とす
る。両電極の間にゲート絶縁膜と同層の誘電体膜が介在
している。なお、ゲート電極Ｇ、走査配線及び補助配線
１４は同一層からなり、第１層間絶縁膜１５により、引
出電極１１，１２から電気的に絶縁されている。
１の具体的な構造を詳細に説明する。駆動基板１は上層
部と中層部と下層部とに分かれている。上層部は各画素
４毎に形成された画素電極６を含む。これに対し、下層
部は個々の画素電極６を駆動するスイッチング素子７、
画素４の各行に対応して薄膜トランジスタの行を走査す
る走査配線パタン（図示せず）及び画素４の各列に対応
してスイッチング素子７の列に所定の画像信号を供給す
る信号配線パタン９とを含んでいる。なおスイッチング
素子７は多結晶シリコン等からなる半導体薄膜１０を活
性層とする薄膜トランジスタで構成されており、その上
にはゲート絶縁膜を介してゲート絶縁膜Ｇがパタニング
形成されている。このゲート電極Ｇは前述した走査配線
パタンに連続している。薄膜トランジスタはゲート電極
Ｇの両側にソース領域Ｓ及びドレイン領域Ｄを備えてい
る。ソース領域Ｓ側には一方の引出電極１１が接続して
おり、前述した信号配線パタン９に連続している。ドレ
イン領域Ｄには他方の引出電極１２が接続している。以
上に述べた引出電極１１，１２及び信号配線パタン９が
下側の低反射金属層を構成している。なお、半導体薄膜
１０には上述した薄膜トランジスタに加え補助容量１３
も形成されている。この補助容量１３は半導体薄膜１０
を一方の電極とし補助配線パタン１４を他方の電極とす
る。両電極の間にゲート絶縁膜と同層の誘電体膜が介在
している。なお、ゲート電極Ｇ、走査配線及び補助配線
１４は同一層からなり、第１層間絶縁膜１５により、引
出電極１１，１２から電気的に絶縁されている。
【００１０】上述した上層部と下層部との間の中層部に
は高反射金属層が介在している。この高反射金属層はマ
スク遮光パタン１６Ｍとパッド遮光パタン１６Ｐとに分
割されている。一方のマスク遮光パタン１６Ｍは画素の
行方向に沿って連続的にパタニングされ、少なくとも部
分的にスイッチング素子７を遮光する。マスク遮光パタ
ン１６Ｍは第２層間絶縁膜１７及び平坦化膜１８により
上下から挟持されており、前述した下層部及び上層部か
ら絶縁されている。マスク遮光パタン１６Ｍは固定電位
に保持されている。この固定電位は、例えば対向電極５
の電位と等しく設定されている。一方、パッド遮光パタ
ン１６Ｐは画素４毎に離散的にパタニングされている。
パッド遮光パタン１６Ｐは対応する画素電極６とスイッ
チング素子７との間のコンタクト部Ｃに介在してその電
気的接続及び遮光を図る。具体的にはパッド遮光パタン
１６Ｐは画素電極６と引出電極１２との間に介在してお
り両者の電気的接続を良好にしている。なお、この引出
電極１２は前述した様に信号配線パタン９と同一層で形
成され、薄膜トランジスタのドレイン領域Ｄに直接電気
接続している。この引出電極１２はブラックマトリクス
を構成する高反射金属層の一部であり遮光性を備え互い
に分離したパッド遮光パタン１６Ｐとマスク遮光パタン
１６Ｍとの間を遮光している。
は高反射金属層が介在している。この高反射金属層はマ
スク遮光パタン１６Ｍとパッド遮光パタン１６Ｐとに分
割されている。一方のマスク遮光パタン１６Ｍは画素の
行方向に沿って連続的にパタニングされ、少なくとも部
分的にスイッチング素子７を遮光する。マスク遮光パタ
ン１６Ｍは第２層間絶縁膜１７及び平坦化膜１８により
上下から挟持されており、前述した下層部及び上層部か
ら絶縁されている。マスク遮光パタン１６Ｍは固定電位
に保持されている。この固定電位は、例えば対向電極５
の電位と等しく設定されている。一方、パッド遮光パタ
ン１６Ｐは画素４毎に離散的にパタニングされている。
パッド遮光パタン１６Ｐは対応する画素電極６とスイッ
チング素子７との間のコンタクト部Ｃに介在してその電
気的接続及び遮光を図る。具体的にはパッド遮光パタン
１６Ｐは画素電極６と引出電極１２との間に介在してお
り両者の電気的接続を良好にしている。なお、この引出
電極１２は前述した様に信号配線パタン９と同一層で形
成され、薄膜トランジスタのドレイン領域Ｄに直接電気
接続している。この引出電極１２はブラックマトリクス
を構成する高反射金属層の一部であり遮光性を備え互い
に分離したパッド遮光パタン１６Ｐとマスク遮光パタン
１６Ｍとの間を遮光している。
【００１１】（Ｂ）を参照してさらに具体的な構造の説
明を続ける。図示する様に、マスク遮光パタン１６Ｍは
走査配線パタン８と平行にパタニング形成されている。
従って、マスク遮光パタン１６Ｍは遮光性を有する信号
配線パタン９と交差しており、格子状のブラックマトリ
クスを構成する。これにより、個々の画素電極６の周囲
を遮光して画素の開口を規定する。薄膜トランジスタは
信号配線パタン９と同一層で形成された引出電極１２を
有しておりドレイン領域Ｄに直接接触している。この引
出電極１２はパッド遮光パタン１６Ｐを介して上方の画
素電極６に電気接続している。換言すると、パッド遮光
パタン１６Ｐは画素電極６と薄膜トランジスタとの間の
コンタクト部Ｃに介在している。引出電極１２も遮光性
を有しており、互いに分離したパッド遮光パタン１６Ｐ
とマスク遮光パタン１６Ｍとの間を遮光している。な
お、（Ａ）に示した補助配線パタン１４は走査配線パタ
ン８と平行に形成されている。補助配線パタン１４の一
部が半導体薄膜１０と重なり合い、前述した補助容量を
形成する。
明を続ける。図示する様に、マスク遮光パタン１６Ｍは
走査配線パタン８と平行にパタニング形成されている。
従って、マスク遮光パタン１６Ｍは遮光性を有する信号
配線パタン９と交差しており、格子状のブラックマトリ
クスを構成する。これにより、個々の画素電極６の周囲
を遮光して画素の開口を規定する。薄膜トランジスタは
信号配線パタン９と同一層で形成された引出電極１２を
有しておりドレイン領域Ｄに直接接触している。この引
出電極１２はパッド遮光パタン１６Ｐを介して上方の画
素電極６に電気接続している。換言すると、パッド遮光
パタン１６Ｐは画素電極６と薄膜トランジスタとの間の
コンタクト部Ｃに介在している。引出電極１２も遮光性
を有しており、互いに分離したパッド遮光パタン１６Ｐ
とマスク遮光パタン１６Ｍとの間を遮光している。な
お、（Ａ）に示した補助配線パタン１４は走査配線パタ
ン８と平行に形成されている。補助配線パタン１４の一
部が半導体薄膜１０と重なり合い、前述した補助容量を
形成する。
【００１２】以上説明した様に、遮光パタン１６Ｍ，１
６Ｐはスイッチング素子７、信号配線パタン９、走査配
線パタン８等より上方で、且つ画素電極６より下方に形
成されている。マスク遮光パタン１６Ｍは信号配線パタ
ン９、走査配線パタン８、画素電極６の何れとも絶縁さ
れている為、マスクすべき領域全てを最少限の面積で遮
光する事ができる。この為、駆動基板１側のみで表示領
域の完全遮光が可能になり、アクティブマトリクス型表
示装置としての透過率を最大限まで高める事が可能であ
る。又、対向基板２は対向電極５のみを形成すれば良い
為、材料費や組立費も軽減可能である。さらに、マスク
遮光パタン１６Ｍは固定電位に保持されている為、各画
素電極６に対しシールドの役割を果たす事ができる。一
方、パッド遮光パタン１６Ｐは画素電極６と引出電極１
２との間に介在し両者の電気接続を良好なものにしてい
る。さらに、本発明の特徴事項としてマスク遮光パタン
１６Ｍから列方向に沿って拡張遮光パタン１６Ｆが延設
されており、下地の信号配線パタン９を覆っている。前
述した様に拡張遮光パタン１６Ｆは低反射金属層からな
り、信号配線パタン９は高反射金属層からなる。この信
号配線パタン９を拡張遮光パタン１６Ｆで覆う事によ
り、ブラックマトリクス全体としての表面反射率が低く
なり、液晶３内の多重反射によるコントラスト低下を抑
制している。
６Ｐはスイッチング素子７、信号配線パタン９、走査配
線パタン８等より上方で、且つ画素電極６より下方に形
成されている。マスク遮光パタン１６Ｍは信号配線パタ
ン９、走査配線パタン８、画素電極６の何れとも絶縁さ
れている為、マスクすべき領域全てを最少限の面積で遮
光する事ができる。この為、駆動基板１側のみで表示領
域の完全遮光が可能になり、アクティブマトリクス型表
示装置としての透過率を最大限まで高める事が可能であ
る。又、対向基板２は対向電極５のみを形成すれば良い
為、材料費や組立費も軽減可能である。さらに、マスク
遮光パタン１６Ｍは固定電位に保持されている為、各画
素電極６に対しシールドの役割を果たす事ができる。一
方、パッド遮光パタン１６Ｐは画素電極６と引出電極１
２との間に介在し両者の電気接続を良好なものにしてい
る。さらに、本発明の特徴事項としてマスク遮光パタン
１６Ｍから列方向に沿って拡張遮光パタン１６Ｆが延設
されており、下地の信号配線パタン９を覆っている。前
述した様に拡張遮光パタン１６Ｆは低反射金属層からな
り、信号配線パタン９は高反射金属層からなる。この信
号配線パタン９を拡張遮光パタン１６Ｆで覆う事によ
り、ブラックマトリクス全体としての表面反射率が低く
なり、液晶３内の多重反射によるコントラスト低下を抑
制している。
【００１３】引き続き図１の（Ａ）及び（Ｂ）を参照し
て、本発明にかかる透過型表示装置の製造方法を詳細に
説明する。駆動基板１はガラス又は石英等からなり、こ
の駆動基板１の上に減圧ＣＶＤ法で半導体薄膜１０を成
膜する。例えば、この半導体薄膜１０は５０nm程度の膜
厚に堆積した多結晶シリコンからなり、薄膜トランジス
タの活性層として用いられる。この半導体薄膜１０は成
膜された後アイランド状にパタニングされる。半導体薄
膜１０の上に例えばＳｉＯ2 からなるゲート絶縁膜を成
膜する。ここで、半導体薄膜１０の材料としては多結晶
シリコンの他に非晶質シリコン等を用いても良い。又、
ゲート絶縁膜の材料としてはＳｉＯ2 の他に、ＳｉＮや
酸化タンタル及びこれらの積層膜等を用いても良い。
て、本発明にかかる透過型表示装置の製造方法を詳細に
説明する。駆動基板１はガラス又は石英等からなり、こ
の駆動基板１の上に減圧ＣＶＤ法で半導体薄膜１０を成
膜する。例えば、この半導体薄膜１０は５０nm程度の膜
厚に堆積した多結晶シリコンからなり、薄膜トランジス
タの活性層として用いられる。この半導体薄膜１０は成
膜された後アイランド状にパタニングされる。半導体薄
膜１０の上に例えばＳｉＯ2 からなるゲート絶縁膜を成
膜する。ここで、半導体薄膜１０の材料としては多結晶
シリコンの他に非晶質シリコン等を用いても良い。又、
ゲート絶縁膜の材料としてはＳｉＯ2 の他に、ＳｉＮや
酸化タンタル及びこれらの積層膜等を用いても良い。
【００１４】次に、駆動基板１の上に走査配線パタン
８、ゲート電極Ｇ、補助配線パタン１４等を同時に形成
する。例えば、減圧ＣＶＤ法により３５０nm程度の膜厚
で多結晶シリコンを堆積した後、不純物をドーピングし
て低抵抗化を図り、さらに所定の形状にパタニングす
る。これらの走査配線パタン８、ゲート電極Ｇ及び補助
配線パタン１４の材料としては、多結晶シリコンの他
に、Ｔａ，Ｍｏ，Ａｌ，Ｃｒ等の金属やそれらのシリサ
イド、ポリサイド等を用いても良い。この様にして、半
導体薄膜１０、ゲート絶縁膜及びゲート電極Ｇからなる
薄膜トランジスタが形成される。本例ではこの薄膜トラ
ンジスタはプレーナ型であるが、正スタガ型や逆スタガ
型等を採用しても良い。同時に、半導体薄膜１０には補
助容量１３も形成される。
８、ゲート電極Ｇ、補助配線パタン１４等を同時に形成
する。例えば、減圧ＣＶＤ法により３５０nm程度の膜厚
で多結晶シリコンを堆積した後、不純物をドーピングし
て低抵抗化を図り、さらに所定の形状にパタニングす
る。これらの走査配線パタン８、ゲート電極Ｇ及び補助
配線パタン１４の材料としては、多結晶シリコンの他
に、Ｔａ，Ｍｏ，Ａｌ，Ｃｒ等の金属やそれらのシリサ
イド、ポリサイド等を用いても良い。この様にして、半
導体薄膜１０、ゲート絶縁膜及びゲート電極Ｇからなる
薄膜トランジスタが形成される。本例ではこの薄膜トラ
ンジスタはプレーナ型であるが、正スタガ型や逆スタガ
型等を採用しても良い。同時に、半導体薄膜１０には補
助容量１３も形成される。
【００１５】次に常圧ＣＶＤ法により６００nm程度の膜
厚でＰＳＧ等を堆積し第１層間絶縁膜１５を形成する。
この第１層間絶縁膜１５は上述した走査配線パタン８、
ゲート電極Ｇ、補助配線パタン１４等を被覆している。
この第１層間絶縁膜１５には薄膜トランジスタのソース
領域Ｓやドレイン領域Ｄに達するコンタクトホールが開
口されている。第１層間絶縁膜１５の上にはブラックマ
トリクスを構成する下側の高反射金属層として信号配線
パタン９や引出電極１１，１２がパタニング形成されて
いる。例えば、スパッタリング法により６００nm程度の
膜厚でアルミニウムを堆積し高反射金属層とする。この
高反射金属層を所定の形状にパタニングして信号配線パ
タン９及び引出電極１１，１２に加工する。一方の引出
電極１１はコンタクトホールを介して薄膜トランジスタ
のソース領域Ｓに接続し、他方の引出電極１２は同じく
コンタクトホールを介して薄膜トランジスタのドレイン
領域Ｄに接続する。
厚でＰＳＧ等を堆積し第１層間絶縁膜１５を形成する。
この第１層間絶縁膜１５は上述した走査配線パタン８、
ゲート電極Ｇ、補助配線パタン１４等を被覆している。
この第１層間絶縁膜１５には薄膜トランジスタのソース
領域Ｓやドレイン領域Ｄに達するコンタクトホールが開
口されている。第１層間絶縁膜１５の上にはブラックマ
トリクスを構成する下側の高反射金属層として信号配線
パタン９や引出電極１１，１２がパタニング形成されて
いる。例えば、スパッタリング法により６００nm程度の
膜厚でアルミニウムを堆積し高反射金属層とする。この
高反射金属層を所定の形状にパタニングして信号配線パ
タン９及び引出電極１１，１２に加工する。一方の引出
電極１１はコンタクトホールを介して薄膜トランジスタ
のソース領域Ｓに接続し、他方の引出電極１２は同じく
コンタクトホールを介して薄膜トランジスタのドレイン
領域Ｄに接続する。
【００１６】信号配線パタン９や引出電極１１，１２の
上には第２層間絶縁膜１７が成膜されており、これらを
被覆する。例えば、常圧ＣＶＤ法により６００nm程度の
膜厚でＰＳＧを堆積して第２層間絶縁膜１７を形成す
る。この第２層間絶縁膜１７には引出電極１２に達する
コンタクトホールＣが開口されている。この第２層間絶
縁膜１７の上にはブラックマトリクスを構成する上側の
低反射金属層としてマスク遮光パタン１６Ｍ、パッド遮
光パタン１６Ｐ及び拡張遮光パタン１６Ｆが形成されて
いる。例えば、スパッタリング法により２５０nm程度の
膜厚でＴｉを堆積し、低反射金属層を形成する。この低
反射金属層をパタニングしてマスク遮光パタン１６Ｍ、
パッド遮光パタン１６Ｐ及び拡張遮光パタン１６Ｆに加
工する。マスク遮光パタン１６Ｍは表示画素外の領域で
固定電位にコンタクトしている。一方、パッド遮光パタ
ン１６Ｐは前述したコンタクトホールＣを介して引出電
極１２にコンタクトしている。さらに、拡張遮光パタン
１６Ｆはマスク遮光パタン１６Ｍから延設されており、
下地の信号配線パタン９を遮閉している。本例ではマス
ク遮光パタン１６Ｍ及び拡張遮光パタン１６Ｆは全表示
画素領域に渡って互いに接続されている。
上には第２層間絶縁膜１７が成膜されており、これらを
被覆する。例えば、常圧ＣＶＤ法により６００nm程度の
膜厚でＰＳＧを堆積して第２層間絶縁膜１７を形成す
る。この第２層間絶縁膜１７には引出電極１２に達する
コンタクトホールＣが開口されている。この第２層間絶
縁膜１７の上にはブラックマトリクスを構成する上側の
低反射金属層としてマスク遮光パタン１６Ｍ、パッド遮
光パタン１６Ｐ及び拡張遮光パタン１６Ｆが形成されて
いる。例えば、スパッタリング法により２５０nm程度の
膜厚でＴｉを堆積し、低反射金属層を形成する。この低
反射金属層をパタニングしてマスク遮光パタン１６Ｍ、
パッド遮光パタン１６Ｐ及び拡張遮光パタン１６Ｆに加
工する。マスク遮光パタン１６Ｍは表示画素外の領域で
固定電位にコンタクトしている。一方、パッド遮光パタ
ン１６Ｐは前述したコンタクトホールＣを介して引出電
極１２にコンタクトしている。さらに、拡張遮光パタン
１６Ｆはマスク遮光パタン１６Ｍから延設されており、
下地の信号配線パタン９を遮閉している。本例ではマス
ク遮光パタン１６Ｍ及び拡張遮光パタン１６Ｆは全表示
画素領域に渡って互いに接続されている。
【００１７】マスク遮光パタン１６Ｍ、パッド遮光パタ
ン１６Ｐ及び拡張遮光パタン１６Ｆを被覆する様に平坦
化膜１８が成膜される。この平坦化膜１８にはパッド遮
光パタン１６Ｐに達するコンタクトホールが開口してい
る。平坦化膜１８の上には画素電極６が形成されてい
る。例えば、スパッタリング法により１５０nm程度の膜
厚でＩＴＯ等の透明導電膜を成膜し、所定の形状にパタ
ニングして画素電極６に加工する。この後、ガラス等か
らなり対向電極５が全面に形成されている対向基板２を
駆動基板１に接合する。両基板１，２の間隙に液晶３を
封入する。この液晶３は例えばツイストネマチック配向
されている。
ン１６Ｐ及び拡張遮光パタン１６Ｆを被覆する様に平坦
化膜１８が成膜される。この平坦化膜１８にはパッド遮
光パタン１６Ｐに達するコンタクトホールが開口してい
る。平坦化膜１８の上には画素電極６が形成されてい
る。例えば、スパッタリング法により１５０nm程度の膜
厚でＩＴＯ等の透明導電膜を成膜し、所定の形状にパタ
ニングして画素電極６に加工する。この後、ガラス等か
らなり対向電極５が全面に形成されている対向基板２を
駆動基板１に接合する。両基板１，２の間隙に液晶３を
封入する。この液晶３は例えばツイストネマチック配向
されている。
【００１８】図２（Ａ），（Ｂ）は図１（Ａ），（Ｂ）
に示した実施形態の変化例を表わしている。基本的には
同一構造を有しており対応する部分には対応する参照番
号を付して理解を容易にしている。異なる点は、拡張遮
光パタン１６Ｆが電位固定されたマスク遮光パタン１６
Ｍから分離し且つ孤立した浮遊電位となっている事であ
る。前述した様に、この拡張遮光パタン１６Ｆは信号配
線パタン９の上部に配置されている。本例では信号配線
パタン９の負荷容量増大を抑制する為、信号配線パタン
９上の拡張遮光パタン１６Ｆを分離してフローティング
状態においている。
に示した実施形態の変化例を表わしている。基本的には
同一構造を有しており対応する部分には対応する参照番
号を付して理解を容易にしている。異なる点は、拡張遮
光パタン１６Ｆが電位固定されたマスク遮光パタン１６
Ｍから分離し且つ孤立した浮遊電位となっている事であ
る。前述した様に、この拡張遮光パタン１６Ｆは信号配
線パタン９の上部に配置されている。本例では信号配線
パタン９の負荷容量増大を抑制する為、信号配線パタン
９上の拡張遮光パタン１６Ｆを分離してフローティング
状態においている。
【００１９】図３（Ａ），（Ｂ）は図１（Ａ），（Ｂ）
に示した実施形態の他の変化例を表わしている。基本的
には同一構造を有しており対応する部分には対応する参
照番号を付して理解を容易にしている。異なる点は、上
側の高反射金属層が単一の遮光パタン１６のみからなる
事である。画素電極６はこの遮光パタン１６を介してス
イッチング素子７を構成する薄膜トランジスタのドレイ
ン領域Ｄに電気接続している。従って、遮光パタン１６
は画素電極６と同電位にある。この関係で、本遮光パタ
ン１６は画素毎に分離されている。換言すると、図１に
示したパッド遮光パタン１６Ｐが拡大されて本遮光パタ
ン１６になったといえる。なお、この遮光パタン１６は
信号配線パタン９の上に延設された拡張部を備えてい
る。場合によっては、この拡張部は図２に示した変化例
と同じ様に分離してフローティング状態においても良
い。
に示した実施形態の他の変化例を表わしている。基本的
には同一構造を有しており対応する部分には対応する参
照番号を付して理解を容易にしている。異なる点は、上
側の高反射金属層が単一の遮光パタン１６のみからなる
事である。画素電極６はこの遮光パタン１６を介してス
イッチング素子７を構成する薄膜トランジスタのドレイ
ン領域Ｄに電気接続している。従って、遮光パタン１６
は画素電極６と同電位にある。この関係で、本遮光パタ
ン１６は画素毎に分離されている。換言すると、図１に
示したパッド遮光パタン１６Ｐが拡大されて本遮光パタ
ン１６になったといえる。なお、この遮光パタン１６は
信号配線パタン９の上に延設された拡張部を備えてい
る。場合によっては、この拡張部は図２に示した変化例
と同じ様に分離してフローティング状態においても良
い。
【００２０】図４は図１に示した実施形態のさらに別の
変化例を表わしている。異なる点は、スイッチング素子
７としてトップゲート型の薄膜トランジスタに代えボト
ムゲート型の薄膜トランジスタを用いている事である。
即ち、駆動基板１の表面にゲート電極Ｇがパタニングさ
れ、その上をゲート絶縁膜２０が被覆している。このゲ
ート絶縁膜２０の上にはアイランド状にパタニングされ
た半導体薄膜１０が設けられている。かかる構成を有す
るボトムゲート型薄膜トランジスタのソース領域Ｓには
ドープトシリコン１１Ｓを介して信号配線パタン９が接
続している。又、ドレイン領域Ｄには同じくドープトシ
リコン１２Ｄを介して引出電極１２が接続している。こ
の引出電極１２の他端は画素電極６に接続している。信
号配線パタン９と引出電極１２はエッチングストッパ２
１により互いに電気的に分離されている。信号配線パタ
ン９及び引出電極１２は層間絶縁膜１７により被覆され
ており、その上には遮光パタン１６がパタニング形成さ
れている。層間絶縁膜１７によって上下に分離した遮光
パタン１６と信号配線パタン９及び引出電極１２とでブ
ラックマトリクスが構成されている。この遮光パタン１
６は浮遊電位となっている。ところでブラックマトリク
スを構成する２層の金属層の材料は回路設計上及びプロ
セス設計上の要求特性から決定される為、その反射率は
常に上層側が低反射率になるとは限らない。場合によっ
ては、高反射金属層が低反射金属層よりも入射側に位置
する事もある。この時には前者のパタンを後者のパタン
の上部から選択的に排除してなるべく上層の高反射金属
層は下層の低反射金属層の表面を隠さない様にパタニン
グする。これにより、ブラックマトリクスの表面反射を
抑制する事ができる。図４の変化例はこの様な構造を例
示したものである。
変化例を表わしている。異なる点は、スイッチング素子
７としてトップゲート型の薄膜トランジスタに代えボト
ムゲート型の薄膜トランジスタを用いている事である。
即ち、駆動基板１の表面にゲート電極Ｇがパタニングさ
れ、その上をゲート絶縁膜２０が被覆している。このゲ
ート絶縁膜２０の上にはアイランド状にパタニングされ
た半導体薄膜１０が設けられている。かかる構成を有す
るボトムゲート型薄膜トランジスタのソース領域Ｓには
ドープトシリコン１１Ｓを介して信号配線パタン９が接
続している。又、ドレイン領域Ｄには同じくドープトシ
リコン１２Ｄを介して引出電極１２が接続している。こ
の引出電極１２の他端は画素電極６に接続している。信
号配線パタン９と引出電極１２はエッチングストッパ２
１により互いに電気的に分離されている。信号配線パタ
ン９及び引出電極１２は層間絶縁膜１７により被覆され
ており、その上には遮光パタン１６がパタニング形成さ
れている。層間絶縁膜１７によって上下に分離した遮光
パタン１６と信号配線パタン９及び引出電極１２とでブ
ラックマトリクスが構成されている。この遮光パタン１
６は浮遊電位となっている。ところでブラックマトリク
スを構成する２層の金属層の材料は回路設計上及びプロ
セス設計上の要求特性から決定される為、その反射率は
常に上層側が低反射率になるとは限らない。場合によっ
ては、高反射金属層が低反射金属層よりも入射側に位置
する事もある。この時には前者のパタンを後者のパタン
の上部から選択的に排除してなるべく上層の高反射金属
層は下層の低反射金属層の表面を隠さない様にパタニン
グする。これにより、ブラックマトリクスの表面反射を
抑制する事ができる。図４の変化例はこの様な構造を例
示したものである。
【００２１】
【発明の効果】以上説明した様に、本発明によれば、入
射側から平面的に見て低反射金属層の露出面積を拡大化
する一方高反射金属層の露出面積を縮少化してブラック
マトリクス全体としての表面反射率を抑制している。こ
れにより液晶内の多重反射によるコントラスト低下を効
果的に防止する事ができる。
射側から平面的に見て低反射金属層の露出面積を拡大化
する一方高反射金属層の露出面積を縮少化してブラック
マトリクス全体としての表面反射率を抑制している。こ
れにより液晶内の多重反射によるコントラスト低下を効
果的に防止する事ができる。
【図１】本発明にかかる透過型表示装置の実施形態を示
す模式的な部分断面図及び部分平面図である。
す模式的な部分断面図及び部分平面図である。
【図２】図１に示した実施形態の変化例を示す部分断面
図及び部分平面図である。
図及び部分平面図である。
【図３】図１に示した実施形態の他の変化例を示す部分
断面図及び部分平面図である。
断面図及び部分平面図である。
【図４】図１に示した実施形態の別の変化例を示す部分
断面図である。
断面図である。
【図５】従来の透過型表示装置の一例を示す断面図であ
る。
る。
【図６】従来の透過型表示装置の他の例を示す断面図で
ある。
ある。
１ 駆動基板 ２ 対向基板 ３ 液晶 ４ 画素 ５ 対向電極 ６ 画素電極 ７ スイッチング素子 ８ 走査配線パタン ９ 信号配線パタン １１ 引出電極 １２ 引出電極 １４ 補助容量配線パタン １５ 第１層間絶縁膜 １６Ｍ マスク遮光パタン １６Ｐ パッド遮光パタン １６Ｆ 拡張遮光パタン １７ 第２層間絶縁膜 １８ 平坦化膜
Claims (5)
- 【請求項１】 所定の間隙を介して互いに接合した一対
の透明基板と該間隙に保持された電気光学物質とを備え
たパネル構造を有し、 入射側に位置する一方の透明基板は対向電極を有し、 出射側に位置する他方の透明基板は画素電極及びスイッ
チング素子を構成単位とする画素の集合と、個々の画素
の非開口部を入射側から遮光するブラックマトリクスと
を有し、 該ブラックマトリクスは比較的低い反射率を有する低反
射金属層と比較的高い反射率を有する高反射金属層とを
絶縁膜を介して重ねた積層構造を有し、両者はパタン化
されて互いに部分的に重なり合い相補的に入射光を遮閉
し、 入射側から平面的に見て該低反射金属層の露出面積を拡
大化する一方該高反射金属層の露出面積を縮少化する透
過型表示装置。 - 【請求項２】 前記ブラックマトリクスは該低反射金属
層が該高反射金属層よりも入射側に位置し、前者のパタ
ンを後者のパタンの上部に拡張して該ブラックマトリク
スの表面反射を抑制する請求項１記載の透過型表示装
置。 - 【請求項３】 前記低反射金属層は行列配置した画素の
行方向に沿った遮光パタンを含む一方前記高反射金属層
は列方向に沿った配線パタンを含み、該遮光パタンと該
配線パタンは互いに補い合ってブラックマトリクスを構
成する請求項２記載の透過型表示装置。 - 【請求項４】 前記低反射金属層は、電位固定された該
遮光パタンから分離し且つ孤立した浮遊電位の拡張遮光
パタンを含んでおり、該拡張遮光パタンは該配線パタン
の上部に配置されている請求項３記載の透過型表示装
置。 - 【請求項５】 前記ブラックマトリクスは該高反射金属
層が該低反射金属層よりも入射側に位置し、前者のパタ
ンを後者のパタンの上部から選択的に排除して該ブラッ
クマトリクスの表面反射を抑制する請求項１記載の透過
型表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21538495A JP3307181B2 (ja) | 1995-07-31 | 1995-07-31 | 透過型表示装置 |
| US08/681,912 US5818552A (en) | 1995-07-31 | 1996-07-30 | Transmissive display device having two reflection metallic layers of differing reflectances |
| DE69631099T DE69631099T2 (de) | 1995-07-31 | 1996-07-31 | Durchscheinende Anzeigevorrichtung |
| EP96112392A EP0762180B1 (en) | 1995-07-31 | 1996-07-31 | Transmissive display device |
| US09/086,810 US6067131A (en) | 1995-07-31 | 1998-05-29 | Transmissive display device having two reflection metallic layers of differing reflectances |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21538495A JP3307181B2 (ja) | 1995-07-31 | 1995-07-31 | 透過型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0943639A true JPH0943639A (ja) | 1997-02-14 |
| JP3307181B2 JP3307181B2 (ja) | 2002-07-24 |
Family
ID=16671415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21538495A Expired - Fee Related JP3307181B2 (ja) | 1995-07-31 | 1995-07-31 | 透過型表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5818552A (ja) |
| EP (1) | EP0762180B1 (ja) |
| JP (1) | JP3307181B2 (ja) |
| DE (1) | DE69631099T2 (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH1124104A (ja) * | 1997-07-07 | 1999-01-29 | Hitachi Ltd | 液晶表示装置 |
| JP2001331126A (ja) * | 2000-03-17 | 2001-11-30 | Seiko Epson Corp | 電気光学装置 |
| JP2002072925A (ja) * | 2000-08-31 | 2002-03-12 | Seiko Epson Corp | 電気光学装置 |
| US6583472B1 (en) | 1999-08-31 | 2003-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| US6657230B1 (en) * | 1998-11-30 | 2003-12-02 | Seiko Epson Corporation | Electro-optical device having a symmetrically located contact hole and method of producing the same |
| US6680488B2 (en) | 2001-04-20 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2004085898A (ja) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2004170915A (ja) * | 2002-10-31 | 2004-06-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| JP2005222019A (ja) * | 2004-01-07 | 2005-08-18 | Seiko Epson Corp | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
| KR100553112B1 (ko) * | 1997-04-15 | 2006-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반사형액정디스플레이패널및이것을이용한장치 |
| JP2007005585A (ja) * | 2005-06-24 | 2007-01-11 | Mitsubishi Electric Corp | 電気光学表示装置およびその製造方法 |
| US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2007047829A (ja) * | 1998-11-26 | 2007-02-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7218361B2 (en) | 2000-03-27 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| JP2007233409A (ja) * | 2007-05-01 | 2007-09-13 | Sony Corp | 表示装置およびその製造方法 |
| JP2008015556A (ja) * | 2000-02-29 | 2008-01-24 | Sony Corp | 液晶表示装置及び液晶表示装置の製造方法 |
| JP2008065356A (ja) * | 2007-11-26 | 2008-03-21 | Sony Corp | 液晶表示装置 |
| JP2008241974A (ja) * | 2007-03-27 | 2008-10-09 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN100426489C (zh) * | 1999-09-27 | 2008-10-15 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2008276256A (ja) * | 2008-07-17 | 2008-11-13 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7465957B2 (en) | 2001-09-26 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2009003328A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2010237687A (ja) * | 2010-05-21 | 2010-10-21 | Seiko Epson Corp | 電気光学装置およびプロジェクタ |
| JP2011186108A (ja) * | 2010-03-08 | 2011-09-22 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2013140367A (ja) * | 2013-01-16 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US8525960B2 (en) | 2000-03-17 | 2013-09-03 | Seiko Epson Corporation | Electro-optical device |
| JP2015007779A (ja) * | 1999-01-28 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2018170510A (ja) * | 2018-06-04 | 2018-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244450B1 (ko) * | 1996-08-30 | 2000-02-01 | 구본준 | 액정표시장치의 기판의 제조방법 및 그 제조방법에 의하여 제조 되는 기판의 구조 |
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TW396289B (en) * | 1996-10-29 | 2000-07-01 | Nippon Electric Co | Liquid crystal display device |
| US6088070A (en) | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| JP3784491B2 (ja) * | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| US6011605A (en) * | 1997-08-04 | 2000-01-04 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display with a metallic reflecting electrode having a two layer film of Ti and Al alloy |
| JP3980167B2 (ja) | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Ｔｆｔ電極基板 |
| JP3355143B2 (ja) * | 1998-12-22 | 2002-12-09 | 松下電器産業株式会社 | 液晶表示装置およびその製造方法 |
| US6850292B1 (en) * | 1998-12-28 | 2005-02-01 | Seiko Epson Corporation | Electric-optic device, method of fabricating the same, and electronic apparatus |
| EP1020920B1 (en) * | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a driver TFT and a pixel TFT on a common substrate |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| KR20010072446A (ko) * | 1999-07-29 | 2001-07-31 | 모리시타 요이찌 | 액정표시소자 |
| KR100629174B1 (ko) * | 1999-12-31 | 2006-09-28 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
| KR100685296B1 (ko) * | 1999-12-31 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이 기판의 제조방법 |
| KR100695299B1 (ko) * | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2002296618A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置およびその製造方法 |
| JP4210041B2 (ja) * | 2001-03-30 | 2009-01-14 | 東京エレクトロン株式会社 | 熱処理装置 |
| US20030063241A1 (en) * | 2001-09-28 | 2003-04-03 | Hoya Corporation | Opposite substrate for liquid crystal display panel, liquid crystal display panel, and method of fabricating them |
| TWI350004B (en) * | 2008-01-17 | 2011-10-01 | Au Optronics Corp | Pixel structure of liquid crystal display panel and method of making the same |
| JP2010249935A (ja) | 2009-04-13 | 2010-11-04 | Sony Corp | 表示装置 |
| KR101156440B1 (ko) * | 2010-03-09 | 2012-06-18 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR20140137922A (ko) | 2013-05-24 | 2014-12-03 | 삼성디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| US10512159B2 (en) * | 2018-04-24 | 2019-12-17 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Driving substrate, manufacturing process, and micro-LED array light-emitting backlight module |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01306820A (ja) * | 1988-06-03 | 1989-12-11 | Hitachi Ltd | 液晶表示装置 |
| JPH05173183A (ja) * | 1991-12-19 | 1993-07-13 | Sony Corp | 液晶表示装置 |
| JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| JPH05257164A (ja) * | 1992-03-10 | 1993-10-08 | Sharp Corp | アクティブマトリクス基板 |
| JPH0682826A (ja) * | 1992-09-03 | 1994-03-25 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JPH07128685A (ja) * | 1993-11-04 | 1995-05-19 | Seiko Epson Corp | 液晶表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4239346A (en) * | 1979-05-23 | 1980-12-16 | Hughes Aircraft Company | Compact liquid crystal display system |
| JPH0715536B2 (ja) * | 1983-01-28 | 1995-02-22 | キヤノン株式会社 | 表示パネル |
| JP2714069B2 (ja) * | 1988-11-28 | 1998-02-16 | 株式会社東芝 | 液晶表示装置 |
| JPH02306222A (ja) * | 1989-05-20 | 1990-12-19 | Sharp Corp | 液晶表示装置 |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| JPH0469622A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| EP0569601B1 (en) * | 1991-11-29 | 1999-10-13 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
| JPH05181159A (ja) * | 1991-12-27 | 1993-07-23 | Toshiba Corp | アクティブマトリックス型液晶表示素子 |
| GB9211283D0 (en) * | 1992-05-28 | 1992-07-15 | Philips Electronics Uk Ltd | Liquid crystal display devices |
| US5461501A (en) * | 1992-10-08 | 1995-10-24 | Hitachi, Ltd. | Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate |
| US5365355A (en) * | 1993-03-10 | 1994-11-15 | Wah-Iii Technology Corporation | Light blocking, pixel enhancement and photocurrent reduction in active matrix liquid crystal displays |
| JPH0743521A (ja) * | 1993-07-30 | 1995-02-14 | Toppan Printing Co Ltd | カラーフィルタ |
-
1995
- 1995-07-31 JP JP21538495A patent/JP3307181B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-30 US US08/681,912 patent/US5818552A/en not_active Expired - Fee Related
- 1996-07-31 EP EP96112392A patent/EP0762180B1/en not_active Expired - Lifetime
- 1996-07-31 DE DE69631099T patent/DE69631099T2/de not_active Expired - Fee Related
-
1998
- 1998-05-29 US US09/086,810 patent/US6067131A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01306820A (ja) * | 1988-06-03 | 1989-12-11 | Hitachi Ltd | 液晶表示装置 |
| JPH05173183A (ja) * | 1991-12-19 | 1993-07-13 | Sony Corp | 液晶表示装置 |
| JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| JPH05257164A (ja) * | 1992-03-10 | 1993-10-08 | Sharp Corp | アクティブマトリクス基板 |
| JPH0682826A (ja) * | 1992-09-03 | 1994-03-25 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JPH07128685A (ja) * | 1993-11-04 | 1995-05-19 | Seiko Epson Corp | 液晶表示装置 |
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR100553112B1 (ko) * | 1997-04-15 | 2006-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반사형액정디스플레이패널및이것을이용한장치 |
| JPH1124104A (ja) * | 1997-07-07 | 1999-01-29 | Hitachi Ltd | 液晶表示装置 |
| US6872975B2 (en) | 1998-11-26 | 2005-03-29 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| JP2007047829A (ja) * | 1998-11-26 | 2007-02-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6770909B2 (en) | 1998-11-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6657230B1 (en) * | 1998-11-30 | 2003-12-02 | Seiko Epson Corporation | Electro-optical device having a symmetrically located contact hole and method of producing the same |
| JP2015007779A (ja) * | 1999-01-28 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2016106244A (ja) * | 1999-01-28 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2017033003A (ja) * | 1999-01-28 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US8253140B2 (en) | 1999-08-31 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device having capacitor wiring |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| US7098086B2 (en) | 1999-08-31 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| US7982267B2 (en) | 1999-08-31 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Projector including display device |
| US8552431B2 (en) | 1999-08-31 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel portion |
| US6583472B1 (en) | 1999-08-31 | 2003-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| US7501685B2 (en) | 1999-08-31 | 2009-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel portion |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| CN100426489C (zh) * | 1999-09-27 | 2008-10-15 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US7541618B2 (en) | 1999-09-27 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device having a thin film transistor |
| JP2008015556A (ja) * | 2000-02-29 | 2008-01-24 | Sony Corp | 液晶表示装置及び液晶表示装置の製造方法 |
| US8525960B2 (en) | 2000-03-17 | 2013-09-03 | Seiko Epson Corporation | Electro-optical device |
| JP2001331126A (ja) * | 2000-03-17 | 2001-11-30 | Seiko Epson Corp | 電気光学装置 |
| US7218361B2 (en) | 2000-03-27 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7514302B2 (en) | 2000-06-28 | 2009-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2002072925A (ja) * | 2000-08-31 | 2002-03-12 | Seiko Epson Corp | 電気光学装置 |
| US6680488B2 (en) | 2001-04-20 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7465957B2 (en) | 2001-09-26 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7939827B2 (en) | 2001-09-26 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8183569B2 (en) | 2001-09-26 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2004085898A (ja) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7242440B2 (en) | 2002-10-31 | 2007-07-10 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole |
| JP2004170915A (ja) * | 2002-10-31 | 2004-06-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2005222019A (ja) * | 2004-01-07 | 2005-08-18 | Seiko Epson Corp | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
| US7283182B2 (en) | 2004-01-07 | 2007-10-16 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| JP2007005585A (ja) * | 2005-06-24 | 2007-01-11 | Mitsubishi Electric Corp | 電気光学表示装置およびその製造方法 |
| JP2008241974A (ja) * | 2007-03-27 | 2008-10-09 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2007233409A (ja) * | 2007-05-01 | 2007-09-13 | Sony Corp | 表示装置およびその製造方法 |
| JP2009003328A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2008065356A (ja) * | 2007-11-26 | 2008-03-21 | Sony Corp | 液晶表示装置 |
| JP2008276256A (ja) * | 2008-07-17 | 2008-11-13 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2011186108A (ja) * | 2010-03-08 | 2011-09-22 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2010237687A (ja) * | 2010-05-21 | 2010-10-21 | Seiko Epson Corp | 電気光学装置およびプロジェクタ |
| JP2013140367A (ja) * | 2013-01-16 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2018170510A (ja) * | 2018-06-04 | 2018-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3307181B2 (ja) | 2002-07-24 |
| EP0762180A1 (en) | 1997-03-12 |
| US5818552A (en) | 1998-10-06 |
| DE69631099D1 (de) | 2004-01-29 |
| DE69631099T2 (de) | 2004-09-09 |
| EP0762180B1 (en) | 2003-12-17 |
| US6067131A (en) | 2000-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307181B2 (ja) | 透過型表示装置 | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100486133B1 (ko) | 액티브매트릭스 표시장치 | |
| US7259820B2 (en) | Active matrix type liquid crystal display device and method of manufacturing the same | |
| US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
| US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
| US5923390A (en) | Liquid crystal display with high aperture ratio and method for manufacturing the same | |
| KR100209277B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| GB2275809A (en) | Liquid crystal display | |
| JPH0651348A (ja) | 液晶表示装置およびその製造方法 | |
| KR20040057798A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0980416A (ja) | 液晶表示装置 | |
| JP2002151699A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3591676B2 (ja) | 液晶表示装置 | |
| JPH05313197A (ja) | アクティブマトリクス基板 | |
| JPH05173183A (ja) | 液晶表示装置 | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| JP2002055360A (ja) | 液晶表示装置及びその製造方法 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| KR20070069054A (ko) | 전기 광학 장치, 그 제조 방법, 및 전자기기 | |
| US7167218B1 (en) | Liquid crystal display and method of manufacture | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP4946250B2 (ja) | 液晶表示装置 | |
| JP3591674B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |