JPH05173183A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH05173183A
JPH05173183A JP35480491A JP35480491A JPH05173183A JP H05173183 A JPH05173183 A JP H05173183A JP 35480491 A JP35480491 A JP 35480491A JP 35480491 A JP35480491 A JP 35480491A JP H05173183 A JPH05173183 A JP H05173183A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
shielding layer
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35480491A
Other languages
English (en)
Inventor
Takuo Sato
拓生 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35480491A priority Critical patent/JPH05173183A/ja
Publication of JPH05173183A publication Critical patent/JPH05173183A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 信号ラインと導電性遮光層との間のリークを
許容する事ができる構造を提供する事を目的とする。 【構成】 液晶表示装置は互いに対向配置された一対の
絶縁基板6,14と、両方の基板間に挟持された液晶層
15とから構成されている。一方の絶縁基板6の表面に
は、信号ライン4と、ゲートライン3と、両者の交差部
分に配置された画素電極1と、この画素電極を駆動する
為の薄膜トランジスタ2とが形成されている。導電性遮
光層11は少なくとも画素電極1以外の部分に形成され
ており、且つ平面的に見て重なった信号ライン4から電
気的に絶縁されているとともに、隣接する信号ライン4
の間では電気的に分離されている。従って、仮に対応す
る導電性遮光層11と信号ライン4が第2層間絶縁膜1
0を介してショートしたとしても信号ライン同士でのシ
ョート欠陥は生じない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、個々の薄膜トランジス
タによってスイッチング駆動される複数の画素がマトリ
クス配列された構造を有するアクティブマトリクス型の
液晶表示装置に関する。より詳しくは、マトリクス配列
された画素の行間及び列間に形成される遮光膜のパタン
形状に関する。
【0002】
【従来の技術】液晶表示装置は電極の形成された一対の
基板と、その間に挟持された液晶層とから構成されてい
る。アクティブマトリクス型の場合には、一方の基板に
画素電極及び駆動用の薄膜トランジスタ等が形成されて
いるとともに、他方の基板には対向電極が形成されてい
る。本発明の背景を明らかにする為に、図7にアクティ
ブマトリクス型液晶表示装置の一般的な等価回路を示
す。互いに直交配置されたm本の走査ライン(G1,G
2…Gm)とn本の信号ライン(S1,S2…Sn)の
交点に薄膜トランジスタ101、付加容量102、画素
103が形成されている。この液晶表示装置は例えば点
順次で駆動される。走査ラインG1,G2…Gmにはパ
ルス幅が一水平走査周期に設定された走査信号が順次印
加される。1本の走査ラインが選択されている期間内
に、サンプリングされた表示信号が信号ラインS1,S
2…Snに順次ホールドされる。その直後それぞれの画
素に表示信号が書き込まれる。画素に書き込まれた表示
信号は、液晶容量及び付加容量によって1フィールド期
間保持され、次のフィールドで反対極性の信号に書き換
えられる。これにより液晶が交流駆動される。
【0003】画素部分の液晶は表示信号に応じてその透
過率が変化し表示を行なう。しかしながら、非画素部分
の液晶は透過率が変化せず単に表示背景を構成する。一
般に、画面全体の表示コントラストを改善する為に非画
素部分には遮光膜が施される。具体的には、画素マトリ
クスの行間及び列間に沿ってパタニングされた遮光膜あ
るいはブラックマスクパタンを設ける。画素の配列ピッ
チが300μm程度の大型表示装置においては、このブ
ラックマスクパタンは加工上の観点から画素電極の設け
られた基板ではなく対向電極の設けられた基板側に形成
される。組み立て段階でブラックマスクパタンと画素電
極マトリクスを整合させる。整合誤差を吸収する為にブ
ラックマスクパタンにはあらかじめ10%程度のマージ
ンが含まれている。この分、画素の開口率が犠牲になる
がもともと大型の場合には開口率を高く設定できるので
問題はない。
【0004】しかしながら、画素配列ピッチが30μm
程度の微細且つ高精細な構造を有する小型液晶表示装置
においては、画素電極に対して薄膜トランジスタ及び付
加容量等の占める面積の割合が総体的に高くなり、開口
率を大きくとる事ができない。従って、対向基板側に形
成されるブラックマスクパタンに所定のマージンを与え
る余裕がない。この為、最近では、例えば特開昭61−
3118号公報にブラックマスクパタンを画素電極や薄
膜トランジスタの形成される基板側に設ける方式が提案
されている。この例を図8に示す。石英等からなる絶縁
基板上に、画素あるいは液晶セルを駆動する為の薄膜ト
ランジスタ(TFT)101と、保持容量102と、こ
の薄膜トランジスタのゲート電極に走査信号あるいは選
択信号を供給する為の走査ラインGと、この走査ライン
に直交し且つ薄膜トランジスタ101のソース電極に表
示信号あるいは画像信号を供給する為の信号ラインS
と、薄膜トランジスタ101のドレイン電極に接続され
た画素電極104とが形成されている。さらに、この絶
縁基板あるいはTFT基板には、ハッチングで示す様に
ブラックマスクパタン105が形成されている。このマ
スクパタン105は画素電極104に対して窓を開ける
とともに非画素部分を遮光している。即ち、個々の画素
電極104の間の空きスペース、TFT101、走査ラ
インG、信号ラインS、及び保持容量102等に入射す
る光を遮光するとともに、表示画素部に入射する光のみ
を透過させる事により、表示のコントラストを改善して
いる。TFT基板上に画素電極104及びブラックマス
クパタン105を形成するので、両者の整合性を高める
事ができ、マージン(ブラックマスクパタンと画素電極
の重なった部分)を縮小化できる。
【0005】
【発明が解決しようとする課題】ブラックマスクパタン
に用いられる遮光膜材料としては、黒色顔料を分散した
有機材料が知られている。しかしながら、必要とされる
遮光特性を得る為には、有機材料の膜厚をある程度厚く
する必要があり、液晶層の厚み制御や配向制御に難点が
ある。又、パタニング加工上も不利である。この為、遮
光膜としてはICプロセスの適用が可能な薄膜材料が広
く用いられている。しかしながら、電気絶縁性で且つ不
透明な薄膜材料は実際上適当なものがない。そこで、遮
光性の薄膜材料としてはクロムやアルミニウムやシリコ
ン等の金属が用いられている。金属材料を用いた場合に
は、画素電極、TFT、走査ライン、信号ライン、保持
容量部等と電気的な絶縁性をとる必要がある。もしリー
クが発生すると、TFTに対して過大な負荷容量が加わ
ったり、遮光層を通してショート欠陥が多発する事にな
る。特に、信号ラインとその上の遮光層とは層間絶縁膜
を介して重なっているので、両者の間のリークの発生確
率が高く、大きな問題となっている。この信号ラインと
遮光層との間の電気絶縁性を画面全体に渡って確保する
為には、多数の層間絶縁膜を積層しなければならず工程
の煩雑化を招いていた。又、多層化しても確実に電気絶
縁がとれるわけではなく、所謂点欠陥、線欠陥、コント
ラスト劣化等により歩留りの低下を招いていた。上述し
た従来の技術の問題点あるいは課題に鑑み、本発明の目
的は金属材料からなる遮光層を用いても工程の煩雑化や
点欠陥、線欠陥、コントラスト劣化等を有効に防止する
事のできるブラックマスクパタンを有する液晶表示装置
を提供する事にある。
【0006】
【課題を解決するための手段】上述した従来の技術の課
題を解決し且つ本発明の目的を達成する為に講じられた
手段は以下の通りである。即ち、本発明にかかる液晶表
示装置は基本的に、信号ラインと走査ラインとの交差部
分に配置された画素電極を制御する薄膜トランジスタ
(TFT)を有する一方の基板(TFT基板)と、この
TFT基板に対向配置された他方の基板(対向基板)
と、両方の基板間に挟持された液晶層とから構成されて
いる。特徴的構成要件として、少なくとも前記画素電極
以外の部分に形成されており且つ平面的に見て重なった
信号ラインから電気的に絶縁されるとともに、隣接する
信号ラインの間では電気的に分離された導電性遮光層
(ブラックマスクパタン)を具備している。このブラッ
クマスクパタンはさらに画素毎に分割されていても良
い。加えて、このブラックマスクパタンは、隣接する信
号ラインの間で電気的に分離された第1の導電性遮光層
と、前記薄膜トランジスタのドレイン領域に接続された
第2の導電性遮光層とを含んでいても良い。
【0007】ブラックマスクパタンは個々の信号ライン
に対応したセクションを有している。ブラックマスクパ
タンは、このセクションが少なくとも信号ラインの数だ
け繰り返された形状を有している。この繰り返しセクシ
ョンは相互に電気的に切り離されている。即ち、個々の
セクションは電気的に浮遊状態にある。さらには、個々
のセクションを各画素毎に細分割して互いに電気的に分
離されたサブセクションを設けても良い。
【0008】
【作用】本発明によれば、ブラックマスクパタンは1つ
の信号ラインを含むセクションが少なくとも信号ライン
の数だけ繰り返された形状を有している。この繰り返し
セクションは相互に電気的に切り離されている。この
為、仮に信号ラインと、対応する遮光層セクションとの
間にリークが発生しても、この遮光層セクションは1つ
の信号ラインとしかオーバーラップしていないので、信
号ライン同士のショート欠陥が生じる事はない。又、ブ
ラックマスクパタンは画面全体に渡って一体的になって
いる従来例と異なり、少なくとも信号ラインの数だけ繰
り返され相互に電気的に切り離されたパタンになってい
る為、リークにより追加される負荷容量は従来に比し遥
かに小さい。さらに、各セクションを画素毎に細分割す
れば、リークにより追加される負荷容量をさらに小さく
する事ができる。
【0009】上記の説明から明らかな様に、本発明によ
れば最も発生確率の高い信号ラインと遮光層との間にリ
ークが発生したとしても動作上何ら問題のない構造とな
っている。換言すると、信号ラインと金属膜遮光層との
リークを許容できるので、層間絶縁膜の構成等に対して
特別の配慮をする必要がないという利点がある。
【0010】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる液晶表示装置の
模式的な部分断面図である。本装置は基本的構成要素と
して、画素あるいは液晶セルを構成する透明な画素電極
1及び画素を駆動する為のスイッチング用薄膜トランジ
スタ2とを備えている。各画素電極の行間には各画素の
行を選択する走査ラインあるいはゲートライン3が配置
されている。又各画素電極1の列間には画像信号を供給
する為の信号ライン4が配置されている。薄膜トランジ
スタ2のドレイン2Dが対応する画素電極1に電気接続
される一方、ソース2Sが信号ライン4に電気接続され
る。さらに、薄膜トランジスタ2のゲート電極2Gがゲ
ートライン3に接続されている。又ドレイン領域の延長
部と、誘電体膜を介して対向する蓄積容量ライン5との
間で蓄積容量が形成される。なお、ゲート電極2G及び
ゲートライン3と蓄積容量ライン5は共通の膜材料例え
ば不純物をドープした多結晶シリコン膜を用いて形成さ
れる。
【0011】かかる多層構造の形成方法を簡潔に説明す
る。まず、ガラス又は石英からなる絶縁基板6の上に、
薄膜トランジスタ2を構成する多結晶シリコン膜あるい
は第1ポリシリコン膜7が形成される。この第1ポリシ
リコン膜7の上に、ゲート絶縁膜8を介して第2ポリシ
リコン膜が堆積される。この第2ポリシリコン膜はパタ
ニングされ前述したゲートライン3及び蓄積容量ライン
5が形成される。その上には、例えばPSG膜からなる
第1層間絶縁膜9、例えばアルミニウムからなる信号ラ
イン4、例えばPSG膜からなる第2層間絶縁膜10、
例えばチタン金属からなる導電性遮光層11、例えばP
SG膜からなる第3層間絶縁膜12、例えばITO膜等
の透明導電膜からなる画素電極1が、この順序で形成さ
れる。この例では、導電性遮光層11は第2層間絶縁膜
10を介して信号ライン4の上に重ねられている。即
ち、導電性遮光層11は対応する信号ライン4から電気
的に絶縁されており浮遊状態にある。又、隣接する信号
ライン4に対応して各々設けられた導電性遮光層11は
互いに電気的に分離されている。
【0012】又、全面に対向電極13が形成されたガラ
ス等からなる他方の絶縁基板14が、前述した一方の絶
縁基板6に対向配置されている。両基板6,14の間に
液晶層15が封入されて液晶表示装置を構成する。液晶
層15は例えばツイストネマティック液晶からなる。
【0013】図2は図1に示す下側の絶縁基板6に形成
された各要素の平面形状を示している。但し、導電性遮
光層11及び画素電極1を形成する前の状態を表わして
いる。列方向に沿って信号ライン4が所定のピッチで形
成されている。信号ライン4は例えばアルミニウム薄膜
をパタニングして得られる。信号ライン4と交差する様
に行方向に沿って所定のピッチを介してゲートライン3
が形成されている。又これと平行に蓄積容量ライン5も
形成されている。これらゲートライン3及び蓄積容量ラ
イン5は前述した様に第2ポリシリコン膜をパタニング
して得られる。信号ライン4と、ゲートライン3及び蓄
積容量ライン5との交差部近傍には所定の形状にパタニ
ングされた第1ポリシリコン膜7が形成されている。な
お、この第1ポリシリコン膜及び第2ポリシリコン膜の
パタニング形状を明確にする為に図2の下側部に各々単
独で表示している。該交差部には薄膜トランジスタ2が
形成されている。トランジスタ2のソース領域2Sはコ
ンタクトホールを介して信号ライン4に接続されてお
り、ドレイン領域2Dはコンタクトホールを介して後に
画素電極に接続される事となる。又、トランジスタのチ
ャネル領域に重なる様にゲート電極2Gが設けられてい
る。ゲート電極2Gはゲートライン3の延設部分からな
る。さらに、第1ポリシリコン膜7と第2ポリシリコン
膜からなる信号蓄積ライン5とは部分的に重なってお
り、蓄積容量あるいは保持容量16を形成する。
【0014】次に、図3を参照して導電性遮光層11及
び画素電極1のパタニング形状を示す。導電性遮光層1
1は信号ライン4に沿って信号ラインを含む形状を有し
ている。異なる信号ラインを含む遮光層11のセクショ
ン同士は互いに切り離されており、電気的に分離してい
る。この時、隣接する遮光層11同士が切り離されてい
る為に遮光されない領域が残る。この領域はなるべく光
透過率の小さい層、例えばゲートライン3、蓄積容量ラ
イン5、あるいは信号ライン4の上に形成する。本例に
おいては、第2ポリシリコン膜からなるゲートライン3
の一部にパッド17を設け、隣接する遮光層11のギャ
ップをカバーする様にしている。各遮光層11は信号ラ
イン4ばかりでなくゲートライン3、蓄積容量ライン
5、薄膜トランジスタ2、保持容量16等の非画素部分
を遮蔽している。一方、画素電極1は遮光層11によっ
て被覆されていない部分に形成されるとともにトランジ
スタ2のドレインD2にコンタクトしている。画素電極
1と遮光層11は同一基板上に形成されるので、両者の
整合性に関し大きなマージンをとる必要はない。さら
に、隣接する画素電極間の分離部もゲートライン3の一
部として形成されたパッド17上に設けている。この分
離領域は非画素部分であるがパッド17の上に位置する
ので光漏れを防ぐ事ができる。
【0015】導電性遮光層11を信号ライン4毎に分離
した構成とする事により、仮に対応する信号ライン4と
導電性遮光層11との間にリークが発生しても隣接する
信号ライン同士のショート故障には至らない。従って、
点欠陥、線欠陥、コントラスト劣化等は殆んど発生せ
ず、高い歩留で液晶表示装置を作成する事ができる。
【0016】本例においては導電性遮光層11は例えば
200nmの膜厚を有するチタン金属薄膜をパタニングし
て得られる。しかしながら、本発明はこれに限られるも
のではなく十分な遮光性とコンタクト性が得られるカバ
レッジの良好な膜であれば良い。遮光性能は、可視光領
域(400nm〜700nm)において1%以下の透過率、
好ましくは0.1%以下の透過率であれば良い。材料と
しては、チタンの他に、クロム、ニッケル、タンタル、
タングステン、アルミニウム、銅、モリブデン、プラチ
ナ、パラジウム等の金属、及びこれらの合金、シリサイ
ド等を用いる事ができる。膜厚は、個々の材料により上
述した遮光性を満足するものであれば良く、一般に50
nm以上に設定される。
【0017】図4は本発明の他の実施例を示す模式的な
平面図である。図3に示す実施例と同一の構成要素につ
いては同一の参照番号を付して理解を容易にしている。
前述した図3の実施例においては、導電性遮光層のパタ
ン形状は、画素電極と薄膜トランジスタのドレイン領域
を除く、トランジスタ部、ゲートライン部、蓄積容量部
の殆んどの領域を覆っているが、本発明はこれに限られ
るものではない。図4に示す様に、各画素の周辺の少な
くとも一部を、導電性遮光層11の周辺の一部が規定す
る様にパタニングされ、且つ個々の信号ラインを含むパ
タンを有し、異なる信号ラインを含む導電性遮光層11
同士は切り離されていれば良い。
【0018】本例においては、第1遮光層11の他に導
電性の第2遮光層18が設けられている。この第2遮光
層は保持容量16を遮蔽しているとともに、薄膜トラン
ジスタ2のドレイン領域2Dと画素電極1のコンタクト
部分に介在しており接続バッファの役目も果たす。この
点に関し、図1を参照して簡単に説明する。最上層に位
置する画素電極1と最下層に位置するドレイン領域2D
とは深いコンタクトホールを介して接続されている。し
かしながら、この構造ではコンタクトホールの内部にお
いて段切れ等の故障が生じる惧れがある。この為、図4
に示す導電性の第2遮光層18を画素電極1とドレイン
領域2Dとの間に介在させ両者の間の電気的接続を確実
なものとしている。
【0019】図5に本発明のさらに他の実施例を示す。
前述した2個の実施例においては、何れも遮光層11の
平面形状が1つの信号ライン毎に分離されたパタンを有
していた。換言すると、各信号ラインに対応するセクシ
ョンが設けられていた。このセクションをさらに細かく
分割したものであっても良い。例えば、本例に示した様
に、1つの信号ライン4の一部を含む遮光層11が少な
くとも画素の数だけ繰り返された形状を有し、該繰り返
しパタンが相互に電気的に切り離されていても良い。即
ち、遮光層11は画素毎に設けられている。この様にす
れば、仮に1個の導電性遮光層11が信号ライン4とシ
ョートしても、増加する負荷容量の大きさは図3及び図
4に示した実施例に比べてさらに小さくなる。
【0020】図6にさらに別の実施例を示す。理解を容
易にする為に先の実施例と同一の構成要素については同
一の参照番号を付している。先の実施例と異なる点は、
保持容量が形成されておらず従って蓄積容量ラインがな
い。この場合には、導電性遮光層11はより単純な形状
となり、信号ライン4、パッド17を除くゲートライン
3、ドレイン領域D2を除く薄膜トランジスタ2の部分
を被覆している。
【0021】以上に説明した実施例においては、ゲート
ラインの一部や、薄膜トランジスタのドレイン領域や、
場合によっては信号ラインの一部に遮光層によってマス
クされない間隙部が生じ得る。この為、上述した実施例
においてはポリシリコン膜など光透過率の小さい層の一
部を利用してこの間隙部を遮光していた。しかしなが
ら、本発明はこれに限られるものではなく、TFT基板
もしくは対向基板上に別の遮光層を設けても良い。対向
基板に設ける場合、遮光層は金属等からなる導電性膜で
も、あるいは有機材料膜であっても良い。この場合、対
向基板に設けられた追加の遮光層は補助的なパタンであ
るので、特にマージン等を考慮する必要はなく、画素の
開口率はTFT基板側に設けられた導電性遮光層で決定
される。
【0022】又、上述した種々の実施例においては、T
FT基板上にはカラーフィルタは形成されておらず導電
性の遮光層のみが設けられていた。しかしながら、本発
明はこれらの実施例に限られるものではなく、カラーフ
ィルタを形成しても良い。この場合、もちろん画素電極
はカラーフィルタの上に重ねられる。
【0023】さらに、上述した実施例においては、薄膜
トランジスタのチャネル領域は第1ポリシリコンで形成
され、ゲート電極及びゲートラインは第2ポリシリコン
で形成され、信号ラインはアルミニウム薄膜で形成され
ていた。しかしながら、本発明はこれに限られるもので
はなく、例えば薄膜トランジスタのチャネル領域あるい
は半導体層は例えばアモルファスシリコンを用いても良
い。ゲート電極及びゲートラインは例えばシリサイド、
ポリサイド、あるいはタンタル、アルミニウム、クロム
等の金属を用いても良い。信号ラインは、例えばアルミ
ニウムに代えてタンタル、クロム、モリブデン、ニッケ
ル等の金属材料を用いる事ができる。
【0024】加えて、上述した実施例においては、薄膜
トランジスタはプレーナ型構造を有していた。しかしな
がら、本発明はこれに限られるものではなく正スタガ型
又は逆スタガ型の何れであっても良く、アクティブマト
リクスタイプ液晶表示装置に広く適用可能である事は勿
論である。
【0025】
【発明の効果】以上説明した様に、本発明においては、
導電性遮光層の平面形状は、1つの信号ラインを含むパ
タンが少なくとも信号ラインの数だけ繰り返された形状
を有し、該繰り返しパタンは相互に電気的に切り離され
ている為、最も発生確率の高い信号ラインと遮光層との
間のリークを許容する事ができる。これにより、層間絶
縁膜を多層化する等の煩雑な工程を必要としないばかり
か、欠陥の発生やコントラスト劣化を抑制し、歩留を向
上させる事が可能になるという効果がある。
【図面の簡単な説明】
【図1】本発明にかかる液晶表示装置の基本的な構成を
示す部分断面図である。
【図2】本発明の一実施例に関し導電性遮光層及び画素
電極形成前の状態を示す要部平面図である。
【図3】同じく、導電性遮光層及び画素電極を形成した
後の完成状態を示す要部平面図である。
【図4】本発明の他の実施例を示す要部平面図である。
【図5】本発明のさらに他の実施例を示す要部平面図で
ある。
【図6】本発明のさらに別の実施例を示す要部平面図で
ある。
【図7】アクティブマトリクスタイプ液晶表示装置の一
般的な等価回路を示す回路図である。
【図8】従来のTFT基板の一例を示す平面図である。
【符号の説明】
1 画素電極 2 薄膜トランジスタ 2D ドレイン領域 2G ゲート電極 2S ソース領域 3 ゲートライン 4 信号ライン 5 蓄積容量ライン 6 絶縁基板 7 第1ポリシリコン膜 8 ゲート絶縁膜 9 第1層間絶縁膜 10 第2層間絶縁膜 11 導電性遮光層 12 第3層間絶縁膜 13 対向電極 14 絶縁基板 15 液晶層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 信号ラインと走査ラインとの交差部分に
    配置された画素電極を制御する薄膜トランジスタを有す
    る一方の基板と、この基板に対向配置された他方の基板
    と、両方の基板間に挟持された液晶層とからなる液晶表
    示装置において、 少なくとも前記画素電極以外の部分に形成されており且
    つ平面的に見て重なった信号ラインから電気的に絶縁さ
    れるとともに、隣接する信号ラインの間に関しては電気
    的に分離された導電性遮光層を設ける事を特徴とする液
    晶表示装置。
  2. 【請求項2】 前記導電性遮光層が画素ごとに分割され
    ている事を特徴とする請求項1記載の液晶表示装置。
  3. 【請求項3】 信号ラインと走査ラインとの交差部分に
    配置された画素電極を制御する薄膜トランジスタを有す
    る一方の基板と、この基板に対向配置された他方の基板
    と、両方の基板間に挟持された液晶層とからなる液晶表
    示装置において、 少なくとも前記画素電極以外の部分に形成されており且
    つ平面的に見て重なった信号ラインから電気的に絶縁さ
    れるとともに、隣接する信号ラインの間に関しては電気
    的に分離された第1の導電性遮光層と、前記薄膜トラン
    ジスタのドレイン領域に接続された第2の導電性遮光層
    を設けた事を特徴とする液晶表示装置。
JP35480491A 1991-12-19 1991-12-19 液晶表示装置 Pending JPH05173183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35480491A JPH05173183A (ja) 1991-12-19 1991-12-19 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35480491A JPH05173183A (ja) 1991-12-19 1991-12-19 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH05173183A true JPH05173183A (ja) 1993-07-13

Family

ID=18440018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35480491A Pending JPH05173183A (ja) 1991-12-19 1991-12-19 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH05173183A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152048A (ja) * 1993-11-30 1995-06-16 Sanyo Electric Co Ltd 液晶表示装置
JPH0943639A (ja) * 1995-07-31 1997-02-14 Sony Corp 透過型表示装置
JPH10123567A (ja) * 1996-10-17 1998-05-15 Sony Corp 液晶表示素子用薄膜トランジスタアレイ
JPH10186399A (ja) * 1996-12-20 1998-07-14 Sony Corp 液晶装置
WO1999043028A1 (en) 1998-02-23 1999-08-26 Cambridge Display Technology Ltd. Display devices
JP2000206562A (ja) * 1999-01-08 2000-07-28 Sony Corp 液晶表示装置
JP2005031631A (ja) * 2003-07-07 2005-02-03 Au Optronics Corp 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ
JP2005202336A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 電気光学装置及び電子機器
US7545449B2 (en) 2003-03-07 2009-06-09 Casio Computer Co., Ltd. Liquid crystal display device having auxiliary capacitive electrode
JP2010009070A (ja) * 2009-10-13 2010-01-14 Seiko Epson Corp 電気光学装置及び電子機器
JP2012022335A (ja) * 2011-10-03 2012-02-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013157611A (ja) * 2013-02-27 2013-08-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013235279A (ja) * 2005-10-14 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014078023A (ja) * 2013-11-29 2014-05-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014081645A (ja) * 2013-11-29 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US11451651B2 (en) * 2018-06-13 2022-09-20 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display assembly of electronic device and electronic device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152048A (ja) * 1993-11-30 1995-06-16 Sanyo Electric Co Ltd 液晶表示装置
JPH0943639A (ja) * 1995-07-31 1997-02-14 Sony Corp 透過型表示装置
JPH10123567A (ja) * 1996-10-17 1998-05-15 Sony Corp 液晶表示素子用薄膜トランジスタアレイ
JPH10186399A (ja) * 1996-12-20 1998-07-14 Sony Corp 液晶装置
WO1999043028A1 (en) 1998-02-23 1999-08-26 Cambridge Display Technology Ltd. Display devices
US6518700B1 (en) 1998-02-23 2003-02-11 Cambridge Display Technology Limited Organic light-emitting devices
JP2000206562A (ja) * 1999-01-08 2000-07-28 Sony Corp 液晶表示装置
US7545449B2 (en) 2003-03-07 2009-06-09 Casio Computer Co., Ltd. Liquid crystal display device having auxiliary capacitive electrode
JP2005031631A (ja) * 2003-07-07 2005-02-03 Au Optronics Corp 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ
JP4529450B2 (ja) * 2004-01-19 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005202336A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 電気光学装置及び電子機器
US8885114B2 (en) 2005-10-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2013235279A (ja) * 2005-10-14 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
US9773818B2 (en) 2005-10-14 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US11296124B2 (en) 2005-10-14 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11901370B2 (en) 2005-10-14 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4530105B2 (ja) * 2009-10-13 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2010009070A (ja) * 2009-10-13 2010-01-14 Seiko Epson Corp 電気光学装置及び電子機器
JP2012022335A (ja) * 2011-10-03 2012-02-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013157611A (ja) * 2013-02-27 2013-08-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014078023A (ja) * 2013-11-29 2014-05-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014081645A (ja) * 2013-11-29 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US11451651B2 (en) * 2018-06-13 2022-09-20 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display assembly of electronic device and electronic device

Similar Documents

Publication Publication Date Title
KR100408793B1 (ko) 액티브매트릭스형표시장치
JP3307181B2 (ja) 透過型表示装置
US6259200B1 (en) Active-matrix display apparatus
KR940004322B1 (ko) 액정표시장치 및 그 제조방법
US5995175A (en) Liquid crystal display and a method for manufacturing the same
JP3401589B2 (ja) Tftアレイ基板および液晶表示装置
US20060091391A1 (en) Thin film transistor array panel and liquid crystal display including the panel
JPH05173183A (ja) 液晶表示装置
JP3307144B2 (ja) 表示装置
JPH0359522A (ja) 液晶表示装置
JP3657702B2 (ja) 液晶表示装置
JP3143996B2 (ja) 液晶表示装置
JPH07159811A (ja) 液晶表示装置
JP2870072B2 (ja) 液晶表示装置
JPH0815711A (ja) アクティブマトリクス基板
JPH0772506A (ja) 薄膜トランジスタパネル
JP3251039B2 (ja) 液晶表示装置
JP4946250B2 (ja) 液晶表示装置
JPH05216067A (ja) 薄膜トランジスタアレイ
JPH0611734A (ja) 液晶表示装置
JPH05196950A (ja) 液晶表示装置
JP3279929B2 (ja) 液晶表示装置
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JPH04140725A (ja) 薄膜トランジスタアレイ基板およびその製造方法
JP2968269B2 (ja) 液晶表示装置の製造方法