JP2005031631A - 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ - Google Patents

非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ Download PDF

Info

Publication number
JP2005031631A
JP2005031631A JP2004097259A JP2004097259A JP2005031631A JP 2005031631 A JP2005031631 A JP 2005031631A JP 2004097259 A JP2004097259 A JP 2004097259A JP 2004097259 A JP2004097259 A JP 2004097259A JP 2005031631 A JP2005031631 A JP 2005031631A
Authority
JP
Japan
Prior art keywords
main
shielding
gap
auxiliary
shielding structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004097259A
Other languages
English (en)
Inventor
Fang-Chen Luo
方禎 羅
Kuen-Wen Hu
冠▼ぶん▲ 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2005031631A publication Critical patent/JP2005031631A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Abstract

【課題】 本発明は赤、緑と青のカラーフィルターが剥がれるのを防ぎ、遮光構造から生じる応力を減少したフラットパネルディスプレイを提供する。
【解決手段】複数のスキャンラインと複数のシグナルラインが交叉し、複数の画素領域を定義し、前記画素領域とギャップに実質的に対応する複数のメインスペーサを有するメインの遮蔽構造を含み、各ギャップは実質的に前記スキャンラインまたは前記シグナルラインのうちの1つに対応し、各メインスペーサは少なくとも1つの前記ギャップに接続され、各ギャップは二つの隣接したメインスペーサに接続され、および、前記ギャップに対応する複数の補助遮蔽構造を含むフラットパネルディスプレイ。
【選択図】 図1

Description

本発明は、フラットパネルディスプレイに関し、特に、非マトリックスの遮光構造を備えた液晶ディスプレイに関するものである。
液晶ディスプレイは、低電力消費、軽量、薄い側面、低駆動電圧の利点を備えたフラットパネルディスプレイで周知の形態である。一般に液晶ディスプレイでは、液晶層は、ガラス基板のような二つの透明基板の間に設置され、その2つの透明基板のうちの1つは、例えば薄膜トランジスタ(TFTs)のようなスイッチ装置が提供されている。液晶ディスプレイのディスプレイエリアでは、画素エリアのアレイは、横に拡張したスキャンラインと縦に拡張したシグナルラインによって定義されている。各画素エリアは薄膜トランジスタと画素電極とを有している。
図23は従来の薄膜トランジスタの液晶ディスプレイを示す断面図である。下側の基板には、エッチストッパー逆スタガ型(etch stopper inverse staggerd type)の薄膜トランジスタ15が下側ガラス基板の一部に配置され、インジウムスズ酸化物(ITO)でできた画素電極8が下側ガラス基板1の他の一部に配置されている。薄膜トランジスタ15を保護する保護層9は、薄膜トランジスタ15の上に配置されている。薄膜トランジスタ15はゲート2a、ソース7aおよびドレイン7bを有している。絶縁層3は画素電極8と蓄積電極2bの間に配置され、蓄電器17を形成する。数字4はアクティブ領域を示し、数字5はエッチストッパーで、数字6はオーム抵抗のコンタクト層を示している。
上側の基板には、ブラックマトリックス12が上側ガラス基板11の一部に配置されている。赤、緑、青のカラーフィルター層13は、画素電極に対応して上側ガラス基板の他の一部に配置されている。インジウムスズ酸化物(ITO)でできたコモン電極14は、ブラックマトリックス12とカラーフィルター層13の上に配置されている。
上側ガラス基板の上に配置されている遮光構造は、マトリックスに配置された開口を有し、遮光構造で開口と並べられた各画素電極とともに下側ガラス基板の上の薄膜トランジスタアレイに並べられ、各画素電極の端は、遮光構造の周辺によって重ねられている(特許文献1、2参照)。遮光膜の形状は、光を伝送できるように格子状となっている(特許文献3参照)。
図24に見られるように、ブラックマトリックス12、すなわち格子状パターンにある遮光部分は、ハッチングで示され、開孔部18、すなわち光透過部分は白で示されている。ブラックマトリックス12は、原色の赤、緑、青の各色画素のディスプレイ部の周辺を陰にし、互いに隣接したカラーフィルター13による各色のにじみを防ぐことで、混色を防ぐことができる。ブラックマトリックス12は通常、カラー表示のコントラストを改善させ、ディスプレイの品質を増進させるために用いられる。
しかし、上側基板にクロムを含んだブラックマトリックス12は、上側基板を形成する時、ブラックマトリックスとガラス基板、ブラックマトリックスとカラーフィルターの熱膨張係数の差によって大きな圧力を受ける。赤、緑と青のカラーフィルターは、上側基板を製造する時と、ブラックマトリックスから離される時に必要とされる熱サイクルによって引き起こされる応力で剥がれる可能性がある。
米国特許5、561、440号 米国特許6、064、358号 米国特許6、424、394号
上記課題を解決するため、本発明の課題は赤、緑と青のカラーフィルターが剥がれるのを防ぐフラットパネルディスプレイを提供する。本発明のもう1つの課題は、遮光構造から生じる応力を減少したフラットパネルディスプレイを提供することにある。
本発明は非マトリックスの遮光構造を備えたフラットパネルを提供する。非マトリックスの遮光構造は、前記画素領域に実質的に対応する複数のメインスペーサと複数のギャップを有し、各ギャップは実質的に前記スキャンラインまたは前記シグナルラインのうちの1つに対応し、各メインスペーサは少なくとも1つの前記ギャップに接続され、各ギャップは二つの隣接したメインスペーサに接続されるものである。
本発明は、液晶層が第1と第2基板の間に配置されるフラットパネルディスプレイを提供する。第1基板は、互いに交叉して複数の画素領域を定義する複数のスキャンラインと複数のシグナルライン、前記画素領域に配置される複数の画素電極、前記シグナルラインと前記画素電極の間に配置され、前記画素電極に重なる複数のストライプ状遮蔽層、および複数の補助遮蔽構造を含むものである。
第2基板は、前記画素領域と複数のギャップに実質的に対応する複数のメインスペーサを有し、各ギャップが前記スキャンラインまたは前記シグナルラインのうちの1つに実質的に対応し、各メインスペーサが少なくとも1つの前記ギャップに接続され、各ギャップは二つの隣接したメインスペーサに接続されてなるメインの遮蔽構造、前記補助遮蔽構造が前記ギャップに対応するのを含むものである。
本発明は、フラットパネルディスプレイを提供する。画素ユニットは、第1方向に相互に並列する第1と第2スキャンライン、第2方向に相互に並列し、前記第1と前記第2スキャンラインとともに、画素領域を定義する第1と第2シグナルライン、前記画素領域に実質的に対応するメインスペーサと前記メインスペーサに隣接するメインスペーサに接続されるギャップを有するメインの遮蔽構造、および前記メインの遮蔽構造を部分的に覆うために前記ギャップの下に配置される補助遮蔽構造を含むものである。
具体的には、本発明のフラットパネルディスプレイは、互いに交叉して複数の画素領域を定義する複数のスキャンライン及び複数のシグナルラインと、前記画素領域に実質的に対応する複数のメインスペーサと複数のギャップとを有し、各ギャップは実質的に前記スキャンラインまたは前記シグナルラインのうちの1つに対応し、各メインスペーサは少なくとも1つの前記ギャップに接続され、各ギャップは二つの隣接したメインスペーサに接続されてなるメインの遮蔽構造と、前記ギャップに対応する複数の補助遮蔽構造とを含むことを特徴とする。前記画素領域に配置される画素電極を更に含むものであることが好ましい。複数のストライプ状遮蔽層は前記シグナルラインと前記画素電極の間に配置され、前記画素電極と前記メインの遮蔽構造を覆うようになっている好ましい。この場合、前記シグナルラインに実質的に対応する第1部の前記ギャップに対応し、前記シグナルラインと前記メインの遮蔽構造に部分的に重なり、前記ストライプ状遮蔽層に接続する複数の第1補助遮蔽層を含む第1部の前記補助遮蔽構造と、前記スキャンラインに実質的に対応する第2部の前記ギャップに対応し、前記画素電極と前記メインの遮蔽構造に部分的に重なり、前記スキャンラインに接続する複数の第2補助遮蔽層を含む第2部の前記補助遮蔽構造とを備えることが望ましい。そして、前記スキャンラインに隣接し、前記第2部の前記ギャップに対応する複数のコンデンサを更に含むことが好ましい。
そして、本発明に係るフラットパネルディスプレイは、前記シグナルラインに実質的に対応する第1部の前記ギャップに対応し、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なり、前記シグナルラインに接続する複数の第3補助遮蔽層を含む第1部の前記補助遮蔽構造と、前記スキャンラインに実質的に対応する第2部の前記ギャップに対応し、前記画素電極と前記メインの遮蔽構造に部分的に重なり、前記スキャンラインに接続する複数の第2補助遮蔽層を含む第2部の前記補助遮蔽構造とを備えることが望ましい。この場合、前記スキャンラインに隣接し、前記第2部の前記ギャップに対応する複数のコンデンサを更に含むことが好ましい。
また、本発明に係るフラットパネルディスプレイは、前記シグナルラインに実質的に対応する第1部の前記ギャップに対応し、相互に重なる複数の第1と第3補助遮蔽層を含み、第1補助遮蔽層は、前記シグナルラインと前記メインの遮蔽構造に部分的に重なり、前記ストライプ状遮蔽層に接続し、第3補助遮蔽層は、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なり、前記シグナルラインに接続する第1部の前記補助遮蔽構造と、前記スキャンラインに実質的に対応する第2部の前記ギャップに対応し、前記画素電極と前記メインの遮蔽構造に部分的に重なる複数の第2補助遮蔽層を含み、前記スキャンラインに接続する第2部の前記補助遮蔽構造とを備えることが好ましい。この場合、前記スキャンラインに隣接し、前記第2部の前記ギャップに対応する複数のコンデンサを更に含むことが好ましい。
本発明における前記補助遮蔽構造は、前記シグナルラインに実質的に対応する前記ギャップに対応し、前記シグナルラインと前記メインの遮蔽構造に部分的に重なる複数の第1補助遮蔽層を含み、前記ストライプ状遮蔽層に接続することが好ましく、或いは、前記補助遮蔽構造は、前記シグナルラインに実質的に対応する前記ギャップに対応し、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なる複数の第3補助遮蔽層を含み、前記シグナルラインに接続することが好ましく、または、前記補助遮蔽構造は、前記シグナルラインに実質的に対応する前記ギャップに対応し、相互に重なる複数の第1と第3補助遮蔽層を含み、第1補助遮蔽層は、前記シグナルラインと前記メインの遮蔽構造に部分的に重なり、前記ストライプ状遮蔽層に接続し、第3補助遮蔽層は、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なり、前記シグナルラインに接続することが好ましい。
本発明における前記ギャップは、前記スキャンラインに実質的に対応し、前記メインの遮蔽構造は、複数の魚の骨形スペーサによって物理的に互いに分離された、複数の魚の骨形遮蔽層を含み、且つ、前記シグナルラインと並列し、各魚の骨形スペーサは前記メインスペーサと前記ギャップより構成されることが望ましく、或いは、前記ギャップは前記スキャンラインに実質的に対応し、前記メインの遮蔽構造は、複数の魚の骨形スペーサによって物理的に互いに分離された複数の魚の骨形遮蔽要素を含み、且つ、前記スキャンラインと並列し、各魚の骨形スペーサは前記メインスペーサと前記ギャップより構成されることが望ましい。
本発明に係るフラットパネルディスプレイは、複数のコモン電極と、前記コモン電極の間に配置される画素電極と、および前記コモン電極に接続され、不透明材料より構成されるコモン電極ラインとを更に含み、前記ギャップの下に位置する前記コモン電極ラインは前記補助遮蔽構造であることが好ましい。
また、別の本発明に係るフラットパネルディスプレイは、互いに交叉して複数の画素領域を定義する複数のスキャンラインと複数のシグナルライン、前記画素領域に配置される複数の画素電極、前記シグナルラインと前記画素電極の間に配置され、前記画素電極に重なる複数のストライプ状遮蔽層、および複数の補助遮蔽構造を含む第1基板と、前記画素領域と複数のギャップに実質的に対応する複数のメインスペーサを有し、各ギャップが前記スキャンラインまたは前記シグナルラインのうちの1つに実質的に対応し、各メインスペーサが少なくとも1つの前記ギャップに接続され、各ギャップは二つの隣接したメインスペーサに接続されてなるメインの遮蔽構造、および前記メインの遮蔽構造に配置されるカラーフィルターを含む第2基板と、前記第1と前記第2基板の間で密閉される液晶とからなり、前記補助遮蔽構造が前記ギャップに対応することを特徴とする。
さらに、他の本発係るフラットパネルディスプレイは、第1方向に相互に並列する第1と第2スキャンライン、第2方向に相互に並列し、前記第1及び第2スキャンラインとともに、画素領域を定義する第1及び第2シグナルライン、前記画素領域に実質的に対応するメインスペーサと前記メインスペーサに隣接するメインスペーサに接続されるギャップを有するメインの遮蔽構造、および、前記メインの遮蔽構造を部分的に覆うために前記ギャップの下に配置される補助遮蔽構造を含むことを特徴とする。前記ギャップは前記第1スキャンラインの上に配置され、第1画素電極は前記メインスペーサの下に配置され、第2画素電極は前記隣接するメインスペーサの下に配置され、前記第1と前記第2画素電極は前記第1シグナルラインによってコントロールされることが好ましい。この場合、前記第1スキャンラインに隣接し、前記ギャップに対応しているコンデンサを含むことが好ましい。また、補助遮蔽構造は前記第1スキャンラインに隣接するようにすることが望ましい。
そして、前記ギャップは前記第1シグナルラインの上に配置され、第1画素電極は前記メインスペーサの下に配置され、第2画素電極は前記隣接するメインスペーサの下に配置され、前記第1及び第2画素電極は前記第1スキャンラインによってコントロールされることが望ましい。この場合、前記第1シグナルラインの両側にある第1と前記第2ストライプ状遮蔽層、および 前記補助遮蔽構造を構成し、前記第1シグナルラインと前記メイン遮蔽構造に部分的に重なり、前記第1及び第2ストライプ状遮蔽層にそれぞれ接続する第1及び第2補助遮蔽層を更に含むことが好ましく、或いは、前記第1シグナルラインの両側にある第1及び第2ストライプ状遮蔽層、および前記補助遮蔽構造を構成し、前記第1及び第2ストライプ状遮蔽層と前記メイン遮蔽構造に部分的に重なり、前記第1シグナルラインに接続する第1及び第2補助遮蔽層を更に含むことが好ましく、または、前記第1シグナルラインの両側にある第1と前記第2ストライプ状遮蔽層、および前記補助遮蔽構造を構成する第1と第2、第3と第4補助遮蔽層を含み、前記第1と第2補助遮蔽層は前記メイン遮蔽構造に重なり、前記第1と前記第2ストライプ状遮蔽層にそれぞれ接続し、前記第3と前記第4補助遮蔽層は前記メイン遮蔽構造に重なり、前記第1シグナルラインに接続し、前記第1と第2補助遮蔽層は前記第3と第4補助遮蔽層に重なるようにすることが好ましい。。
本発明は、上側基板を製造している間、遮光構造からの圧力を減少するために、非マトリックスの遮光構造を提供する。本発明に用いられる液晶ディスプレイ装置(液晶パネル)は、特に制限されず、ディスプレイは反射型、透過型、投影型または半透過型のタイプによることができ、最小ディスプレイユニットの各画素に形成された駆動原理は薄膜トランジスタ、MIM(metal insulator metal)またはこれらと類似のものによることができ、改善された画像品質と優れた解像度をディスプレイに実現することができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
本発明に基づいた液晶ディスプレイの遮光構造を説明する前に、図面を参照しながら本発明に用いられる液晶ディスプレイ装置の一般的な構造を説明する。
実施例1では、駆動原理である薄膜トランジスタの透過型液晶ディスプレイを具体例に挙げ、以下に詳細を説明する。図1は、本発明の実施例1についての液晶ディスプレイの画素領域における平面図である。図2、図3、図4は、それぞれ図1のカットラインA−A’、B−B’、C−C’に沿って取り上げた断面図である。図7は、図1の画素領域の上側透明基板に配置されているメインの遮蔽構造を表す平面図を示している。
図5は、複数の隣接したディスプレイ画素の魚の骨形遮蔽要素の平面図で、図6は、複数の隣接したディスプレイ画素の魚の骨形層の間にある魚の骨形スペーサの平面図である。図2〜図4に見られるように、液晶ディスプレイは上側基板562と下側基板561を含み、液晶557は上側基板562と下側基板561の間のスペースに密閉され、照明源564は下側基板561の後ろに設置される。
図1と図2〜図4に見られるように、下側基板561の1つの画素エリアには、透明基板556、薄膜トランジスタ510、方向Xに伸びているスキャンライン501Aと501B、方向Yに伸びているシグナルライン500Aと500B、点線に示された画素電極554、ストライプ状遮蔽層551Aと551Bと補助遮蔽層509A、509B、519Aと519Bを含む。スキャンライン501Aと501Bとシグナルライン500Aと500Bは、画素エリアを定義し、図1に見られる点線で囲まれた画素電極554は、画素エリアのメイン部分に形成される。画素電極554は、画素エリアの1つのコーナーで、スキャンライン501Bとシグナルライン500Bと一体に実質的に形成された薄膜トランジスタ510によってコントロールされる。
下側基板561に関しては、左のストライプ状遮蔽層551Aは、左のシグナルライン500Aと画素電極554の間に形成され、画素電極554の周囲に部分的に重なる。また、右のストライプ状遮蔽層551Bは、右のシグナルライン500Bと画素電極554の間に形成され、画素電極554の周囲に部分的に重なる。左側に見られるように、例えば補助遮蔽層509Aと519Aから構成された左の補助遮蔽構造は、シグナルライン500Aとストライプ状遮蔽層551Aの間に形成され、その間の漏電を防止する。
また、左の補助遮蔽層は隔絶した遮蔽構造529よりなることができ、ストライプ状遮蔽層551Aとシグナルライン500Aに重なり(図10に見られるように)、遮蔽構造509’(図11に見られる)は、シグナルライン500Aに重なり、ストライプ状遮蔽層551Aに接続する。遮蔽構造519’ (図12に見られる)は、ストライプ状遮蔽層551Aに重なり、シグナルライン500Aに接続するか、または二つの補助構造はそれぞれストライプ状遮蔽層551Aとシグナルライン500Aに接続される。以下は本実施例と図表に基づいて説明する。
図1と図3に見られるように、左の補助遮蔽構造は、補助遮蔽層509Aと519Aより構成される。補助遮蔽層509Aは、ストライプ状遮蔽層551Aに接続し、補助遮蔽層519Aは、シグナルライン500Aに接続し、相互に重なり合う。右の補助遮蔽層は、補助遮蔽層509Bと519Bより構成される。補助遮蔽層509Bはストライプ状遮蔽層551Bに接続し、補助遮蔽層519Bはシグナルライン500Bに接続し、相互に重なり合う。
補助遮蔽層509A、509B、519Aと519Bは、状況に応じた補助で、それらは上側基板562で形成されたメインの遮蔽構造559で特定の魚の骨形スペーサと重なるようにデザインされている。上側基板562は、透明のコモン電極563、メインの遮蔽構造559と3つの原色の赤、緑、青のカラーフィルター560を含む。図2〜図4では、サブフィルターRは、例として画素エリアに示される。
透明基板558に配置されたメインの遮蔽構造559は、いくつかの画素エリアとともに図5と図6に示される。メインの遮蔽構造559を形成するのに用いられる材料は、金属または樹脂といった、いかなる遮光材料でも採用することができる。メインの遮蔽構造559は、複数の魚の骨形遮蔽要素559Aより構成され、魚の骨形スペーサ508によって物理的に互いに分離され、方向Xに並列する。
各魚の骨形遮蔽要素559Aは、方向Xに伸びた中央棒559Bを含み、スキャンライン501を覆い、中央棒559Bの両側から複数の枝559Cが垂直に伸びている。魚の骨形スペーサ508は複数のギャップ508Sとメインスペーサ508Lを含む。各ギャップ508Sは、2つの隣接した魚の骨形遮蔽要素559Aに属する隣接した枝559Cの間の最も近いエリアとなる。ギャップ508Sは、メインの遮蔽構造559が製造中に圧縮または引っ張られている間、局部的な圧力が蓄積されるのを防ぐためのスペースを提供する。この魚の骨形遮蔽要素559Aの分離は、上側基板562の製造の間、液晶ディスプレイパネル全体にかかる熱応力を防ぐためのスペースを提供する。
より詳細な説明をするために、図1と図7に画素エリアを示す。魚の骨形遮蔽要素559Aは、更に559Aと559Aと呼び、枝559Cは更に559Cと559Cと呼び、ギャップ508Sは更に、508Sと508Sと呼ぶ。図7は、光透過の画素エリア508Lを定義する2つの隣接した魚の骨形遮蔽要素559Aと559Aの一部のみを示し、これらは、魚の骨形スペーサ508のメインスペーサのうちの1つで、下側基板561で画素電極554に対応する。魚の骨形遮蔽要素559Aと559Aは、魚の骨形スペーサ508によって分離され、メインスペーサ508Lが対応する画素電極554のメイン部分は、魚の骨形遮蔽要素559Aの2つの隣接した枝559Cと559Cと、魚の骨形遮蔽要素559Aの2つの隣接した枝559Cと559Cによって定義される。
画素エリア内で、左の枝559Cはシグナルライン500Aの一部に重なり、右の枝559Cはシグナルライン500Bの一部に重なる。よって左のギャップ508Sは左のシグナルライン500Aの一部を露出し、右のギャップ508Sは右のシグナルライン500Bの一部を露出する。左の補助遮蔽層509Aと519Aはギャップ508Sに対応し、図8に見られるように、部分的に枝559Cに重なる。右の補助遮蔽層509Bと519Bはギャップ508Sに対応し、部分的に枝559Cに重なる。
ストライプ状遮蔽層551Aと551Bと補助遮蔽層509Aと509Bはシグナルライン500Aと500Bより低い位置に配置される。例えば、ストライプ状遮蔽層551Aと551Bと補助遮蔽層509Aと509Bは、スキャンライン501Aと501Bと第1金属層(M1)とから形成され、シグナルライン500Aと500Bと補助遮蔽層519Aと519Bは、第2金属層(M2)から形成される。ストライプ状遮蔽層551Aと551B、補助遮蔽層509Aと509Bとスキャンライン501Aと501Bが第1金属層(M1)に形成された後、ゲート絶縁層555がその上に形成され、第1金属層(M1)を覆う。シグナルライン500Aと500Bと補助遮蔽層519Aと519Bは、次に第2金属層(M2)に形成され、ゲート絶縁層555の上に配置される。保護層550はその後、画素電極554を形成する前に形成される。
図9に示されるいくつかの画素エリアについて説明する。遮光構造はメインの遮蔽構造559、ストライプ状遮蔽層551とストライプ遮蔽層551に接続する補助遮蔽層509と、シグナルライン500に接続する補助遮蔽層519を含む。
メインの遮蔽構造559は、画素電極554を通過する光の送信を許し、ストライプ状遮蔽層551と相まって作動するもので、補助遮蔽層509と519は、対応する画素電極554を通過しない光をブロックする。
実施例2では、薄膜トランジスタの透過型液晶ディスプレイを駆動原理とする具体的な例を詳細に説明する。図13は、本発明の実施例2における液晶ディスプレイの画素領域の平面図である。図14、図15と図16は、ぞれぞれ図13のカットラインA−A’、B−B’、C−C’に沿って取り上げた断面図である。図18は、図13の画素領域の上側透明基盤に配置された二つの隣接した魚の骨形遮蔽層の一部のみを示す平面図である。
図17は、複数の隣接したディスプレイ画素の魚の骨形遮蔽層の平面図で、図19は、液晶ディスプレイの複数の隣接したディスプレイ画素領域の平面図である。図14〜図16に見られるように、液晶ディスプレイは上基板662、下基板661を含み、液晶657は上側基板662と下側基板661の間のスペースで密閉され、照明源664は下側基板661の後ろに設置される。
図13と図14〜図16に見られるように、下側基板661の1つの画素エリアには、透明基板656、薄膜トランジスタ610、方向Xに伸びているスキャンライン601Aと601B、方向Yに伸びているシグナルライン600Aと600B、点線で示された画素電極654、ストライプ状遮蔽層651Aと651Bと補助遮蔽層639A、639Bを含む。スキャンライン601Aと601Bとシグナルライン600Aと600Bは、画素エリアを定義し、点線のある図1に見られる画素電極654は、画素エリアのメイン部分に形成される。画素電極654は、画素エリアの1つのコーナーで、スキャンライン601Bとシグナルライン600Bと一体に実質的に形成された薄膜トランジスタ610によってコントロールされる。下側電極のコンデンサ605は、スキャンライン601Aと601Bに隣接して形成され、上側電極のコンデンサ606は、保護層650で開孔607を通って画素電極654に接続されるように形成される。
下側基板661については、左のストライプ遮蔽層651Aは、左のシグナルライン600Aと画素電極654の間に形成され、画素電極654の周囲を部分的に覆う。また、右のストライプ遮蔽層651Bは、右のシグナルライン600Bと画素電極654の間に形成され、画素電極654の周囲を部分的に覆う。示されている画素電極654と連動するコンデンサ電極639Aは、スキャンライン601Aと形成され、画素電極654を部分的に覆うことで、スキャンライン601Aと画素電極654の間の漏電を防ぐ。
例えばスキャンライン601Bに接続した補助遮蔽層639Bから構成された補助遮蔽構造は、スキャンライン601Bと画素電極654の間に形成され、その間の漏電を防止する。もう1つの補助遮蔽層639Aは、スキャンライン601Aと一部のみに示された上側の画素電極654の間に形成され、漏電を防止する。また、補助遮蔽層は隔絶した遮蔽構造によることができ、画素電極654とスキャンライン601Bに重なる。
図13と図14〜図16に見られるように、補助遮蔽構造は、補助遮蔽層639Aと639Bより構成され、スキャンライン601Aと601Bにそれぞれ接続し、それらに対応する画素電極654に重なる。補助遮蔽層639Aと639Bは、状況に応じて補足的で、上側基板662で形成されたメインの遮蔽構造659に、一定の魚の骨形スペーサと重なるようにデザインされている。上側基板662は、透明のコモン電極663、メインの遮蔽構造659と3つの原色の赤、緑、青のカラーフィルター660を含む。図14〜図16では、サブフィルターRは、例として画素エリアに示される。
透明基板658に配置されたメインの遮蔽構造659は、いくつかの画素エリアとともに図17に示される。メインの遮蔽構造659を形成するのに用いられる材料は、金属または樹脂といった、いかなる遮光材料でも採用可能である。メインの遮蔽構造659は、複数の魚の骨形遮蔽要素659Aより構成され、魚の骨形スペーサ608によって物理的に互いに分離され、方向Yに並列する。
図17に見られるように、各魚の骨形遮蔽層659Aは、方向Yに伸びた中央棒659Bを含み、シグナルライン600を覆い、中央棒659Bの両側から複数の枝659Cが垂直に伸びている。魚の骨形スペーサ608は複数のギャップ608Sとメインスペーサ608Lを含む。各ギャップ608Sは、2つの隣接した魚の骨形遮蔽要素659Aに属する隣接した枝659Cの間に最も近いエリアとなる。ギャップ608Sは、製造時の圧縮または引っ張られている間に、メインの遮蔽構造659が局部的な圧力が蓄積されるのを防ぐためにスペースを提供する。この魚の骨形遮蔽要素659Aの分離は、上側基板662の製造の間、液晶ディスプレイパネル全体にかかる蓄積からの圧力を防ぐためにスペースを提供する。
図13と図18に見られる画素エリアを説明する。魚の骨形遮蔽要素659Aは、更に659Aと659Aと呼び、枝659Cは更に659Cと659Cと呼び、ギャップ608Sは更に、608Sと608Sと呼ぶ。図18は、光透過の画素エリア608Lを定義する2つの隣接した魚の骨形遮蔽要素659Aと659Aの一部のみを示し、これらは、魚の骨形スペーサ608のメインスペーサのうちの1つで、下側基板661で画素電極654に対応する。魚の骨形遮蔽要素659Aと659Aは、魚の骨形スペーサ608によって分離され、メインスペーサ608Lが対応する画素電極654のメイン部分は、魚の骨形遮蔽要素659Aの2つの隣接した枝659Cと659Cと、魚の骨形遮蔽要素659Aの2つの隣接した枝659Cと659Cによって定義される。
画素エリア内で、上の枝659Cはスキャンライン601Aの一部に重なり、下の枝659Cはスキャンライン601Bの一部に重なる。よって上のギャップ608Sは上のスキャンライン601Aの一部を露出し、下のギャップ608Sは下のスキャンライン601Bの一部を露出する。補助遮蔽層639Aと639Bはギャップ608Sと608Sに対応し、図13と図18に見られるように、それぞれ枝659Cと659C部分的に重なる。
例えば、ストライプ状遮蔽層651Aと651Bと補助遮蔽層639Aと639Bは、スキャンライン601Aと601Bと第1金属層(M1)とから形成され、シグナルライン600Aと600Bと上側コンデンサ電極606は、第2金属層(M2)から形成される。ストライプ状遮蔽層651Aと651B、補助遮蔽層639Aと639B、コンデンサ605の下側電極とスキャンライン601Aと601Bが第1金属層(M1)に形成された後、窒化ケイ素絶、シリコン酸化物などといった絶縁層655がその上に堆積され、第1金属層(M1)を覆う。シグナルライン600Aと600Bとコンデンサ605の上側電極606は次に、第2金属層(M2)に形成され、絶縁層655の上に堆積される。窒化ケイ素絶、シリコン酸化物などといった保護層650はその後、画素電極654を形成する前に形成される。
図19に示されたいくつかの画素エリアについて説明する。遮光構造はメインの遮蔽構造659、ストライプ状遮蔽層651とスキャンライン601に接続する補助遮蔽層639を含む。
メインの遮蔽構造659は、画素電極654を通過する光の送信を許し、ストライプ状遮蔽層651と相まって作動して、補助遮蔽層639は、対応する画素電極654を通過しない光をブロックする。
図9と図19に見られるように、メインの遮蔽構造559、659でギャップ508Sと608Sを通過する入射光線は、異なる段に配置されている補助遮蔽構造によってブロックされる。ギャップ508Sと608Sは液晶ディスプレイパネル全体にかかる圧力を防ぐためにスペースを提供する。
実施例3では、図20を参照する。ギャップ708Sはスキャンライン701とシグナルライン700の上に不規則に配置されている。点線に見られる画素電極754に対応する各メインスペーサ708Lは、スキャンライン701の上に配置された少なくとも1つのギャップ708Sに接続されるか、またはシグナルライン700はギャップ708Sを通って隣接するメインスペーサ708Lに接続される。
仮に、メインの遮蔽構造759にあるギャップ708Sがスキャンライン701とコンデンサ705の上に配置された場合、補助遮蔽層739はメインの遮蔽構造759の下に配置される。例えば、スキャンライン701から伸びた補助遮蔽層739は光がギャップ708Sを通過するのを防ぐ。
仮に、メインの遮蔽構造759にあるギャップ708Sがシグナルライン700の上に配置された場合、ストライプ状遮蔽層751とシグナルライン700からそれぞれ伸びた補助遮蔽層709と719といった補助遮蔽構造は、メインの遮蔽構造759の下に配置され、光がギャップ708Sを通過するのを防ぐ。
実施例4では、広視野角の特性を有する面内切替型液晶ディスプレイ(ISP−LCD)の具体例を挙げ、詳細を説明する。図21は、面内切替型液晶ディスプレイの画素ユニットの平面図である。図21に示されたように、画素ユニット領域は、シグナルライン800とスキャンライン801によって定義される。コモン電極ライン863bは画素エリアでスキャンライン801に並列して配置されている。薄膜トランジスタはシグナルライン800とスキャンライン801の交差点に隣接して形成される。
図22には薄膜トランジスタを示しており、図21のラインA−A’に基づいた断面図であり、ゲート電極G、ゲート絶縁体812、半導体層815、チャネル層816、およびソース/ドレイン電極817を含む。ゲート電極Gはスキャンライン801に接続され、ソース/ドレイン電極817はシグナルライン800に接続される。ゲート絶縁体812は下側の透明基板856の全表面上に形成される。
コモン電極863aとデータ電極854は画素エリアに形成される。コモン電極863aはゲート電極Gと形成され、コモン電極ライン863bに接続される。データ電極854はソース/ドレイン電極817と形成され、ソース/ドレイン電極817に電気的に接続される。更に、保護層818と下側のアラインメント層820は、下側の透明基板856の全表面の上に堆積される。
上側の透明基板858には、メインの遮蔽構造859は、薄膜トランジスタ、シグナルライン800とスキャンライン801の周りで生成された光漏出を防ぐために形成される。画素エリア内では、メインスペーサ808Lと2つのギャップ808Sは、メインの遮蔽構造859と複数の予備構造を定義し、そのギャップ808Sはコモン電極ライン836b上に配置され、光がギャップ808Sを通過しないようにブロックする。つまり、光がギャップ808Sを通過しないようにブロックするのに用いられた補助遮蔽構造は、コモン電極ライン863bの主部で、不透明材料で形成される。したがって、通過の光をブロックするための更なる補助構造を必要としない。
これらのギャップ808Sは、スペースを提供し、液晶ディスプレイパネル全体にかかる圧力を防ぐことによって、カラーフィルター860が剥がれるのを防ぐ。カラーフィルター層860と上側のアラインメント層864は、順にメインの遮蔽構造859の上に形成される。また、液晶層857は下側基板861と上側基板862の間に形成される。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
実施例1における液晶ディスプレイの画素領域の平面図である。 図1のカットラインA−A’の断面図である。 図1のカットラインB−B’の断面図である。 図1のカットラインC−C’の断面図である。 実施例1に基づいた複数の隣接したディスプレイ画素の魚の骨形遮蔽層の平面図である。 複数の隣接したディスプレイ画素の魚の骨形層の間にある魚の骨形のスペーサの平面図である。 図1の画素領域の上側の透明基板に配置されている魚の骨形遮蔽要素を有する、メインの遮蔽構造を表す平面図である。 二つの隣接したディスプレイ画素の間にあるストライプ状遮蔽層と魚の骨形遮蔽要素の立体図である。 実施例1における液晶ディスプレイの複数の隣接したディスプレイ画素領域の平面図である。 ストライプの遮蔽層とシグナルラインに重なる隔絶した遮蔽構造で、二つの魚の骨形遮蔽要素と補助遮蔽構造を含む遮光構造の一部のみを示す平面図である。 シグナルラインに重なり、ストライプ状遮蔽層に接続した二つの魚の骨形遮蔽層と補助遮蔽構造を含む遮光構造の一部のみを示す平面図である。 ストライプの遮蔽層に重なり、シグナルラインに接続した二つの魚の骨形遮蔽要素と補助遮蔽構造を含む遮光構造の一部のみを示す平面図である。 実施例2における液晶ディスプレイの画素領域の平面図である。 図11のカットラインA−A’の断面図である。 図11のカットラインB−B’の断面図である。 図11のカットラインC−C’の断面図である。 実施例2における複数の隣接したディスプレイ画素の魚の骨形遮蔽要素の平面図である。 図11の画素領域の上側透明基盤に配置された二つの隣接した魚の骨形遮蔽要素の一部のみを示す平面図である。 実施例2における液晶ディスプレイの複数の隣接したディスプレイ画素領域の平面図である。 実施例3における液晶ディスプレイの複数の隣接したディスプレイ画素領域の平面図である。 IPS−LCDのユニット画素の平面図である。 図17のラインA−A’に基づいた断面図である。 従来の薄膜トランジスタの液晶ディスプレイを示す断面図である。 従来のブラックマトリックスの上面図である。
符号の説明
1 下側ガラス基板 2a ゲート 2b 蓄積電極
3 絶縁層 4 アクティブ領域 5 エッチストッパー
6 オーム抵抗のコンタクト層 7a ソース 7b ドレイン
8 画素電極 9 保護層 12 ブラックマトリックス
13 カラーフィルター 14 コモン電極
15 薄膜トランジスタ 17 蓄電器 18 開孔部
500A、500B、600A、600B、700、800 方向Yに伸びているシグナルライン
501A、501B、601A、601B、701、801 方向Xに伸びているスキャンライン
508、608 骨形スペーサ
508L、608L、708L、808L メインスペーサ
508S、608S、708S、808S ギャップ
508S左のギャップ 508S右のギャップ
509A、509B、519A、519B、709、719 補助遮蔽層
510、610 薄膜トランジスタ
550、650、818 保護層
551A、551B、651A、651B、751 ストライプ状遮蔽層
554、654、754 画素電極
555、655 ゲート絶縁層
556、656 透明基板
557、657、857 液晶層
559、659、659、759、859 メインの遮蔽層
559A、659A、659A、659A 魚の骨形遮蔽層
559B 中央棒 559C 枝
559C 左の枝 559C右の枝
560、660、860 カラーフィルター
561、661 下側基板
562、662、862 上側基板
563、663、 コモン電極
564、664 照明源
605、705 下側電極のコンデンサ
606 上側電極のコンデンサ保護層
607 開孔
639、639A、639B、739 補助遮蔽層(コンデンサ電極)
812 ゲート電極 815 半導体層 816 チャネル層
817 ソース/ドレイン電極
820 アラインメント層
854 データ電極
856 下側の透明基板
858 上側の透明基板
863a コモン電極
863b コモン電極ライン
R サブフィルター
G ゲート電極

Claims (24)

  1. 互いに交叉して複数の画素領域を定義する複数のスキャンライン及び複数のシグナルラインと、
    前記画素領域に実質的に対応する複数のメインスペーサと複数のギャップとを有し、各ギャップは実質的に前記スキャンラインまたは前記シグナルラインのうちの1つに対応し、各メインスペーサは少なくとも1つの前記ギャップに接続され、各ギャップは二つの隣接したメインスペーサに接続されてなるメインの遮蔽構造と、
    前記ギャップに対応する複数の補助遮蔽構造とを含むことを特徴とするフラットパネルディスプレイ。
  2. 前記画素領域に配置される画素電極を更に含むものである請求項1に記載のフラットパネルディスプレイ。
  3. 複数のストライプ状遮蔽層が前記シグナルラインと前記画素電極の間に配置され、前記画素電極と前記メインの遮蔽構造を覆うようになっている請求項2に記載のフラットパネルディスプレイ。
  4. 前記シグナルラインに実質的に対応する第1部の前記ギャップに対応し、前記シグナルラインと前記メインの遮蔽構造に部分的に重なり、前記ストライプ状遮蔽層に接続する複数の第1補助遮蔽層を含む第1部の前記補助遮蔽構造と、
    前記スキャンラインに実質的に対応する第2部の前記ギャップに対応し、前記画素電極と前記メインの遮蔽構造に部分的に重なり、前記スキャンラインに接続する複数の第2補助遮蔽層を含む第2部の前記補助遮蔽構造とを備える請求項3に記載のフラットパネルディスプレイ。
  5. 前記スキャンラインに隣接し、前記第2部の前記ギャップに対応する複数のコンデンサを更に含む請求項4に記載のフラットパネルディスプレイ。
  6. 前記シグナルラインに実質的に対応する第1部の前記ギャップに対応し、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なり、前記シグナルラインに接続する複数の第3補助遮蔽層を含む第1部の前記補助遮蔽構造と、
    前記スキャンラインに実質的に対応する第2部の前記ギャップに対応し、前記画素電極と前記メインの遮蔽構造に部分的に重なり、前記スキャンラインに接続する複数の第2補助遮蔽層を含む第2部の前記補助遮蔽構造とを備える請求項3に記載のフラットパネルディスプレイ。
  7. 前記スキャンラインに隣接し、前記第2部の前記ギャップに対応する複数のコンデンサを更に含む請求項6に記載のフラットパネルディスプレイ。
  8. 前記シグナルラインに実質的に対応する第1部の前記ギャップに対応し、相互に重なる複数の第1と第3補助遮蔽層を含み、第1補助遮蔽層は、前記シグナルラインと前記メインの遮蔽構造に部分的に重なり、前記ストライプ状遮蔽層に接続し、第3補助遮蔽層は、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なり、前記シグナルラインに接続する第1部の前記補助遮蔽構造と、
    前記スキャンラインに実質的に対応する第2部の前記ギャップに対応し、前記画素電極と前記メインの遮蔽構造に部分的に重なる複数の第2補助遮蔽層を含み、前記スキャンラインに接続する第2部の前記補助遮蔽構造とを備える請求項3に記載のフラットパネルディスプレイ。
  9. 前記スキャンラインに隣接し、前記第2部の前記ギャップに対応する複数のコンデンサを更に含む請求項8に記載のフラットパネルディスプレイ。
  10. 前記補助遮蔽構造は、前記シグナルラインに実質的に対応する前記ギャップに対応し、前記シグナルラインと前記メインの遮蔽構造に部分的に重なる複数の第1補助遮蔽層を含み、前記ストライプ状遮蔽層に接続するものである請求項3に記載のフラットパネルディスプレイ。
  11. 前記補助遮蔽構造は、前記シグナルラインに実質的に対応する前記ギャップに対応し、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なる複数の第3補助遮蔽層を含み、前記シグナルラインに接続するものである請求項3に記載のフラットパネルディスプレイ。
  12. 前記補助遮蔽構造は、前記シグナルラインに実質的に対応する前記ギャップに対応し、相互に重なる複数の第1と第3補助遮蔽層を含み、第1補助遮蔽層は、前記シグナルラインと前記メインの遮蔽構造に部分的に重なり、前記ストライプ状遮蔽層に接続し、
    第3補助遮蔽層は、前記ストライプ状遮蔽層と前記メインの遮蔽構造に部分的に重なり、前記シグナルラインに接続するものである請求項3に記載のフラットパネルディスプレイ。
  13. 前記ギャップは前記スキャンラインに実質的に対応し、
    前記メインの遮蔽構造は、複数の魚の骨形スペーサによって物理的に互いに分離された、複数の魚の骨形遮蔽層を含み、且つ、前記シグナルラインと並列し、各魚の骨形スペーサは前記メインスペーサと前記ギャップより構成されるものである請求項1に記載のフラットパネルディスプレイ。
  14. 前記ギャップは前記スキャンラインに実質的に対応し、
    前記メインの遮蔽構造は、複数の魚の骨形スペーサによって物理的に互いに分離された複数の魚の骨形遮蔽要素を含み、且つ、前記スキャンラインと並列し、各魚の骨形スペーサは前記メインスペーサと前記ギャップより構成される請求項1に記載のフラットパネルディスプレイ。
  15. 複数のコモン電極と、
    前記コモン電極の間に配置される画素電極と、および
    前記コモン電極に接続され、不透明材料より構成されるコモン電極ラインとを更に含み、
    前記ギャップの下に位置する前記コモン電極ラインは前記補助遮蔽構造である請求項1に記載のフラットパネルディスプレイ。
  16. 互いに交叉して複数の画素領域を定義する複数のスキャンラインと複数のシグナルライン、前記画素領域に配置される複数の画素電極、前記シグナルラインと前記画素電極の間に配置され、前記画素電極に重なる複数のストライプ状遮蔽層、および複数の補助遮蔽構造を含む第1基板と、
    前記画素領域と複数のギャップに実質的に対応する複数のメインスペーサを有し、各ギャップが前記スキャンラインまたは前記シグナルラインのうちの1つに実質的に対応し、各メインスペーサが少なくとも1つの前記ギャップに接続され、各ギャップは二つの隣接したメインスペーサに接続されてなるメインの遮蔽構造、および前記メインの遮蔽構造に配置されるカラーフィルターを含む第2基板と、
    前記第1と前記第2基板の間で密閉される液晶とからなり、
    前記補助遮蔽構造が前記ギャップに対応することを特徴とするフラットパネルディスプレイ。
  17. 第1方向に相互に並列する第1と第2スキャンライン、
    第2方向に相互に並列し、前記第1及び第2スキャンラインとともに、画素領域を定義する第1及び第2シグナルライン、
    前記画素領域に実質的に対応するメインスペーサと前記メインスペーサに隣接するメインスペーサに接続されるギャップを有するメインの遮蔽構造、および、前記メインの遮蔽構造を部分的に覆うために前記ギャップの下に配置される補助遮蔽構造を含むことを特徴とするフラットパネルディスプレイ。
  18. 前記ギャップは前記第1スキャンラインの上に配置され、第1画素電極は前記メインスペーサの下に配置され、第2画素電極は前記隣接するメインスペーサの下に配置され、前記第1と前記第2画素電極は前記第1シグナルラインによってコントロールされる請求項17に記載のフラットパネルディスプレイ。
  19. 前記第1スキャンラインに隣接し、前記ギャップに対応しているコンデンサを含む請求項18に記載のフラットパネルディスプレイ。
  20. 補助遮蔽構造が前記第1スキャンラインに隣接する請求項18に記載のフラットパネルディスプレイ。
  21. 前記ギャップは前記第1シグナルラインの上に配置され、第1画素電極は前記メインスペーサの下に配置され、第2画素電極は前記隣接するメインスペーサの下に配置され、前記第1及び第2画素電極は前記第1スキャンラインによってコントロールされる請求項17に記載のフラットパネルディスプレイ。
  22. 前記第1シグナルラインの両側にある第1と前記第2ストライプ状遮蔽層、および
    前記補助遮蔽構造を構成し、前記第1シグナルラインと前記メイン遮蔽構造に部分的に重なり、前記第1及び第2ストライプ状遮蔽層にそれぞれ接続する第1及び第2補助遮蔽層を更に含む請求項21に記載のフラットパネルディスプレイ。
  23. 前記第1シグナルラインの両側にある第1及び第2ストライプ状遮蔽層、および
    前記補助遮蔽構造を構成し、前記第1及び第2ストライプ状遮蔽層と前記メイン遮蔽構造に部分的に重なり、前記第1シグナルラインに接続する第1及び第2補助遮蔽層を更に含む請求項21に記載のフラットパネルディスプレイ。
  24. 前記第1シグナルラインの両側にある第1と前記第2ストライプ状遮蔽層、および
    前記補助遮蔽構造を構成する第1と第2、第3と第4補助遮蔽層を含み、
    前記第1と第2補助遮蔽層は前記メイン遮蔽構造に重なり、前記第1と前記第2ストライプ状遮蔽層にそれぞれ接続し、前記第3と前記第4補助遮蔽層は前記メイン遮蔽構造に重なり、前記第1シグナルラインに接続し、前記第1と第2補助遮蔽層は前記第3と第4補助遮蔽層に重なる請求項21に記載のフラットパネルディスプレイ。
JP2004097259A 2003-07-07 2004-03-30 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ Pending JP2005031631A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/615,170 US6885416B2 (en) 2003-07-07 2003-07-07 Flat panel display with a non-matrix light shielding structure

Publications (1)

Publication Number Publication Date
JP2005031631A true JP2005031631A (ja) 2005-02-03

Family

ID=33564506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004097259A Pending JP2005031631A (ja) 2003-07-07 2004-03-30 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ

Country Status (4)

Country Link
US (1) US6885416B2 (ja)
JP (1) JP2005031631A (ja)
CN (1) CN1236347C (ja)
TW (1) TW594188B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258694A (ja) * 2008-03-18 2009-11-05 Nec Lcd Technologies Ltd 液晶表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6907295B2 (en) * 2001-08-31 2005-06-14 Biocontrol Medical Ltd. Electrode assembly for nerve control
US7192901B2 (en) * 2004-10-27 2007-03-20 Exxonmobil Chemical Patents Inc. Method of preparing a treated support
US7381778B2 (en) 2002-06-06 2008-06-03 Exxonmobil Chemical Patents Inc. Method of preparing a treated support
CN1659192A (zh) * 2002-06-06 2005-08-24 埃克森美孚化学专利公司 催化剂体系和烯烃聚合方法
KR20060001662A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
CN102918451B (zh) * 2010-05-27 2016-01-20 凸版印刷株式会社 液晶显示装置
CN103399437A (zh) * 2013-08-08 2013-11-20 深圳市华星光电技术有限公司 一种显示装置及其显示面板
CN108646459A (zh) * 2014-07-01 2018-10-12 群创光电股份有限公司 显示面板
US10010282B2 (en) 2015-07-24 2018-07-03 Kurin, Inc. Blood sample optimization system and blood contaminant sequestration device and method
JP7003139B2 (ja) 2016-12-27 2022-01-20 クリン インコーポレイテッド 血液隔離デバイス並びに血液隔離及びサンプリングシステム
US11617525B2 (en) 2017-02-10 2023-04-04 Kurin, Inc. Blood contaminant sequestration device with passive fluid control junction
US10827964B2 (en) 2017-02-10 2020-11-10 Kurin, Inc. Blood contaminant sequestration device with one-way air valve and air-permeable blood barrier with closure mechanism
CN107068719B (zh) 2017-04-19 2019-07-30 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
KR20210084913A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0495930A (ja) * 1990-08-08 1992-03-27 Hitachi Ltd 液晶表示装置
JPH04120519A (ja) * 1990-09-11 1992-04-21 Fujitsu Ltd 液晶表示パネル
JPH05173183A (ja) * 1991-12-19 1993-07-13 Sony Corp 液晶表示装置
JPH05224236A (ja) * 1992-02-07 1993-09-03 Sharp Corp アクティブマトリクス型液晶表示装置
JPH08160451A (ja) * 1994-12-05 1996-06-21 Furontetsuku:Kk アクティブマトリクス液晶表示素子
JP2000047258A (ja) * 1998-07-28 2000-02-18 Seiko Epson Corp 電気光学装置及び投射型表示装置
JP2000258797A (ja) * 1999-03-10 2000-09-22 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2000352713A (ja) * 1999-06-11 2000-12-19 Matsushita Electric Ind Co Ltd 横電界方式液晶表示パネルおよびその製造方法
JP2001033814A (ja) * 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 液晶パネル
JP2001330856A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 電気光学装置
JP2002122889A (ja) * 2000-08-11 2002-04-26 Seiko Epson Corp 電気光学装置及び投射型表示装置
JP2003043463A (ja) * 2001-08-02 2003-02-13 Casio Comput Co Ltd 液晶表示装置
JP2003177427A (ja) * 2001-10-04 2003-06-27 Seiko Epson Corp 電気光学装置及び電子機器
JP2004046091A (ja) * 2002-05-21 2004-02-12 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0453929A (ja) * 1990-06-22 1992-02-21 Fujitsu Ltd 反射型液晶装置
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
US6024394A (en) * 1996-05-30 2000-02-15 Marler; Joseph E. Apparatus with a centering member for latching and unlatching a load suspended from a lifting line
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
US6424394B1 (en) 1998-07-13 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display device having grid-shaped light shielding films in peripheral region
US6791647B1 (en) * 1999-02-24 2004-09-14 Lg Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
TWI301915B (ja) * 2000-03-17 2008-10-11 Seiko Epson Corp

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0495930A (ja) * 1990-08-08 1992-03-27 Hitachi Ltd 液晶表示装置
JPH04120519A (ja) * 1990-09-11 1992-04-21 Fujitsu Ltd 液晶表示パネル
JPH05173183A (ja) * 1991-12-19 1993-07-13 Sony Corp 液晶表示装置
JPH05224236A (ja) * 1992-02-07 1993-09-03 Sharp Corp アクティブマトリクス型液晶表示装置
JPH08160451A (ja) * 1994-12-05 1996-06-21 Furontetsuku:Kk アクティブマトリクス液晶表示素子
JP2000047258A (ja) * 1998-07-28 2000-02-18 Seiko Epson Corp 電気光学装置及び投射型表示装置
JP2000258797A (ja) * 1999-03-10 2000-09-22 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2000352713A (ja) * 1999-06-11 2000-12-19 Matsushita Electric Ind Co Ltd 横電界方式液晶表示パネルおよびその製造方法
JP2001033814A (ja) * 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 液晶パネル
JP2001330856A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 電気光学装置
JP2002122889A (ja) * 2000-08-11 2002-04-26 Seiko Epson Corp 電気光学装置及び投射型表示装置
JP2003043463A (ja) * 2001-08-02 2003-02-13 Casio Comput Co Ltd 液晶表示装置
JP2003177427A (ja) * 2001-10-04 2003-06-27 Seiko Epson Corp 電気光学装置及び電子機器
JP2004046091A (ja) * 2002-05-21 2004-02-12 Seiko Epson Corp 電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258694A (ja) * 2008-03-18 2009-11-05 Nec Lcd Technologies Ltd 液晶表示装置

Also Published As

Publication number Publication date
US6885416B2 (en) 2005-04-26
CN1527107A (zh) 2004-09-08
CN1236347C (zh) 2006-01-11
US20050007524A1 (en) 2005-01-13
TW594188B (en) 2004-06-21

Similar Documents

Publication Publication Date Title
KR100594863B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
KR101710574B1 (ko) 액정표시장치 및 이의 제조 방법
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
JP2005031631A (ja) 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ
KR101391884B1 (ko) 표시 장치 및 그 제조 방법
JP2011095545A (ja) 液晶表示装置
KR101818452B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP2007179054A (ja) Ips方式の液晶表示装置用アレイ基板の製造方法
KR20070056243A (ko) 표시기판, 이를 갖는 표시패널, 표시기판의 제조방법 및이를 이용한 표시패널의 제조방법
JP2004310110A (ja) アレー基板及びこれを有する液晶表示装置
KR101799938B1 (ko) 액정표시장치
KR101675074B1 (ko) 액정 표시 장치
KR101820533B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR100305523B1 (ko) 액정표시장치및액정표시장치의제조방법
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
JP3819104B2 (ja) 液晶表示装置
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101865704B1 (ko) 액정표시장치
JP2005134904A (ja) 薄膜ダイオード表示板及びその製造方法
JP2003287745A (ja) 半透過型液晶表示装置およびその製造方法
KR101998231B1 (ko) 보더리스형 액정 표시장치 및 그 제조 방법
TW586027B (en) Color filter and its manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080123

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080222