JPH0772506A - 薄膜トランジスタパネル - Google Patents

Abstract

(57)【要約】 【目的】付加容量の容量値を十分大きくし、しかも液晶
表示素子の開口率も十分に確保する。 【構成】基板２１上に形成したキャパシタライン３４と
画素電極２２とその間のゲート絶縁膜２５とで第１の付
加容量Ｃs1を形成し、前記画素電極２２の前記キャパシ
タライン３４が対向する部分の上面側には層間絶縁膜３
２をはさんで前記画素電極２２と対向する容量形成用電
極３５を設けてこの容量形成用電極３５と画素電極２２
とその間の層間絶縁膜３２とで第２の付加容量Ｃs2を形
成するとともに、前記容量形成用電極３５を前記キャパ
シタライン３４に接続して第１の付加容量Ｃs1と第２の
付加容量Ｃs2とを並列接続した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に用いられる薄膜トランジスタパネル
（以下、ＴＦＴパネルという）に関するものである。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）を能動素子
とするアクティブマトリックス液晶表示素子は、透明基
板上に画素電極群と複数のゲートラインおよびデータラ
インと各画素電極にそれぞれ対応する複数の薄膜トラン
ジスタとを設けたＴＦＴパネルと、透明基板上に前記画
素電極群に対向する対向電極を設けた対向パネルとを枠
状のシール材を介して接合し、この両パネルの前記シー
ル材で囲まれた領域に液晶を封入して構成されている。

【０００３】図６は上記アクティブマトリックス液晶表
示素子に用いられている従来のＴＦＴパネルの一部分の
平面図である。なお、ＴＦＴパネルの画素電極配列パタ
ーンには、画素電極を行方向および列方向にそれぞれ直
線状に配列したパターンや、画素電極を行方向には直線
状に配列し列方向にはジグザグに配列したモザイク状配
列パターンなど、種々のパターンがあるが、図７では、
画素電極を行方向および列方向にそれぞれ直線状に配列
したパターンのＴＦＴパネルを示している。

【０００４】このＴＦＴパネルは、ガラス等からなる透
明基板１の上に、行方向（図において横方向）および列
方向（図において縦方向）に配列された複数の画素電極
２と、これら各画素電極２にそれぞれ接続された複数の
薄膜トランジスタ３と、各画素電極行にそれぞれ対応さ
せて配線されその行の薄膜トランジスタ３にゲート信号
を供給する複数のゲートライン１０と、各画素電極列に
それぞれ対応させて配線されその列の薄膜トランジスタ
３にデータ信号を供給する複数のデータライン１１とを
形成したものである。

【０００５】上記薄膜トランジスタ３は、基板１上に形
成したゲート電極４と、このゲート電極４を覆うゲート
絶縁膜５と、このゲート絶縁膜５の上に前記ゲート電極
４と対向させて形成されたａ−Ｓi （アモルファス・シ
リコン）からなるｉ型半導体膜６と、このｉ型半導体膜
６の上に不純物をドープしたａ−Ｓi からなるｎ型半導
体膜（図示せず）を介して形成されたソース電極８およ
びドレイン電極９とで構成されている。

【０００６】なお、上記ゲートライン１０は、前記画素
電極行に沿わせて基板１上に配線されており、各薄膜ト
ランジスタ３のゲート電極４は、前記ゲートライン１０
にその一側に張出させて一体に形成されている。

【０００７】また、上記薄膜トランジスタ３のゲート絶
縁膜５は、Ｓi Ｎ（窒化シリコン）等からなる透明膜と
されており、このゲート絶縁膜５はゲートライン１０も
覆って基板１のほぼ全面に形成されている。

【０００８】そして、各画素電極２は、上記ゲート絶縁
膜５の上に形成されており、その端縁部において薄膜ト
ランジスタ３のソース電極８に接続されている。この画
素電極２は、ＩＴＯ等の透明導電膜によって形成されて
おり、薄膜トランジスタ３のソース電極８は、その端部
を画素電極２の端縁部の上に重ねて形成することによっ
て画素電極２と接続されている。

【０００９】一方、データライン１１は、上記薄膜トラ
ンジスタ３を覆って形成したＳi Ｎ等からなる層間絶縁
膜（透明膜）１２の上に配線されており、このデータラ
イン１１は、前記層間絶縁膜１２に設けたコンタクト孔
１３において薄膜トランジスタ３のドレイン電極９に接
続されている。なお、前記層間絶縁膜１２は、データラ
イン１１の配線部にその全長にわたって形成されてお
り、またこの層間絶縁膜１２の各画素電極２に対応する
部分には画素電極２のほぼ全体を露出させる開口が設け
られている。

【００１０】ところで、上記ＴＦＴパネルを用いるアク
ティブマトリックス液晶表示素子は、図示しない対向パ
ネルの対向電極に基準電位信号を印加し、上記ＴＦＴパ
ネルの各ゲートライン１０に順次ゲート信号（走査信
号）を印加するとともに各データライン１１に画像デー
タに応じた電圧のデータ信号を印加して表示駆動され
る。

【００１１】すなわち、上記アクティブマトリックス液
晶表示素子は、各行の画素の選択期間にその行の薄膜ト
ランジスタ３にゲート信号を印加し、それに同期させて
各列の薄膜トランジスタ３にデータ信号を印加して表示
駆動されており、選択期間にゲート信号の印加によって
薄膜トランジスタ３がＯＮすると、この薄膜トランジス
タ３を介して画素電極２と対向電極との間に前記データ
信号に応じた電圧が印加され、その電荷が画素電極２と
対向電極およびその間の液晶とで構成される画素容量に
蓄積される。

【００１２】そして、非選択期間になると、上記画素容
量に蓄積された電荷が薄膜トランジスタ３のＯＦＦによ
って画素容量に保持され、その電荷量に対応する電圧が
画素容量の保持電圧となって、この画素容量の保持電圧
に応じて液晶が立上り動作する。

【００１３】しかし、この場合、薄膜トランジスタ３が
ＯＦＦすると、画素電極２と対向電極との間にデータ信
号に応じて充電された電圧が、ゲート信号の電圧変化分
のうち画素容量と薄膜トランジスタ３のゲート・ソース
間容量（ゲート電極４とソース電極８との間の容量）と
の容量比に応じた電圧だけ低下する。この電圧低下分
は、ゲート・ソース間容量が画素容量に比べて大きいほ
ど大きい。

【００１４】このため、アクティブマトリックス液晶表
示素子では、上記ＴＦＴパネルに、画素容量に保持され
る電圧の低下を補償するための付加容量を設けて、画素
電極２と対向電極との間の保持電圧を十分に確保するよ
うにしている。

【００１５】図６において、Ｃs は上記付加容量であ
り、この付加容量Ｃs は、各画素電極行ごとに、その行
の画素電極２と、基板１上に形成したキャパシタライン
１４と、その間のゲート絶縁膜５とによって形成されて
いる。

【００１６】なお、上記キャパシタライン１４は、各画
素電極行にそれぞれ対応させて基板１上に形成されてお
り、このキャパシタライン１４は、その行の各画素電極
２の一部、例えば中央部に対向している。また、このキ
ャパシタライン１４は一般に、ゲートライン１０と同じ
金属膜、例えばＣr （クロム）、Ａl （アルミニウ
ム）、Ａl 系合金等からなる低抵抗金属膜で形成されて
いる。

【００１７】図７は上記ＴＦＴパネルの１つの画素部の
等価回路図であり、上記付加容量Ｃs は、画素電極２と
対向電極およびその間の液晶とで構成される画素容量Ｃ
LCに対して並列的に接続されている。

【００１８】この付加容量Ｃs を設けておけば、画素容
量ＣLCと付加容量Ｃs とを合成した容量が、薄膜トラン
ジスタ３のゲート・ソース間容量Ｃgsより十分大きくな
り、非選択期間になって薄膜トランジスタ３がＯＦＦし
たときに、ゲート信号の電圧変化に応じた画素容量ＣLC
の電圧変化が小さくなる。したがって、ゲート信号が低
電位に変化した後の非選択期間での画素容量ＣLCに保持
される電圧（保持電圧）を高く維持することができるの
で、液晶を、選択期間に印加された電圧（データ信号に
応じた電圧）に近い電圧で動作させることができる。

【００１９】

【発明が解決しようとする課題】しかしながら、上記従
来のＴＦＴパネルは、上記付加容量Ｃs の容量値を大き
くすると、液晶表示素子の開口率が小さくなって画面が
暗くなるという問題をもっていた。

【００２０】これは、上記キャパシタライン１４が、上
述した金属膜で形成されているためであり、この金属膜
は光を透過させないため、このキャパシタライン１４を
設けて上記付加容量Ｃs を形成すると、キャパシタライ
ン１４と画素電極２との対向面積分だけ画素の開口面積
（光が透過し得る領域の面積）が小さくなる。

【００２１】すなわち、図８は上記従来のＴＦＴパネル
における１つの画素の開口面積を示しており、この開口
面積は、画素電極２の面積から、上記キャパシタライン
１４が対向する部分の面積（図においてハッチングを施
した領域の面積）を除いた面積である。

【００２２】そして、従来のＴＦＴパネルでは、上記付
加容量Ｃs の容量値がキャパシタライン１４と画素電極
２との対向面積によって決まるため、付加容量Ｃs の容
量値を大きくするには、キャパシタライン１０と画素電
極２との対向面積を大きくしなければならず、したがっ
て、付加容量Ｃs の容量値を大きくすると、画素の開口
面積つまり開口率が小さくなって、画面が暗くなる。

【００２３】本発明は、付加容量の容量値を十分大きく
し、しかも液晶表示素子の開口率も十分に確保すること
ができるＴＦＴパネルを提供することを目的としたもの
である。

【００２４】

【課題を解決するための手段】本発明のＴＦＴパネル
は、透明基板の上に、行方向および列方向に配列された
複数の画素電極と、これら各画素電極にそれぞれ接続さ
れた複数の薄膜トランジスタと、各画素電極行にそれぞ
れ対応させて配線されその行の薄膜トランジスタにゲー
ト信号を供給する複数のゲートラインと、各画素電極列
にそれぞれ対応させて配線されその列の薄膜トランジス
タにデータ信号を供給する複数のデータラインとを形成
してなり、かつ、各画素電極行ごとに前記画素電極の一
部にその一面側から絶縁膜をはさんで対向するキャパシ
タラインを設けてこのキャパシタラインと前記画素電極
とその間の絶縁膜とで第１の付加容量を形成し、前記画
素電極の前記キャパシタラインが対向する部分の他面側
には他の絶縁膜をはさんで前記画素電極と対向する容量
形成用電極を設けてこの容量形成用電極と画素電極とそ
の間の絶縁膜とで第２の付加容量を形成するとともに、
前記容量形成用電極を前記キャパシタラインに接続し
て、前記第１の付加容量と第２の付加容量とを並列接続
したことを特徴とするものである。

【００２５】

【作用】本発明においては、各画素電極ごとに、キャパ
シタラインと画素電極とその間の絶縁膜とで構成される
第１の付加容量と、容量形成用電極と画素電極とその間
の絶縁膜とで構成される第２の付加容量とを設けて、こ
れら２つの付加容量を並列接続しているため、１つの画
素に対する付加容量の容量値は、前記２つの付加容量の
容量値の和であり、したがって、第１の付加容量と第２
の付加容量の個々の容量値が小さくても、付加容量の容
量値を十分大きくすることができる。

【００２６】また、本発明では、上記キャパシタライン
を画素電極の一部に一面側から対向させ、上記容量形成
用電極を画素電極の前記キャパシタラインが対向する部
分に他面側から対向させているため、上記第１の付加容
量と第２の付加容量とは上下に重なった状態にあり、し
たがって画素の開口面積は、画素電極の面積より、キャ
パシタラインと容量形成用電極とのうち画素電極との対
向面積が大きい方の画素電極対向面積分だけ小さくなる
だけである。

【００２７】そして、上記第１の付加容量と第２の付加
容量の個々の容量値は小さくてよいため、キャパシタラ
インおよび容量形成用電極と画素電極との対向面積はい
ずれも小さくてよく、また、画素の開口面積は、キャパ
シタラインと容量形成用電極とのうち画素電極との対向
面積が大きい方の画素電極対向面積分だけ小さくなるだ
けであるため、本発明によれば、付加容量の容量値を十
分大きくし、しかも液晶表示素子の開口率も十分に確保
することができる。

【００２８】

【実施例】以下、本発明の一実施例を図１〜図５を参照
し説明する。なお、この実施例のＴＦＴパネルは、画素
電極を行方向および列方向にそれぞれ直線状に配列した
ものである。図１はＴＦＴパネルの一部分の平面図、図
２は図１のII−II線に沿う拡大断面図、図３は図１の I
II−III 線に沿う拡大断面図である。

【００２９】このＴＦＴパネルは、ガラス等からなる透
明基板２１の上に、行方向（図において横方向）および
列方向（図において縦方向）に配列された複数の画素電
極２２と、これら各画素電極２２にそれぞれ接続された
複数の薄膜トランジスタ２３と、各画素電極行にそれぞ
れ対応させて配線されその行の薄膜トランジスタ２３に
ゲート信号を供給する複数のゲートライン３０と、各画
素電極列にそれぞれ対応させて配線されその列の薄膜ト
ランジスタ３０にデータ信号を供給する複数のデータラ
イン３１とを形成したものである。

【００３０】上記薄膜トランジスタ２３は、図１および
図２に示すように、基板２１上に形成したゲート電極２
４と、このゲート電極２４を覆うゲート絶縁膜２５と、
このゲート絶縁膜２５の上に前記ゲート電極２４と対向
させて形成されたａ−Ｓi からなるｉ型半導体膜２６
と、このｉ型半導体膜２６の上に不純物をドープしたａ
−Ｓi からなるｎ型半導体膜２７を介して形成されたソ
ース電極２８およびドレイン電極２９とで構成されてい
る。

【００３１】なお、上記ゲートライン３０は、Ｃr 、Ａ
l 、Ａl 系合金等からなる低抵抗金属膜で形成されてお
り、このゲートライン３０は、前記画素電極行に沿わせ
て基板２１上に配線され、各薄膜トランジスタ２３のゲ
ート電極２４は、前記ゲートライン３０にその一側に張
出させて一体に形成されている。

【００３２】また、上記薄膜トランジスタ２３のゲート
絶縁膜２５は、Ｓi Ｎ等からなる透明膜とされており、
このゲート絶縁膜２５はゲートライン３０も覆って基板
２１のほぼ全面に形成されている。

【００３３】そして、各画素電極２２は、上記ゲート絶
縁膜２５の上に形成されており、その端縁部において薄
膜トランジスタ２３のソース電極２８に接続されてい
る。この画素電極２２は、ＩＴＯ等の透明導電膜によっ
て形成されており、薄膜トランジスタ２３のソース電極
２８は、その端部を画素電極２２の端縁部の上に重ねて
形成することによって画素電極２２と接続されている。

【００３４】さらに、データライン３１は、Ｃr 、Ａl
、Ａl 系合金等からなる低抵抗金属膜で形成されてお
り、このデータライン３１は、上記薄膜トランジスタ２
３を覆って形成したＳi Ｎ等からなる層間絶縁膜（透明
膜）３２の上に配線され、この層間絶縁膜３２に設けた
コンタクト孔３３において薄膜トランジスタ２３のドレ
イン電極２９に接続されている。なお、前記層間絶縁膜
３２は、データライン３１の配線部にその全長にわたっ
て形成されており、またこの層間絶縁膜３２の各画素電
極２２に対応する部分には画素電極２２のほぼ全体を露
出させる開口が設けられている。

【００３５】一方、図１〜図３において、Ｃs1は第１の
付加容量であり、この付加容量Ｃs1は、各画素電極行ご
とに、その行の画素電極２２と、各画素電極行にそれぞ
れ対応させて基板２１上に形成したキャパシタライン３
４と、その間のゲート絶縁膜２５とによって形成されて
いる。

【００３６】上記キャパシタライン３４は、各画素電極
行にそれぞれ対応させて基板１上に形成されており、こ
のキャパシタライン３４は、その行の各画素電極２の一
部、例えば中央部に対向している。なお、このキャパシ
タライン３４は、ゲートライン１０と同じ低抵抗金属膜
で形成されている。

【００３７】さらに、図１〜図３において、Ｃs2は各画
素電極２２ごとに形成された第２の付加容量であり、こ
の付加容量Ｃs2は、画素電極２２の上記キャパシタライ
ン３４が対向する中央部の上面側に、上記層間絶縁膜３
２をはさんで画素電極２２と対向する容量形成用電極３
５を設けることにより、この容量形成用電極３５と画素
電極２２とその間の層間絶縁膜３２とで形成されてい
る。

【００３８】なお、このために、層間絶縁膜３２は、画
素電極２２の中央部を覆うように形成（画素電極２２を
露出させる開口をこのような形状に形成）されている。
また、上記容量形成用電極３５は、層間絶縁膜３２の上
に配線するデータライン３１と同じ金属膜で形成されて
いる。

【００３９】また、画素電極２２のキャパシタライン３
４および容量形成用電極３５が対向する中央部には開口
２２ａが形成されており、容量形成用電極３４は、画素
電極２２の前記開口２２ａ内に対応させて層間絶縁膜３
２およびゲート絶縁膜２５に形成したコンタクト孔３６
においてキャパシタ３４に接続されている。このため、
上記第１の付加容量Ｃs1と第２の付加容量Ｃs2とは並列
接続されている。

【００４０】図４は上記ＴＦＴパネルの１つの画素部の
等価回路図であり、キャパシタライン３４と画素電極２
２とその間のゲート絶縁膜２５とで形成された第１の付
加容量Ｃs1は、画素電極２２と図示しない対向パネルの
対向電極およびその間の液晶とで構成される画素容量Ｃ
LCに対して並列的に接続され、上記容量形成用電極３５
と画素電極２２とその間の層間絶縁膜３２とで形成され
た第２の付加容量Ｃs2は前記第１の付加容量Ｃs1に並列
に接続されている。すなわち、これらの付加容量Ｃs1，
Ｃs2はそれぞれ、画素容量ＣLCと並列的に接続されてい
る。

【００４１】なお、この実施例では、キャパシタライン
３４と画素電極２２との対向面積と、容量形成用電極３
５と画素電極２２との対向面積とをほぼ等しくするとと
もに、キャパシタライン３４と画素電極２２との間のゲ
ート絶縁膜２５の膜厚と、容量形成用電極３５と画素電
極２２との間の層間絶縁膜３２の膜厚とをほぼ同じ膜厚
に形成して、上記第１の付加容量Ｃs1の容量値と、第２
の付加容量Ｃs2の容量値とをほぼ等しくしている。

【００４２】すなわち、上記ＴＦＴパネルは、各画素電
極２２ごとにそれぞれ第１の付加容量Ｃs1と第２の付加
容量Ｃs2との２つの付加容量を設けたものであり、この
ＴＦＴパネルでは、画素容量ＣLCと付加容量Ｃs1，Ｃs2
との合成容量が、薄膜トランジスタ２３のゲート・ソー
ス間容量Ｃgsより十分大きいので、ゲート信号の電圧変
化に応じて画素電極２２の電圧が低下する割合が小さく
なり、非選択期間での画素容量ＣLCに保持される保持電
圧の低下を小さくすることができる。

【００４３】そして、上記ＴＦＴパネルにおいては、各
画素電極２２ごとに、キャパシタライン３４と画素電極
２２とその間のゲート絶縁膜２５とで構成される第１の
付加容量Ｃs1と、容量形成用電極３５と画素電極２２と
その間の層間絶縁膜３２とで構成される第２の付加容量
Ｃs2とを設けて、これら２つの付加容量Ｃs1，Ｃs2を並
列接続しているため、１つの画素に対する付加容量の容
量値は、前記２つの付加容量Ｃs1，Ｃs2の容量値の和で
あり、したがって、第１の付加容量Ｃs1と第２の付加容
量Ｃs2の個々の容量値が小さくても、付加容量の容量値
を十分大きくすることができる。

【００４４】また、上記ＴＦＴパネルでは、上記キャパ
シタライン３４を画素電極２２の一部（この実施例では
中央部）に一面側からに対向させ、上記容量形成用電極
３５を画素電極２２の前記キャパシタライン３４が対向
する部分に他面側から対向させているため、上記第１の
付加容量Ｃs1と第２の付加容量Ｃs2とは上下に重なった
状態にあり、したがって画素の開口面積は、画素電極２
２の面積より、キャパシタライン３４と容量形成用電極
３５とのいずれか一方と画素電極２２との対向面積分だ
け小さくなるだけであるため、上記ＴＦＴパネルによれ
ば、付加容量の容量値を十分大きくし、しかも液晶表示
素子の開口率も十分に確保することができる。

【００４５】すなわち、図５は、上記ＴＦＴパネルにお
ける１つの画素の開口面積を示しており、この実施例で
は、キャパシタライン３４と画素電極２２との対向面積
と、容量形成用電極３５と画素電極２２との対向面積と
をほぼ等しくしているため、画素電極２２の面積に対す
る画素の開口面積の減少分は、キャパシタライン３４と
容量形成用電極３５とのいずれか一方、例えばキャパシ
タライン３４と画素電極２２との対向面積（図において
ハッチングを施した領域の面積）分だけですむ。なお、
この開口面積の減少分は、上記２つの付加容量Ｃs1，Ｃ
s2の容量値の和が図６〜図８に示した従来のＴＦＴパネ
ルの付加容量Ｃs の容量値と同じ場合で、従来のＴＦＴ
パネルにおける開口面積減少分のほぼ１／２である。

【００４６】そして、上述したように、第１の付加容量
Ｃs1と第２の付加容量Ｃs2の個々の容量値は小さくてよ
いため、キャパシタライン３４および容量形成用電極３
５と画素電極２２との対向面積はいずれも小さくてよ
く、また、画素の開口面積は、キャパシタライン３４と
容量形成用電極３５とのいずれか一方と画素電極２２と
の対向面積分だけ小さくなるだけであるため、上記ＴＦ
Ｔパネルによれば、付加容量の容量値を十分大きくし、
しかも液晶表示素子の開口率も十分に確保することがで
きる。

【００４７】また、上記実施例では、画素電極２２との
間に第２の付加容量Ｃs2を形成するための容量形成用電
極３５をデータライン３１と同じ金属膜で形成している
ため、前記容量形成用電極３５はデータライン３１の形
成工程を利用して形成できるし、また、容量形成用電極
３５と画素電極２２との間の絶縁膜に、薄膜トランジス
タ２３を覆ってデータライン配線部に形成した層間絶縁
膜３２を用いているため、第１の付加容量Ｃs1に加えて
第２の付加容量Ｃs2を設けたものでありながら、ＴＦＴ
パネルを少ない工程数で製造することができる。

【００４８】なお、上記実施例では、キャパシタライン
３４と画素電極２２との対向面積と、容量形成用電極３
５と画素電極２２との対向面積とをほぼ等しくしている
が、キャパシタライン３４の画素電極対向面積と容量形
成用電極３５の画素電極対向面積とは互いに異なっらせ
てもよく、その場合でも、画素の開口面積は、キャパシ
タライン３４と容量形成用電極３５とのうち画素電極２
２との対向面積が大きい方の画素電極対向面積分だけ小
さくなるだけである。

【００４９】また、上記実施例では、第１の付加容量Ｃ
s1と第２の付加容量Ｃs2とを画素電極２２の中央部に形
成しているが、この付加容量Ｃs1，Ｃs2の形成箇所は任
意でよく、例えば付加容量Ｃs1，Ｃs2を画素電極２２の
縁部に形成する場合は、キャパシタライン３４と容量形
成用電極３５とを画素電極２２の縁部に対向させて設け
ればよい。

【００５０】さらに、上記実施例のＴＦＴパネルは、画
素電極２２を行方向および列方向にそれぞれ直線状に配
列したものであるが、本発明は、画素電極を行方向には
直線状に配列し列方向にはジグザグに配列したモザイク
状配列パターンなど、種々の画素電極配列パターンのＴ
ＦＴパネルに広く適用することができる。

【００５１】

【発明の効果】本発明のＴＦＴパネルによれば、キャパ
シタラインと画素電極とその間の絶縁膜とで第１の付加
容量を形成し、前記画素電極の前記キャパシタラインが
対向する部分の他面側には他の絶縁膜をはさんで画素電
極と対向する容量形成用電極を設けてこの容量形成用電
極と画素電極とその間の絶縁膜とで第２の付加容量を形
成するとともに、前記容量形成用電極を前記キャパシタ
ラインに接続して前記第１の付加容量と第２の付加容量
とを並列接続しているため、付加容量の容量値を十分大
きくし、しかも液晶表示素子の開口率も十分に確保する
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるＴＦＴパネルの一部分
の平面図。

【図２】図１のII−II線に沿う拡大断面図。

【図３】図１の III−III 線に沿う拡大断面図。

【図４】本発明の一実施例によるＴＦＴパネルの１つの
画素部の等価回路図。

【図５】本発明の一実施例によるＴＦＴパネルの１つの
画素の開口面積を示す図。

【図６】従来のＴＦＴパネルの一部分の平面図。

【図７】従来のＴＦＴパネルの１つの画素部の等価回路
図。

【図８】従来のＴＦＴパネルの１つの画素の開口面積を
示す図。

【符号の説明】

２１…基板 ２２…画素電極 ２３…薄膜トランジスタ ２４…ゲート電極 ２５…ゲート絶縁膜 ２６…ｉ型半導体層 ２７…ｎ型半導体層 ２８…ソース電極 ２９…ドレイン電極 ３０…ゲートライン ３１…データライン ３２…層間絶縁膜 ３４…キャパシタライン ３５…容量形成用電極 Ｃs1…第１の付加容量 Ｃs2…第２の付加容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】透明基板の上に、行方向および列方向に配
   列された複数の画素電極と、これら各画素電極にそれぞ
   れ接続された複数の薄膜トランジスタと、各画素電極行
   にそれぞれ対応させて配線されその行の薄膜トランジス
   タにゲート信号を供給する複数のゲートラインと、各画
   素電極列にそれぞれ対応させて配線されその列の薄膜ト
   ランジスタにデータ信号を供給する複数のデータライン
   とを形成してなり、かつ、各画素電極行ごとに前記画素
   電極の一部にその一面側から絶縁膜をはさんで対向する
   キャパシタラインを設けてこのキャパシタラインと前記
   画素電極とその間の絶縁膜とで第１の付加容量を形成
   し、前記画素電極の前記キャパシタラインが対向する部
   分の他面側には他の絶縁膜をはさんで前記画素電極と対
   向する容量形成用電極を設けてこの容量形成用電極と画
   素電極とその間の絶縁膜とで第２の付加容量を形成する
   とともに、前記容量形成用電極を前記キャパシタライン
   に接続して、前記第１の付加容量と第２の付加容量とを
   並列接続したことを特徴とする薄膜トランジスタパネ
   ル。