CN100356255C - 像素结构及薄膜晶体管阵列 - Google Patents

Abstract

一种像素结构及薄膜晶体管阵列，由具有扫描配线的第一图案化导体层、第一介电层、数个信道层、包括信号配线与源极/漏极的第二图案化导体层、第二介电层以及数个像素电极所组成。其中，第一图案化导体层位于一基板上。第一介电层位于基板上并覆盖第一图案化导体层。信道层位于扫描配线上方的第一介电层上。第二图案化导体层位于第一介电层上，其源极/漏极位于扫描配线上的信道层两侧。第二介电层位于第一介电层上并覆盖住第二图案化导体层上。像素电极置于第二介电层上，其中像素电极与源极/漏极的一端电性连接，而源极/漏极的另一端与信号配线电性连接。

Description

像素结构及薄膜晶体管阵列

技术领域

本发明是有关于一种液晶显示器的像素结构及薄膜晶体管阵列，且特别是有关于一种可降低薄膜晶体管中闸极-漏极电容(Cgd)的变异值的像素结构及薄膜晶体管阵列。

背景技术

液晶显示器为平面显示器的一种，其具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此，已被广泛的应用在中、小型可携式电视、行动电话、摄录放影机、笔记型计算机、桌上型显示器以及投影电视等消费性电子或计算机产品。目前液晶显示器的发展可略分为主动矩阵式液晶显示器(Active Matrix LCD)与被动矩阵式液晶显示器(Passive Matrix LCD)两种，其中又以主动矩阵式液晶显示器最被看好成为下一代主要的产品。在主动矩阵式液晶显示器中，主要直接在像素电极处形成薄膜晶体管(Thin Film Transistor，TFT)或其它主动组件来控制液晶显示器的资料写入。因此，液晶显示器中薄膜晶体管或其它主动组件已成为各界研发的重点之一。

图1A与图1B是现有一种薄膜晶体管阵列的像素结构的上视图与I-I′剖面示意图。请参照图1A与图1B，传统形成于一基板100上的像素结构是由包含一闸极102与一扫描配线104的第一导体层106、一闸极绝缘层108、一信道层110、含有一信号配线112与源极/漏极114的第二导体层116、一保护层118以及一像素电极120所构成。其中，第一导体层106配置于基板100上。闸极绝缘层108配置于基板100上并覆盖住第一导体层106。信道层110配置于闸极绝缘层108上且位于闸极102上方。第二导体层116配置于闸极绝缘层108上，且第二导体层116中的源极/漏极114配置于信道层110两侧。保护层118配置于闸极绝缘层108上并覆盖住第二导体层116，且保护层118中具有接触开口122。像素电极120配置于保护层118上，其中像素电极120与源极/漏极114的一端(漏极端)利用上述接触窗开口122电性连接，而源极/漏极114的另一端(源极端)与信号配线112电性连接。

在现有的像素结构中，由于漏极与像素电极彼此电性连接，故闸极-漏极电容(Cgd)会受到(1)漏极与闸极的相对位置地影响；(2)像素电极与闸极的相对位置而有所变动。其中，由于闸极与漏极之间的距离较近，且闸极102与漏极重叠部位124的面积会因为步进曝光制程中的误对准(misalignment)而有所变动，因此闸极-漏极电容(Cgd)的变动主要是受到漏极与闸极相对位置的影响。薄膜晶体管阵列中，闸极-漏极电容(Cgd)的变动会使得显示时容易产生stitching block(shot mura)等现象。

此外，现有的像素结构中，薄膜晶体管因制程控制不当或其它因素而失效时，往往会有亮点产生不易修补，进而影响显示品质。

发明内容

因此，本发明的目的在提出一种像素结构及薄膜晶体管阵列，能够大幅改善闸极-漏极电容(Cgd)的变动情况。

本发明的另一目的在提出一种像素结构及薄膜晶体管阵列，可轻易地将源极端与像素电极熔接，以达到亮点修补的目的。

为达本发明的上述或其它目的，提供一种用于液晶显示器的薄膜晶体管阵列，适于配置于一基板上，该薄膜晶体管阵列包括：第一图案化导体层，配置于该基板上，该第一图案化导体层包括多个扫描配线，其中部分扫描配线作为闸极；第一介电层，配置于该基板上并覆盖住该第一图案化导体层；多个信道层，配置于该第一介电层上，且这些信道层位于这些扫描配线上方的范围内；第二图案化导体层，配置于该第一介电层上，该第二图案化导体层包括多个信号配线与多个源极/漏极，其中这些源极/漏极配置于这些扫描配线上方的范围内，且这些源极/漏极位于该信道层两侧；第二介电层，配置于该第二导体层上；以及多个像素电极，配置于该第二介电层上，其中这些像素电极与这些源极/漏极的一端电性连接，而这些源极/漏极的另一端与这些信号配线电性连接。

本发明又提供一种用于液晶显示器的像素结构，适于配置于一基板上，该像素结构包括：扫描配线，配置于该基板上，其中部分扫描配线作为闸极；第一介电层，配置于该基板上并覆盖住该扫描配线；信道层，配置于该第一介电层上，且该信道层位于该扫描配线上方的范围内；导体层，配置于该第一介电层上，该导体层包括一信号配线与一源极/漏极，其中该源极/漏极配置于该扫描配线上方的范围内，且该源极/漏极位于该信道层两侧；第二介电层，配置于该导体层上；以及像素电极，配置于该第二介电层上，其中该像素电极与该源极/漏极的一端电性连接，而该源极/漏极的另一端与该信号配线电性连接。

本发明因为将整个薄膜晶体管阵列中的源极/漏极配置于扫描配线上，所以闸极和漏极之间所形成的闸极-漏极电容(Cgd)几乎不会有变动。

而且，本发明中的像素电极与扫描配线中作为闸极的部分虽然仍会形成闸极-漏极电容(Cgd)，但因像素电极与扫描配线作为闸极部分的距离较远(相较于漏极与闸极的距离而言)，因此像素电极与闸极之间的闸极-漏极电容(Cgd)值较小，连带闸极-漏极电容(Cgd)的变动也小。换言之，即使像素电极与闸极之间的闸极-漏极电容(Cgd)有所变动，整体上其对于闸极-漏极电容(Cgd)的影响亦十分有限。

此外，因为本发明可将像素电极延伸至信道层两侧的源极/漏极，所以当某一像素结构中的薄膜晶体管失效时，可以把像素电极中延伸至漏极上方的部位切断，以使像素电极与漏极分离，并且把像素电极中延伸至源极上方的部位熔接至源极，而达到修补的功效。

另外，由于本发明的像素结构中的源极/漏极是配置于扫描配线上，所以开口率很高。

为让本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

附图说明

图1A与图1B是现有一种薄膜晶体管阵列的像素结构的上视图与I-I′剖面示意图；以及

图2A与图2B是依照本发明一较佳实施例的一种薄膜晶体管阵列的像素结构的上视图与II-II′剖面示意图。

具体实施方式

本发明可应用于薄膜晶体管阵列，而其中每一像素结构如图2A与图2B所示。

图2A与图2B是依照本发明一较佳实施例的一种薄膜晶体管阵列的像素结构的上视图与II-II′剖面示意图，请参照图2A与图2B，其绘示的像素结构由具有扫描配线204的一第一图案化导体层、一第一介电层208、一信道层210、包括一信号配线212与源极/漏极214的一第二图案化导体层216、一第二介电层218以及一像素电极220所组成。

请继续参照图2A与图2B，上述各部分的扫描配线204配置于一基板200上。第一介电层208位于基板200上并覆盖住扫描配线204。信道层210则配置于第一介电层208上且位于扫描配线204上方。第二图案化导体层216配置于第一介电层208上，且第二图案化导体层216中的源极/漏极214配置于扫描配线204上方，且位于信道层210两侧。第二介电层218配置于第一介电层208上并覆盖住第二图案化导体层216，且保护层218中具有接触开口222。像素电极220则配置于第二介电层218上，其中像素电极220与源极/漏极214的一端(漏极端)利用上述接触窗开口222电性连接，而源极/漏极214的另一端(源极端)与信号配线212电性连接。

此外，于本实施例中，扫描配线204的延伸方向垂直于信号配线212的延伸方向，且于第二介电层218中还具有一接触窗开口222，以使得像素电极220与源极/漏极214电性连接。当应用本发明于薄膜晶体管阵列时，因为一个薄膜晶体管阵列均具有数个像素结构，所以其中每一条扫描配线204的延伸方向彼此平行，而每一条信号配线212的延伸方向也是彼此平行。

而且，请继续参照图2A与图2B，本实施例中的像素电极220包括一显示区块221a，以及可选择性地具有由显示区块221a突出的一电接触区块221b以及由显示区块221a突出且位于源极/漏极214上方的一预备修补区块221c，其中电接触区块221b是用以使像素电极220与源极/漏极214电性连接。而当某一像素结构中的薄膜晶体管失效时，可以利用如雷射由切线224处将像素电极220中延伸至漏极214上方的电接触区块221b切断，以使像素电极220与漏极214分离，并且把像素电极220中延伸至源极214上方的预备修补区块221c中的熔接点226熔接至源极214，以达到修补的功效。

综上所述，本发明至少具有下列特点：

1.本发明因为将整个薄膜晶体管阵列中的源极/漏极配置于扫描配线上，所以闸极和漏极之间所形成的闸极-漏极电容(Cgd)几乎不会有变动。

2.本发明中的像素电极与扫描配线中作为闸极的部分虽然仍会形成闸极-漏极电容(Cgd)，但因像素电极与扫描配线作为闸极部分的距离较远(相较于漏极与闸极的距离而言)，因此像素电极与闸极之间的闸极-漏极电容(Cgd)值较小，连带闸极-漏极电容(Cgd)的变动也小。换言之，即使像素电极与闸极之间的闸极-漏极电容(Cgd)有所变动，整体上其对于闸极-漏极电容(Cgd)的影响亦十分有限。

3.本发明因为可将像素电极延伸至信道层两侧的源极/漏极，所以当某一像素结构中的薄膜晶体管失效时，可以把像素电极中延伸至漏极上方的部位切断，以使像素电极与漏极分离，并且把像素电极中延伸至源极上方的部位熔接至源极，而达到修补的功效。

4.由于本发明的像素结构中的源极/漏极是配置于扫描配线上，所以开口率很高。

虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

附图参考标记说明：

100，200：基板

102：闸极

104，204：扫描配线

106，116，216：导体层

108：闸极绝缘层

110，210：信道层

112，212：信号配线

114，214：源极/漏极

118：保护层

120，220：像素电极

122，222：接触窗开口

124：重叠部位

208，218：介电层

221a：显示区块

221b：电接触区块

221c：预备修补区块

224：切线

226：熔接点

Claims (10)

1.一种用于液晶显示器的薄膜晶体管阵列，适于配置于一基板上，该薄膜晶体管阵列包括：

第一图案化导体层，配置于该基板上，该第一图案化导体层包括多个扫描配线，其中部分扫描配线作为闸极；

第一介电层，配置于该基板上并覆盖住该第一图案化导体层；

多个信道层，配置于该第一介电层上，且这些信道层位于这些扫描配线上方的范围内；

第二图案化导体层，配置于该第一介电层上，该第二图案化导体层包括多个信号配线与多个源极/漏极，其中这些源极/漏极配置于这些扫描配线上方的范围内，且这些源极/漏极位于该信道层两侧；

第二介电层，配置于该第二导体层上；以及

多个像素电极，配置于该第二介电层上，其中这些像素电极与这些源极/漏极的一端电性连接，而这些源极/漏极的另一端与这些信号配线电性连接。

2.如其权利要求1所述的薄膜晶体管阵列基板，其特征在于，这些扫描配线的延伸方向彼此平行。

3.如其权利要求1所述的薄膜晶体管阵列基板，其特征在于，这些信号配线的延伸方向彼此平行。

4.如其权利要求1所述的薄膜晶体管阵列基板，其特征在于，这些扫描配线的延伸方向垂直于这些信号配线的延伸方向。

5.如其权利要求1所述的薄膜晶体管阵列基板，其特征在于，该第二介电层具有多个接触窗开口，以使得这些像素电极与这些源极/漏极电性连接。

6.如其权利要求1所述的薄膜晶体管阵列基板，其特征在于，这些像素电极的每一个包括：

显示区块；以及

电接触区块，该电接触区块由该显示区块突出，以使得这些像素电极与这些源极/漏极电性连接。

7.如其权利要求5所述的薄膜晶体管阵列基板，其特征在于，这些像素电极的每一个包括：

显示区块；

电接触区块，该电接触区块由该显示区块突出，以使得这些像素电极与这些源极/漏极电性连接；以及

预备修补区块，该预备修补区块由该显示区块突出，且该修补区块位于这些源极/漏极上方。

8.一种用于液晶显示器的像素结构，适于配置于一基板上，该像素结构包括：

扫描配线，配置于该基板上，其中部分扫描配线作为闸极；

第一介电层，配置于该基板上并覆盖住该扫描配线；

信道层，配置于该第一介电层上，且该信道层位于该扫描配线上方的范围内；

导体层，配置于该第一介电层上，该导体层包括信号配线与源极/漏极，其中该源极/漏极配置于该扫描配线上方的范围内，且该源极/漏极位于该信道层两侧；

第二介电层，配置于该导体层上；以及

像素电极，配置于该第二介电层上，其中该像素电极与该源极/漏极的一端电性连接，而该源极/漏极的另一端与该信号配线电性连接。

9.如权利要求8所述的像素结构，其特征在于，该扫描配线的延伸方向垂直于该信号配线的延伸方向。

10.如权利要求8所述的像素结构，其特征在于，该第二介电层具有一接触窗开口，以使得该像素电极与该源极/漏极的一端电性连接。

Images