CN100477237C - 电光装置、其制造方法、电子设备以及电容器 - Google Patents

电光装置、其制造方法、电子设备以及电容器 Download PDF

Info

Publication number
CN100477237C
CN100477237C CNB2006101538784A CN200610153878A CN100477237C CN 100477237 C CN100477237 C CN 100477237C CN B2006101538784 A CNB2006101538784 A CN B2006101538784A CN 200610153878 A CN200610153878 A CN 200610153878A CN 100477237 C CN100477237 C CN 100477237C
Authority
CN
China
Prior art keywords
aforementioned
electrodes
contact hole
pixel
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101538784A
Other languages
English (en)
Other versions
CN1933166A (zh
Inventor
石井达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1933166A publication Critical patent/CN1933166A/zh
Application granted granted Critical
Publication of CN100477237C publication Critical patent/CN100477237C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的电光装置，使保持电容大，可进行高质量的图像显示，在基板上，具备：相互进行交叉的多条扫描线及多条数据线；对应于多条扫描线和多条数据线的交叉处所设置的多个像素电极；和叠层有一对电极及电介质膜的存储电容。还具备：由设置于贯通一对电极的一方及电介质膜而开口的开口部的内侧壁上的第1绝缘膜所构成的侧壁；和从一对电极的另一方看，相对于前述一方配置于相反侧，通过与侧壁自对准性地同时形成、被侧壁所包围的自对准接触孔，而与另一方电连接的第1导电膜。

Description

电光装置、其制造方法、电子设备以及电容器
技术领域
本发明，涉及例如液晶装置等的电光装置，及具备有该电光装置的例如液晶投影机等的电子设备，以及电容器的技术领域。
背景技术
这种电光装置，例如在液晶装置中，为了防止在像素部所保持的图像信号发生泄漏，大多与液晶电容并联地附加保持电容。
例如在专利文献1中，公开了保持电容的制造方法。在专利文献1的制造方法中，连接于保持电容的下部电极的、与比上部电极靠上侧的布线的接触孔的边缘，和保持电容的上部电极的距离，通过2种掩模图形所确定而确保绝缘。
【专利文献1】特开2001-290171号公报
但是，若如专利文献1的技术那样地采用2种掩模制造保持电容，则需要确保考虑了2种掩模间的位置对准的裕量而进行设计，相应地保持电容的面积不得不减小。其结果，存在像素部的保持电容降低，会发生显示不均的技术性问题点。
发明内容
本发明，鉴于例如上述的问题点而作出，目的在于提供能够使保持电容的面积大，可以进行高质量的图像显示的电光装置及其制造方法、电子设备以及电容器。
本发明的电光装置，为了解决上述问题，在基板上，具备：相互交叉的多条扫描线及多条数据线；对应于前述多条扫描线和前述多条数据线的交叉处所设置的多个像素电极；叠层一对电极及电介质膜的存储电容；由设置于贯通前述一对电极的一方及前述电介质膜所开口的开口部的内侧壁上的第1绝缘膜构成的侧壁(sidewall)；和第1导电膜，其从前述一对电极的另一方看，相对于前述一方配置于相反侧，通过与前述侧壁自对准地同时形成的、被前述侧壁所包围的自对准(self align)接触孔而与前述另一方电连接。
依照本发明的电光装置，在其工作时，例如像素开关用的薄膜晶体管(Thin Film Transistor：以下，适当地称为“TFT”)，通过对被扫描线所选择的像素位置的像素电极从数据线施加数据信号，可以进行有源矩阵驱动。此时，例如通过电连接于像素电极的存储电容(或者保持电容)，可以提高像素电极的电位保持性，可以实现显示的高对比度化。
本发明的“存储电容”，是例如具有像素电位侧电极及固定电位侧电极作为一对电极的，用于使像素电极的电位保持性提高的电容器；像素电位侧电极、电介质膜及固定电位侧电极，既可以从下层侧按该顺序叠层，也可以按相反的顺序叠层。还有，在本发明的“存储电容”中，不仅包括电连接于像素电极的存储电容，而且包括为了使电光装置发挥功能而设置于基板上的存储电容。
在本发明中，特别地具备由第1绝缘膜构成的侧壁。本发明的所谓“侧壁”，是指设置于贯通一对电极的一方及电介质膜所开口的开口部的内侧壁上的绝缘膜。进而，通过被该侧壁所包围的自对准接触孔，一对电极的另一方(例如像素电位侧电极或者下侧电极)，与相对于一对电极的一方(例如固定电位侧电极或者上侧电极)配置于相反侧的、例如构成像素电极等的例如ITO(Indium Tin Oxide，铟锡氧化物)等的第1导电膜电连接。在此，第1导电膜，既可以分别从多个像素电极延伸，换而言之，第1导电膜，既可以是分别构成多个像素电极的膜本身或者分别与多个像素电极一体地形成；也可以与像素电极分别形成。本发明的“被侧壁所包围的自对准接触孔”，是与侧壁的形成同时形成的自对准型或者自调整型的接触孔，是指为了一对电极间不发生电短路(即，short)而通过利用侧壁包围周围所绝缘的接触孔。因此，例如形成于自对准接触孔内的第1导电膜和一对电极的一方的沿基板的距离，被侧壁所规定。因而，不必既使与一对电极的另一方电连接的、相对于一对电极的一方配置于相反侧的第1导电膜，和一对电极的一方不短路，又使用于形成用于电连接的接触孔的掩模及用于形成存储电容的掩模间的位置对准。从而，在将一对电极的另一方与相对于一对电极的一方配置于相反侧的第1导电膜电连接之时，因为不必设置考虑了多个掩模间的位置偏移的裕量，所以能够使侧壁尽可能地薄。其结果，例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜而与存储电容相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容的面积的减少。换而言之，在相同大小的基板上的面积，能够形成更大的存储电容。或者，能够缩小基板尺寸。
在本发明的电光装置的一个方式中，前述存储电容，作为前述一对电极，叠层了电连接于前述像素电极的像素电位侧电极和电连接于一定电位的固定电位侧电极。
依照该方式，通过电连接于像素电极的存储电容，可以提高像素电极的电位保持性，可以实现显示的高对比度化。进而，例如，像素电极及像素电位侧电极间，因为通过被侧壁所包围的自对准接触孔而电连接，所以例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜而与存储电容相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容的面积的减少。其结果可以实现更高对比度化。
在本发明的电光装置的另一方式中，前述多个像素电极，从前述第1导电膜延伸；前述存储电容，按前述像素电位侧电极、前述电介质膜及前述固定电位侧电极的顺序将它们叠层；前述像素电位侧电极作为前述另一方，通过贯通作为前述一方的前述固定电位侧电极及前述电介质膜所开孔的前述自对准接触孔，电连接于前述多个像素电极。
依照该方式，像素电位侧电极，与从相对于固定电位侧电极配置于相反侧、即与固定电位侧电极相比配置于上层侧的第1导电膜延伸的像素电极，通过贯通固定电位侧电极及电介质膜所开孔的自对准接触孔而电连接。因而，例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜而与存储电容相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容的面积的减少。其结果，可以实现显示的更高对比度化。
本发明的电子设备为了解决上述问题，具备上述的本发明的电光装置(其中，也包括其各种方式)。
本发明的电子设备，因为具备上述的本发明的电光装置，所以能够实现可以进行高质量的图像显示的投影型显示装置、电视机、便携电话机、电子笔记本、文字处理机、取景器型或者监视器直视型的磁带录像机、工作站、电视电话机、POS终端机、触摸面板等的各种电子设备。并且，作为本发明的电子设备，还可以实现例如电子纸等的电泳装置、电子发射装置(Field Emission Display及Conduction Electron-Emitter Display，场致发射显示器及传导型电子发射显示器)，采用了这些电泳装置、电子发射装置的显示装置。
特别是，因为在基板上能够形成更大的存储电容，所以例如可以实现显示的高对比度化。
本发明的电光装置的制造方法，为了解决上述问题，制造下述电光装置，该电光装置在基板上，具备：相互交叉的多条扫描线及多条数据线，对应于前述多条扫描线和前述多条数据线的交叉处所设置的多个像素电极，和与该多个像素电极电连接的存储电容，该制造方法包括：按像素电位侧电极、电介质膜、固定电位侧电极的顺序将它们叠层而形成前述存储电容的工序；在前述存储电容上，形成层间绝缘膜的工序；形成开口部的工序，该开口部贯通前述固定电位侧电极、前述电介质膜及前述层间绝缘膜，使前述像素电位侧电极露出地进行开口；将第1绝缘膜，既在前述基板上平面性地看，叠层于包括前述开口部的区域的工序；通过对于前述第1绝缘膜实施各向异性蚀刻，既在前述开口部的内侧壁上形成由前述第1绝缘膜构成的侧壁、又使前述像素电位侧电极露出地对被前述侧壁所包围的自对准接触孔进行开孔的工序；和通过将第1导电膜，在前述基板上平面性地看，叠层于包括前述自对准接触孔的区域，而形成前述像素电极，以便与前述像素电位侧电极通过前述自对准接触孔电连接的工序。
依照本发明的电光装置的制造方法，能够制造上述的电光装置。在此尤其是，不必使用于形成接触孔的掩模及用于形成存储电容的掩模间的位置对准，该接触孔用于将像素电位侧电极与从相对于固定电位侧电极配置于相反侧的第1导电膜延伸的像素电极电连接。例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜而与存储电容相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容的面积的减少。换而言之，能够在相同大小的基板上的面积形成更大的存储电容。或者，能够缩小基板尺寸。
本发明的电容器，为了解决上述问题，在基板上叠层一对电极及电介质膜；具备由设置于贯通前述一对电极的一方及前述电介质膜所开口的开口部的内侧壁上的绝缘膜构成的侧壁；前述一对电极的另一方，通过被前述侧壁所包围的自对准接触孔，而与相对于前述一方位于相反侧的导电膜电连接。
依照本发明的电容器，不必使用于形成接触孔的掩模及用于形成存储电容的掩模间的位置对准，该接触孔用于将一对电极的另一方与相对于一对电极的一方位于相反侧的导电膜电连接。因而，例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜而与存储电容相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容的面积的减少。换而言之，在相同大小的基板上，能够形成更大的存储电容。或者，能够缩小基板尺寸。
本发明的作用及其他的有益效果可从下面进行说明的具体实施方式而明了。
附图说明
图1是表示第1实施方式的液晶装置的整体构成的平面图。
图2是图1的H-H’剖面图。
图3是矩阵状地形成的构成第1实施方式的液晶装置的图像显示区域的多个像素部中的各种元件、布线等的等效电路图。
图4是第1实施方式的液晶装置中的相邻的多个像素部的平面图。
图5是图4的A-A’剖面图。
图6是对图5的虚线圆C1内进行放大而示的部分放大图。
图7是按顺序表示第1实施方式的液晶装置的制造工序的工序图(其1)。
图8是按顺序表示第1实施方式的液晶装置的制造工序的工序图(其2)。
图9是第2实施方式中的与图5相同主旨的剖面图。
图10是对图9的虚线圆C2内进行放大而示的部分放大图。
图11是表示应用了电光装置的电子设备的一例的投影机的构成的平面图。
图12是表示应用了电光装置的电子设备的一例的个人计算机的构成的立体图。
图13是表示应用了电光装置的电子设备的一例的便携电话机的构成的立体图。
符号说明
3a...扫描线，9a...像素电极，6a...数据线，10...TFT阵列基板，10a...图像显示区域，41、42、43...层间绝缘膜，71...中继层，75...电介质膜，85...接触孔，90...导电膜，101...数据线驱动电路，104...扫描线驱动电路，300...电容线，850...侧壁
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在以下的实施方式中，取为本发明的电光装置的一例的驱动电路内置型的TFT有源矩阵驱动方式的液晶装置为例。
第1实施方式
对第1实施方式的液晶装置，参照图1～图8进行说明。
首先，对本实施方式的液晶装置的整体构成，参照图1及图2进行说明。在此图1，是表示本实施方式的液晶装置的构成的平面图，图2，是图1的在H-H’线处的剖面图。
在图1及图2中，在本实施方式的液晶装置中，TFT阵列基板10和对向基板20对向配置。在TFT阵列基板10和对向基板20之间封进液晶层50，TFT阵列基板10和对向基板20，通过设置于位于图像显示区域10a的周围的密封区域的密封材料52相互粘接。
在图1中，并行于配置有密封材料52的密封区域的内侧，对图像显示区域10a的框缘区域进行规定的遮光性的框缘遮光膜53，设置于对向基板20侧。周边区域之中，在位于配置有密封材料52的密封区域的外侧的区域，沿TFT阵列基板10的一边设置数据线驱动电路101及外部电路连接端子102。在与沿该一边的密封区域相比位于内侧，被框缘遮光膜53覆盖而设置采样电路7。并且，扫描线驱动电路104，在沿相邻于该一边的2边的密封区域的内侧，被框缘遮光膜53覆盖地设置。并且，在TFT阵列基板10上，在对向于对向基板20的4个角部的区域，配置用于对两基板间以上下导通材料107进行连接的上下导通端子106。由此，能够在TFT阵列基板10和对向基板20之间取为电导通。
在TFT阵列基板10上，形成用于对外部电路连接端子102，和数据线驱动电路101、扫描线驱动电路104、上下导通端子106等进行电连接的引绕布线90。
在图2中，在TFT阵列基板10上，形成构成有为驱动元件的像素开关用的TFT(Thin Film Transistor，薄膜晶体管)和扫描线、数据线等的布线的叠层结构。在图像显示区域10a中，在像素开关用TFT和扫描线、数据线等的布线的上层设置像素电极9a。另一方面，在对向基板20的与TFT阵列基板10对向的面上，形成遮光膜23。然后，在遮光膜23上，与多个像素电极9a进行对向而形成由ITO等的透明材料构成的对向电极21。另外，液晶层50，例如由一种或混合了多种向列液晶的液晶构成，在这一对取向膜间，取预定的取向状态。
还有，虽然在此未图示，但是也可以在TFT阵列基板10上，除了数据线驱动电路101、扫描线驱动电路104之外，形成用于对制造过程中或出厂时的该液晶装置的质量、缺陷等进行检查的检查电路及检查用图形等。
其次，对本实施方式的液晶装置的像素部的电构成，参照图3进行说明。在此图3，是矩阵状地形成的构成液晶装置的图像显示区域的多个像素部的各种元件、布线等的等效电路图。
在图3中，分别在矩阵状地形成于本实施方式的液晶装置的图像显示区域10a(参照图1)内的多个像素部，形成像素电极9a和用于对该像素电极9a进行开关控制的TFT30，在后进行详述的供给图像信号S1、S2、...、Sn的数据线6a电连接于该TFT30的源。
并且，扫描线3a电连接于TFT30的栅，以预定的定时，将扫描信号G1、G2、...、Gm，按该顺序以线顺序脉冲性地施加到扫描线3a地构成。像素电极9a，电连接于TFT30的漏，通过将为开关元件的TFT30按一定期间闭合其开关，以预定的定时写入从数据线6a所供给的图像信号S1、S2、...、Sn。
通过像素电极9a而写入到作为电光物质的一例的液晶的预定电平的图像信号S1、S2、...、Sn，在与形成于对向基板的对向电极21之间被保持一定期间。液晶，其分子集合的取向、秩序根据所施加的电压电平发生变化，由此而对光进行调制，可以进行灰度等级显示。若为常白模式，则对于入射光的透射率相应于以各像素为单位所施加的电压而减少，若为常黑模式，则对于入射光的透射率相应于以各像素为单位所施加的电压而增加，作为整体来说从电光装置出射具有相应于图像信号的对比度的光。
在此为了防止所保持的图像信号发生泄漏，与形成于像素电极9a和对向电极21(参照图1及图2)之间的液晶电容并联地附加存储电容70。该存储电容70，包括与扫描线3a并列而设置、包括固定电位侧电容电极并为预定电位的电容线300。通过该存储电容70，各像素电极的电荷保持特性得到提高。还有，电容线300的电位，既可以总是固定为一个电压值，也可以以预定周期改换而固定为多个电压值。
其次，对实现上述的电路工作的像素部的具体的构成，参照图4及图5进行说明。在此图4，是本实施方式的液晶装置的相邻的多个像素部的平面图，图5，为其A-A’剖面图。还有，在图5中，为了使各层和各构件在附图中为可以识别程度的大小，按该各层和各构件使比例尺各不相同。
在图4中，像素电极9a，在TFT阵列基板10上，矩阵状地设置多个(通过点线部9a’表示轮廓)，分别沿像素电极9a的纵横的边界而设置数据线6a和扫描线3a。数据线6a，例如由铝膜等的金属膜或者合金膜构成，扫描线3a，例如由导电性的多晶硅膜等构成。并且，扫描线3a，配置为对向于半导体层1a之中的以图中向右上的斜线区域表示的沟道区域1a’，该扫描线3a作为栅电极发挥作用。即，分别在扫描线3a和数据线6a的交叉之处，设置像素开关用的TFT30，该TFT30在沟道区域1a’对向配置扫描线3a的主线部作为栅电极。
如在图5中所示地，本实施方式的液晶装置，具备透明的TFT阵列基板10，和对向于其所配置的透明的对向基板20。TFT阵列基板10，例如，由石英基板、玻璃基板、硅基板构成；对向基板20，例如由玻璃基板或石英基板构成。在TFT阵列基板10，设置像素电极9a，在其上侧，设置实施了摩擦处理等的预定的取向处理的取向膜16。其中的像素电极9a，例如由ITO(Indium Tin Oxide，铟锡氧化物)膜等的透明导电性膜构成。另一方面，在对向基板20，遍及其整面而设置对向电极21，在其下侧，设置实施了摩擦处理等的预定的取向处理的取向膜22。其中的对向电极21，与上述的像素电极9a同样地，例如由ITO膜等的透明导电性膜构成。取向膜16及22，例如，由聚酰亚胺膜等的透明的有机膜构成。液晶层50，在没有来自像素电极9a的电场施加的状态下通过取向膜16及22而取预定的取向状态。
TFT30，如在图5中所示地，具有LDD(Lightly Doped Drain，轻掺杂漏)结构，作为其构成要素，具备：如上述地作为栅电极发挥功能的扫描线3a；例如由多晶硅膜构成、通过来自扫描线3a的电场而形成沟道的半导体层1a的沟道区域1a’；包括对扫描线3a和半导体层1a进行绝缘的栅绝缘膜的绝缘膜2；和半导体层1a的低浓度源区域1b及低浓度漏区域1c以及高浓度源区域1d及高浓度漏区域1e。
还有，TFT30，虽然如在图5中所示地优选具有LDD结构，但是既可以具有在低浓度源区域1b及低浓度漏区域1c不进行杂质的掺入的补偿结构，也可以是以由扫描线3a的一部分构成的栅电极作为掩模以高浓度掺入杂质、自调整地形成高浓度源区域及高浓度漏区域的自对准型的TFT。并且，在本实施方式中，虽然为将像素开关用TFT30的栅电极，仅配置1个于高浓度源区域1d及高浓度漏区域1e间的单栅结构，但是也可以在它们之间配置多于或等于2个栅电极。若如此地以双栅、或者多于或等于3重栅来构成TFT，则能够防止沟道和源及漏区域的接合部的泄漏电流，能够降低截止时的电流。而且，构成TFT30的半导体层1a既可以是非单晶层也可以是单晶层。在单晶层的形成中，能够采用贴合法等的公知的方法。通过使半导体层1a为单晶层，尤其能够谋求周边电路的高性能化。
另一方面，在图5中，作为连接于TFT30的高浓度漏区域1e及像素电极9a的像素电位侧电容电极的中继层71，和作为固定电位侧电容电极的电容线300的一部分，通过电介质膜75而对向配置，由此形成存储电容70。
电容线300，例如，由包括Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)等的高熔点金属之中的至少一种的，金属单质、合金、金属硅化物、聚硅化物，叠层它们的物质等构成。或者，也可以由Al(铝)膜形成。
中继层71，例如由导电性的多晶硅膜构成而作为像素电位侧电容电极发挥功能。其中，中继层71，与在后所述的电容线300同样地，也可以由包括金属或合金的单层膜或多层膜构成。中继层71，除了作为像素电位侧电容电极的功能之外，还具有通过接触孔83及85，对像素电极9a和TFT30的高浓度漏区域1e进行中继连接的功能。在此特别地，接触孔85，是如在后进行详述地被侧壁所包围的自对准接触孔。
电容线300，作为与中继层71对向配置的固定电位侧电容电极发挥功能。该电容线300，若平面性地看，则如在图4中所示地，重叠于扫描线3a的形成区域而形成。更具体地，电容线300，具备：沿扫描线3a延伸的主线部；和图中，分别从与数据线6a进行交叉的各处沿数据线6a突出到上方的突出部。其中的突出部，对扫描线3a上的区域及数据线6a下的区域进行利用，有助于存储电容70的形成区域的增大。并且，电容线300，优选：从配置有像素电极9a的图像显示区域10a向其周围延伸设置，与定电位源电连接，为固定电位。作为如此的定电位源，例如，既可以是供给到数据线驱动电路101的电源等的定电位源，又可以为供给到对向基板20的对向电极21的对向电极电位。
电介质膜75，如在图5中所示地，例如由膜厚5～200nm左右的比较薄的HTO(High Temperature Oxide，高温氧化)膜、LTO(LowTemperature Oxide，低温氧化)膜等的氧化硅膜，或者氮化硅膜等构成。从使存储电容70增大的观点来说，只要可得到膜的充分的可靠性，电介质膜75越薄越好。
如此地在本实施方式中特别地，由中继层71构成本发明的“一对电极的另一方”的一例，由电容线300构成本发明的“一对电极的一方”的一例。
在图4及图5中，除了上述之外，还在TFT30的下侧，设置下侧遮光膜11a。下侧遮光膜11a，被图形化为格子状，由此而对各像素的开口区域进行规定。下侧遮光膜11a，与上述的电容线300同样地，由包括金属或合金的单层膜或多层膜所构成。还有，开口区域的规定，也通过图4中的数据线6a和交叉于其所形成的电容线300，而进行。并且，对下侧遮光膜11a，与前述的电容线300的情况同样地，也为了避免其电位变动对于TFT30造成坏影响，从图像显示区域向其周围延伸设置而连接到定电位源较好。
并且，在TFT30下，设置基底绝缘膜12。基底绝缘膜12，除了从下侧遮光膜11a对TFT30进行层间绝缘的功能之外，还具有通过形成于TFT阵列基板10的整面，而对因TFT阵列基板10的表面研磨时的粗糙、和在洗净后残留的污渍等而使像素开关用的TFT30的特性变化的情况进行防止的功能。
除此之外，在扫描线3a上，形成分别开孔有通向高浓度源区域1d的接触孔81及通向高浓度漏区域1e的接触孔83的第1层间绝缘膜41。
在第1层间绝缘膜41上，形成中继层71、及电容线300，在它们之上形成分别开孔有通向高浓度源区域1d的接触孔81及通向中继层71的接触孔85的第2层间绝缘膜42。
除此之外进而，在第2层间绝缘膜42上，形成数据线6a，在它们之上形成具有通向中继层71的接触孔85的第3层间绝缘膜43。
其次，对存储电容及像素电极间的电连接，主要参照图6、加上图5而详细地进行说明。在此图6，是对图5的虚线圆C1内进行放大而示的部分放大图。还有，在图6中，为了使各层和各构件在附图中为可以识别的程度的大小，按该各层和各构件使比例尺各不相同。
在图6中，存储电容70，构成为：在第1层间绝缘膜41上作为像素电位侧电容电极发挥功能的中继层71、电介质膜75及作为固定电位侧电容电极发挥功能的电容线300按该顺序叠层。存储电容70，通过贯通第2层间绝缘膜42及第3层间绝缘膜43所开孔的接触孔85，与配置于上层侧的像素电极9a电连接。
在本实施方式中特别地，具备由绝缘膜构成的侧壁250，接触孔85，被侧壁250包围。
侧壁250，设置于贯通第3层间绝缘膜43、第2层间绝缘膜42、电容线300及电介质膜75所开口的开口部850的内侧壁上。进而，通过被该侧壁250所包围的接触孔85，作为像素电位侧电容电极的中继层71，与例如由ITO(Indium Tin Oxide，铟锡氧化物)等构成的导电膜90电连接，该导电膜90，从相对于作为固定电位侧电容电极的电容线300而配置于相反侧(即，比电容线300靠上层侧)的像素电极9a延伸。
接触孔85，是与侧壁250的形成同时形成的自对准型或自调整型的接触孔，为了使作为固定电位侧电容电极的电容线300和作为像素电位侧电容电极的中继层71之间不会发生电短路(即，short)而通过侧壁250包围周围。因此，形成于接触孔85内的导电膜90和作为固定电位侧电容电极的电容线300的沿TFT阵列基板10的距离L1，通过侧壁250而被规定。因而，能够将中继层71，和相对于电容线300位于相反侧(即，比电容线300靠上层侧)的导电膜90(换而言之，像素电极9a)，既使其与电容线300不会发生短路，又将它们通过接触孔85电连接。进而，接触孔85，因为是自对准型的接触孔，所以不必使用于形成接触孔的掩模及用于形成存储电容的掩模间的位置对准。
从而，在使中继层71与相对于电容线300位于相反侧(即，比电容线300靠上层侧)的导电膜90(换而言之像素电极9a)电连接之时，因为不必设置考虑了多个掩模间的位置偏移的裕量，所以能够使侧壁250尽可能地薄。其结果，例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜与存储电容70相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容70的面积的减少。换而言之，在相同大小的TFT阵列基板10上的面积，能够形成更大的存储电容70。或者，能够缩小TFT阵列基板10的尺寸。
其次，对本实施方式的液晶装置的制造工艺，参照图7及图8进行说明。在此图7及图8，是对制造工艺的各工序中的液晶装置的叠层结构，以对应于图6的剖面，循序而示的剖面图。还有，在此，本实施方式的液晶装置之中，主要对用于上述的存储电容及像素电极间的电连接的接触孔的制造工序进行说明。还有，对直到第1层间绝缘膜41的各层结构省略说明。
首先，在图7(a)中所示的工序中，在第1层间绝缘膜41上对作为像素电位侧电容电极的中继层71，电介质膜75，作为固定电位侧电容电极的电容线300，第2层间绝缘膜42及第3层间绝缘膜43按顺序进行叠层。
其次，在图7(b)中所示的工序中，例如通过蚀刻等形成开口部850，其贯通第3层间绝缘膜43，第2层间绝缘膜42，电容线300及电介质膜75进行开口。此时，中继层71露出。
其次，在图7(c)中所示的工序中，在TFT阵列基板10上平面性地看，在包括开口部850的区域，对绝缘膜200进行叠层。此时，绝缘膜200，在开口部850的内侧壁上也被形成，如后述地，该部分形成侧壁250。
其次，在图8(a)中所示的工序中，在TFT阵列基板10上平面性地看，对于包括开口部850的区域的绝缘膜200，实施各向异性蚀刻。此时，因为相当于蚀刻的深度方向的开口部850的底面的一方相比较于开口部850的内侧壁面蚀刻速度快，所以能够既可靠地使绝缘膜200残留于开口部850的内侧壁面，又在开口部850的底面使中继层71的表面71a露出。即，能够既残留开口部850的内侧壁上的绝缘膜200而可靠地形成侧壁250，又使中继层71露出。该结果，能够开孔被侧壁250所包围的自对准型的接触孔85。
其次，在图8(b)中所示的工序中，在包括接触孔85的区域及应当形成像素电极的区域对ITO等的导电膜90进行叠层。由此，形成像素电极9a，并且像素电极9a(换而言之，导电膜90)，通过自对准型的接触孔85，与中继层71电连接。
依照以上进行说明的液晶装置的制造方法，能够制造上述的本实施方式的液晶装置。在此尤其，因为接触孔85，是自对准型的接触孔，所以例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜与存储电容70相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容70的面积的减少。换而言之，在相同大小的TFT阵列基板10上的面积，能够形成更大的存储电容70。或者，能够缩小TFT阵列基板10的尺寸。
第2实施方式
对第2实施方式的电光装置，参照图9及图10进行说明。在此图9，是第2实施方式中的与图5相同主旨的剖面图，图10，是对图9的虚线圆C2内进行放大而示的部分放大图。
还有，在图9及图10中，对与从图1到图8中所示的第1实施方式的构成要素同样的构成要素附加同一参照符号，适当省略它们的说明。并且，在图9及图10中，为了使各层和各构件在附图中为可以识别的程度的大小，按该各层和各构件使比例尺各不相同。
如在图9中所示地，也可以：将中继层71配置于比电容线300靠上层侧，并通过自对准型的接触孔89而与TFT30的漏区域1e电连接。还有，中继层71及像素电极9a间，通过贯通第2层间绝缘膜42及第3层间绝缘膜43所开孔的接触孔87而电连接。
如在图10中进行放大所示地，存储电容70，构成为：在第1层间绝缘膜41上作为固定电位侧电容电极发挥功能的电容线300，电介质膜75，及作为像素电位侧电容电极发挥功能的中继层71按该顺序叠层。存储电容70，通过贯通电介质膜75、电容线300、第1层间绝缘膜41及绝缘膜2所开孔的接触孔89，与配置于下层侧的TFT30的漏区域1e电连接。
如此地在本实施方式中，由中继层71构成本发明的“一对电极的一方”的一例，由电容线300构成本发明的“一对电极的另一方”的一例。
在本实施方式中特别地，具备由绝缘膜构成的侧壁290，接触孔89被侧壁290包围。
侧壁290，设置于贯通电介质膜75、电容线300、第1层间绝缘膜41及绝缘膜2所开口的开口部890的内侧壁上。进而，通过被该侧壁290所包围的接触孔89，作为像素电位侧电容电极的中继层71，与相对于作为固定电位侧电容电极的电容线300而位于相反侧(即，比电容线300靠下层侧)的TFT30的漏区域1e，电连接。
接触孔89，是与侧壁290的形成同时形成的自对准型或自调整型的接触孔，为了使作为固定电位侧电容电极的电容线300和作为像素电位侧电容电极的中继层71之间不会发生电短路(即，short)而通过侧壁290包围周围。因此，中继层71之中的形成于接触孔89内的部分和作为固定电位侧电容电极的电容线300的沿TFT阵列基板10的距离L1，通过侧壁290而被规定。因而，能够将中继层71，和相对于电容线300位于相反侧(即，电容线300的下层侧)的TFT30的漏区域1e，既使其与电容线300不会发生短路，又通过接触孔89电连接。进而，接触孔89，因为是自对准型的接触孔，所以不必使用于形成接触孔的掩模及用于形成存储电容的掩模间的位置对准。
从而，在使中继层71与相对于电容线300位于相反侧(即，比电容线300靠下层侧)的TFT30的漏区域1e电连接之时，因为不必设置考虑了多个掩模间的位置偏移的裕量，所以能够使侧壁290尽可能地薄。其结果，例如与采用2种掩模而形成接触孔的情况或形成通过绝缘膜而与存储电容70相邻的接触孔的情况相比较，能够抑制因形成接触孔而引起的存储电容70的面积的减少。换而言之，在相同大小的TFT阵列基板10上的面积，能够形成更大的存储电容70。或者，能够缩小TFT阵列基板10的尺寸。
电子设备
其次，对在各种的电子设备中应用上述的电光装置的液晶装置的情况进行说明。
首先，对采用了该液晶装置作为光阀的投影机进行说明。图11，是表示投影机的构成例的平面图。如在该图11中所示地，在投影机1100内部，设置包括卤素灯等的白色光源的灯单元1102。从该灯单元1102所射出的投影光，通过配置于光导向器件1104内的4块镜部1106及2块分色镜1108被分离为RGB的3原色，入射到作为对应于各原色的光阀的液晶面板1110R、1110B及1110G。
液晶面板1110R、1110B及1110G的构成，与上述的液晶装置相同，以从图像信号处理电路所供给的R、G、B的原色信号所分别驱动。而且，通过这些液晶面板所调制的光，从3个方向入射到分色棱镜1112。在该分色棱镜1112中，R及B的光90度地进行折射，另一方面G的光则直行前进。从而，各色的图像被合成的结果，通过投影透镜1114，在屏幕等投影彩色图像。
在此，若着眼于各液晶面板1110R、1110B及1110G的显示像，则需要将液晶面板1110G的显示像，对于液晶面板1110R、1110B的显示像左右翻转。
还有，在液晶面板1110R、1110B及1110G中，因为通过分色镜1108，对应于R、G、B的各原色的光进行入射，所以不必设置滤色器。
其次，对将液晶装置，应用于便携型的个人计算机的例进行说明。图12，是表示该个人计算机的构成的立体图。在图12中，计算机1200，由具备有键盘1202的主体部1204，和液晶显示单元1206构成。该液晶显示单元1206，通过在先前所述的液晶装置1005的背面附加背光源所构成。
进而，对将液晶装置，应用于便携电话机的例进行说明。图13，是表示该便携电话机的构成的立体图。在图13中，便携电话机1300，具备多个操作按钮1302，和反射型的液晶装置1005。该反射型的液晶装置1005，按照需要在其前表面设置前光源。
还有，除了参照从图11到图13进行说明的电子设备之外，可列举液晶电视，取景器型、监视器直视型的磁带录像机，汽车导航装置，呼机，电子笔记本，计算器，文字处理机，工作站，电视电话，POS终端机，具备触摸面板的装置等。而且，不用说可以应用于这些各种电子设备中。
并且本发明，除了以上述的实施方式进行说明的液晶装置以外，还可以应用于在硅基板上形成元件的反射型液晶装置(LCOS)，等离子体显示器(PDP)，场致发射型显示器(FED，SED)，有机EL显示器，数字微镜器件(DMD)，电泳装置等。
本发明，并不限于上述的实施方式，在不违背从技术方案及说明书整体所理解的发明的要旨或思想的范围可以适当改变，伴随如此的改变的电光装置、电光装置的制造方法、具备该电光装置的电子设备及电容器也被包括于本发明的技术性范围中。

Claims (6)

1.一种电光装置，其特征在于，在基板上，具备：
相互进行交叉的多条扫描线及多条数据线；
对应于前述多条扫描线和前述多条数据线的交叉处所设置的多个像素电极；
叠层有一对电极及电介质膜的存储电容；
由第1绝缘膜构成的侧壁，该第1绝缘膜设置于贯通前述一对电极的一方及前述电介质膜而开口的开口部的内侧壁上；和
第1导电膜，其从前述一对电极的另一方看，相对于前述一对电极的一方配置于相反侧，通过与前述侧壁自对准性地同时形成的、被前述侧壁所包围的自对准接触孔，与前述一对电极的另一方电连接。
2.按照权利要求1所述的电光装置，其特征在于：
前述存储电容，作为前述一对电极，叠层有电连接于前述像素电极的像素电位侧电极和电连接于一定电位的固定电位侧电极。
3.按照权利要求2所述的电光装置，其特征在于：
前述多个像素电极，从前述第1导电膜延伸；
前述存储电容，按前述像素电位侧电极、前述电介质膜及前述固定电位侧电极的顺序将它们叠层；
前述像素电位侧电极作为前述一对电极的另一方，通过前述自对准接触孔，电连接于前述多个像素电极，该自对准接触孔贯通作为前述一对电极的一方的前述固定电位侧电极及前述电介质膜而开孔。
4.一种电子设备，其特征在于：
具备权利要求1～3中的任何一项所述的电光装置。
5.一种电光装置的制造方法，该电光装置，在基板上，具备：相互交叉的多条扫描线及多条数据线，对应于前述多条扫描线和前述多条数据线的交叉处所设置的多个像素电极，和与该多个像素电极电连接的存储电容，该电光装置的制造方法的特征在于，包括：
按像素电位侧电极、电介质膜、固定电位侧电极的顺序将它们叠层，而形成前述存储电容的工序；
在前述存储电容上，形成层间绝缘膜的工序；
贯通前述固定电位侧电极、前述电介质膜及前述层间绝缘膜，露出前述像素电位侧电极地进行开口，而形成开口部的工序；
将第1绝缘膜，在前述基板上平面性地看，叠层于包括前述开口部的区域的工序；
通过对于前述第1绝缘膜实施各向异性蚀刻，既在前述开口部的内侧壁上形成由前述第1绝缘膜所构成的侧壁，又露出前述像素电位侧电极地对被前述侧壁所包围的自对准接触孔进行开孔的工序；和
通过将第1导电膜，在前述基板上平面性地看，叠层于包括前述自对准接触孔的区域，而形成前述像素电极，以便其通过前述自对准接触孔与前述像素电位侧电极电连接的工序。
6.一种电容器，其特征在于：
在基板上叠层有一对电极及电介质膜；
具备由绝缘膜所构成的侧壁，该绝缘膜设置于贯通前述一对电极的一方及前述电介质膜而开口的开口部的内侧壁上；
前述一对电极的另一方，通过被前述侧壁所包围的自对准接触孔，与相对于前述一对电极的一方位于相反侧的导电膜电连接。
CNB2006101538784A 2005-09-15 2006-09-14 电光装置、其制造方法、电子设备以及电容器 Expired - Fee Related CN100477237C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP268606/2005 2005-09-15
JP2005268606A JP4301227B2 (ja) 2005-09-15 2005-09-15 電気光学装置及びその製造方法、電子機器並びにコンデンサー

Publications (2)

Publication Number Publication Date
CN1933166A CN1933166A (zh) 2007-03-21
CN100477237C true CN100477237C (zh) 2009-04-08

Family

ID=37854679

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101538784A Expired - Fee Related CN100477237C (zh) 2005-09-15 2006-09-14 电光装置、其制造方法、电子设备以及电容器

Country Status (3)

Country Link
US (1) US7561220B2 (zh)
JP (1) JP4301227B2 (zh)
CN (1) CN100477237C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155317B2 (ja) * 2006-07-11 2008-09-24 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
US8284354B2 (en) * 2008-02-04 2012-10-09 Himax Display, Inc. Liquid crystal on silicon display panel and electronic device using the same
CN101620347B (zh) * 2008-07-03 2011-08-17 中芯国际集成电路制造(上海)有限公司 硅基液晶器件及其制造方法
JP5724531B2 (ja) * 2010-04-12 2015-05-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2013195992A (ja) * 2012-03-23 2013-09-30 Japan Display Inc 液晶表示装置およびその製造方法
CN104020892B (zh) 2014-05-30 2017-07-28 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN105470267A (zh) * 2016-01-11 2016-04-06 武汉华星光电技术有限公司 一种阵列基板及其制备方法
JP6768394B2 (ja) * 2016-07-29 2020-10-14 株式会社ジャパンディスプレイ 電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826781A (en) * 1986-03-04 1989-05-02 Seiko Epson Corporation Semiconductor device and method of preparation

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4378630A (en) * 1980-05-05 1983-04-05 International Business Machines Corporation Process for fabricating a high performance PNP and NPN structure
US4433470A (en) * 1981-05-19 1984-02-28 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device utilizing selective etching and diffusion
JPS62274659A (ja) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp 半導体装置
DE3736531A1 (de) * 1986-10-30 1988-05-11 Mitsubishi Electric Corp Verfahren zur herstellung einer halbleitereinrichtung
US4855953A (en) * 1987-02-25 1989-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having stacked memory capacitors and method for manufacturing the same
DE3809218C2 (de) * 1987-03-20 1994-09-01 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Graben und Verfahren zum Herstellen einer solchen Halbleitereinrichtung
JPH0620108B2 (ja) * 1987-03-23 1994-03-16 三菱電機株式会社 半導体装置の製造方法
JPH01143254A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体記憶装置
US4849279A (en) * 1988-02-22 1989-07-18 Nissho & Co., Ltd. Insect-repellent assembly
JP2682021B2 (ja) * 1988-06-29 1997-11-26 富士通株式会社 半導体メモリ装置
JPH0262073A (ja) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp 半導体記憶装置
JP2624797B2 (ja) * 1988-09-20 1997-06-25 株式会社日立製作所 アクティブマトリクス基板の製造方法
US5086322A (en) * 1988-10-19 1992-02-04 Mitsubishi Denki Kabushiki Kaisha Input protection circuit and output driver circuit comprising mis semiconductor device
EP0439965B1 (en) * 1989-12-29 1997-04-09 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor memory
JP2573384B2 (ja) * 1990-01-24 1997-01-22 株式会社東芝 半導体記憶装置とその製造方法
JPH03278573A (ja) * 1990-03-28 1991-12-10 Mitsubishi Electric Corp 半導体記憶装置
JPH04188869A (ja) * 1990-11-22 1992-07-07 Mitsubishi Electric Corp 接合型電界効果トランジスタとキャパシタとを含む半導体記憶装置およびその製造方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH04348070A (ja) * 1991-05-24 1992-12-03 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6778231B1 (en) * 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US5334540A (en) * 1991-11-14 1994-08-02 Mitsubishi Denki Kabushiki Kaisha OBIC observation method and apparatus therefor
JPH05340964A (ja) * 1992-06-05 1993-12-24 Mitsubishi Electric Corp ウエハ及びチップの試験装置
JP3435173B2 (ja) * 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置
JPH0637269A (ja) * 1992-07-17 1994-02-10 Mitsubishi Electric Corp 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法
US5508541A (en) * 1992-09-22 1996-04-16 Kabushiki Kaisha Toshiba Random access memory device with trench-type one-transistor memory cell structure
JPH0714898A (ja) * 1993-06-23 1995-01-17 Mitsubishi Electric Corp 半導体ウエハの試験解析装置および解析方法
JPH0737996A (ja) * 1993-07-26 1995-02-07 Mitsubishi Electric Corp メモリセルにトランジスタを用いない半導体記憶装置およびその製造方法
JP2974561B2 (ja) * 1993-11-08 1999-11-10 株式会社東芝 半導体記憶装置及びその製造方法
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JPH07312423A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd Ｍｉｓ型半導体装置
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
KR0147655B1 (ko) * 1995-07-13 1998-08-01 김광호 반도체 장치의 캐패시터 제조방법
US5747845A (en) * 1995-08-22 1998-05-05 Nippon Steel Corporation Semiconductor memory device with memory cells each having transistor and capacitor and method of making the same
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JPH09127551A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板
US5914851A (en) * 1995-12-22 1999-06-22 International Business Machines Corporation Isolated sidewall capacitor
US5633781A (en) * 1995-12-22 1997-05-27 International Business Machines Corporation Isolated sidewall capacitor having a compound plate electrode
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US6009016A (en) * 1996-07-09 1999-12-28 Hitachi, Ltd. Nonvolatile memory system semiconductor memory and writing method
JP3976839B2 (ja) * 1996-07-09 2007-09-19 株式会社ルネサステクノロジ 不揮発性メモリシステムおよび不揮発性半導体メモリ
US6429473B1 (en) * 1996-07-30 2002-08-06 International Business Machines Corporation DRAM cell with stacked capacitor self-aligned to bitline
US6262438B1 (en) * 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
KR100223832B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체 소자 및 그 제조방법
JP3270821B2 (ja) * 1997-03-12 2002-04-02 シャープ株式会社 反射型液晶表示装置およびその製造方法
TW407234B (en) * 1997-03-31 2000-10-01 Hitachi Ltd Semiconductor memory device, non-volatile semiconductor memory device and data reading method thereof
JPH1116909A (ja) 1997-06-24 1999-01-22 Seiko Epson Corp 半導体装置及びその製造方法
DE69727249T2 (de) * 1997-07-25 2004-11-25 Otsuka Pharmaceutical Factory, Inc., Naruto Reduzierenden zucker enthaltende fettige emulsionen und verfahren zu ihrer sterilisierung
JP2000004269A (ja) * 1998-06-12 2000-01-07 Nec Corp 受信装置および受信方法、並びに記録媒体
US6767789B1 (en) * 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
JP2000031398A (ja) * 1998-07-15 2000-01-28 Toshiba Corp 半導体装置及びその製造方法
JP2000036568A (ja) * 1998-07-17 2000-02-02 Toshiba Corp 半導体記憶装置及びその製造方法
JP3289777B2 (ja) * 1999-04-27 2002-06-10 日本電気株式会社 マルチステージ干渉キャンセラ
CN101221756A (zh) * 1999-05-24 2008-07-16 石井达矢 音响发生装置及其制造方法
GB9929615D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing an active matrix device
JP3379501B2 (ja) * 1999-12-28 2003-02-24 日本電気株式会社 ゲイン可変型ディジタルフィルタ
JP4939689B2 (ja) 2000-01-26 2012-05-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7262393B2 (en) * 2000-05-11 2007-08-28 The Procter & Gamble Company Releasably sealable, air and liquid impermeable bags and methods for low temperature food preparation using the same
JP2002026254A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路および不揮発性メモリ
US6429069B1 (en) * 2000-07-11 2002-08-06 Micron Technology, Inc. SOI DRAM with buried capacitor under the digit lines utilizing a self aligning penetrating storage node contact formation
JP3833887B2 (ja) * 2000-10-30 2006-10-18 株式会社東芝 強誘電体メモリ及びその製造方法
JP2002354449A (ja) * 2001-05-28 2002-12-06 Tatsuya Ishii 広告配信方法及びテレビ放送受信機
JP3809520B2 (ja) * 2001-07-04 2006-08-16 独立行政法人 宇宙航空研究開発機構 微細噴流制御式吸音システム
JP3661633B2 (ja) * 2001-08-27 2005-06-15 セイコーエプソン株式会社 電子ビームテストシステム及び電子ビームテスト方法
JP3633545B2 (ja) * 2001-11-07 2005-03-30 セイコーエプソン株式会社 電子ビームテストシステム及び電子ビームテスト方法
US6858890B2 (en) * 2002-06-04 2005-02-22 Infineon Technologies Aktiengesellschaft Ferroelectric memory integrated circuit with improved reliability
TWI302996B (en) * 2002-07-25 2008-11-11 Toppoly Optoelectronics Corp Method for forming a self-aligned pixel electrode of lcd
US7175911B2 (en) * 2002-09-18 2007-02-13 Toshiba Ceramics Co., Ltd. Titanium dioxide fine particles and method for producing the same, and method for producing visible light activatable photocatalyst
JP4129381B2 (ja) * 2002-09-25 2008-08-06 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
ES2443492T3 (es) * 2002-10-02 2014-02-19 Mitsubishi Electric Corporation Reductor de pulsación de presión para un equipo de ciclo de refrigeración
TWI221340B (en) * 2003-05-30 2004-09-21 Ind Tech Res Inst Thin film transistor and method for fabricating thereof
EP1511004A3 (en) * 2003-08-19 2010-01-27 Sony Corporation Memory controller, memory control method, rate conversion apparatus, rate conversion method, image-signal-processing apparatus, image-signal-processing method, and program for executing these methods
JP3917964B2 (ja) * 2003-08-22 2007-05-23 株式会社 工房Ｐｄａ 熱圧着用のヒーターチップ
JP2004109988A (ja) 2003-08-29 2004-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP4153457B2 (ja) * 2004-03-30 2008-09-24 三菱電機株式会社 流路装置、冷凍サイクル装置
JP2006086292A (ja) * 2004-09-15 2006-03-30 Toshiba Corp 半導体記憶装置およびその製造方法
JP4544413B2 (ja) * 2004-10-26 2010-09-15 日本電気株式会社 無線基地局及び無線基地局におけるスケジューラアルゴリズム設定方法
US20060217108A1 (en) * 2005-03-25 2006-09-28 Nec Corporation Network authentication apparatus, network authentication method, network authentication system, and network authentication program
US20070085805A1 (en) * 2005-10-18 2007-04-19 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP4655943B2 (ja) * 2006-01-18 2011-03-23 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに導電層の接続構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826781A (en) * 1986-03-04 1989-05-02 Seiko Epson Corporation Semiconductor device and method of preparation

Also Published As

Publication number Publication date
JP2007079257A (ja) 2007-03-29
US20070058100A1 (en) 2007-03-15
CN1933166A (zh) 2007-03-21
US7561220B2 (en) 2009-07-14
JP4301227B2 (ja) 2009-07-22

Similar Documents

Publication Publication Date Title
US8259248B2 (en) Electrooptic device and electronic device
CN101211891B (zh) 连接结构、电光装置及其制造方法
CN101252135B (zh) 电光装置及其制造方法和电子设备
CN100483231C (zh) 电光装置及其制造方法、以及电子设备
CN100477237C (zh) 电光装置、其制造方法、电子设备以及电容器
EP1437618B1 (en) Electro-optical device, process for manufacturing the same, and electronic apparatus
JP4442570B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
CN100405196C (zh) 电光装置、其制造方法以及电子设备
CN103176323A (zh) 电光装置及电子设备
JP4211644B2 (ja) 電気光学装置の製造方法
KR20070074491A (ko) 전기 광학 장치, 그 제조 방법, 및 전자 기기
US8144281B2 (en) Electro-optical device having a light shielding film with first, second, and third portions
JP2007025611A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
KR100568372B1 (ko) 전기 광학 장치 및 전자 기기
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2007178650A (ja) 電気光学装置及びその製造方法並びに電子機器
TWI273529B (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4139530B2 (ja) 電気光学装置及び電子機器
JP2008249975A (ja) 電気光学装置、及びこれを備えた電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
CN100533237C (zh) 电光装置、其制造方法以及电子设备
KR100830381B1 (ko) 전기 광학 장치와 그 제조 방법, 전자 기기, 및 콘덴서
JP2008033177A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008026766A (ja) 電気光学装置、及びこれを備えた電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20200914

CF01 Termination of patent right due to non-payment of annual fee