JPH0620108B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0620108B2
JPH0620108B2 JP62069431A JP6943187A JPH0620108B2 JP H0620108 B2 JPH0620108 B2 JP H0620108B2 JP 62069431 A JP62069431 A JP 62069431A JP 6943187 A JP6943187 A JP 6943187A JP H0620108 B2 JPH0620108 B2 JP H0620108B2
Authority
JP
Japan
Prior art keywords
oxide film
groove
silicon oxide
semiconductor substrate
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62069431A
Other languages
English (en)
Other versions
JPS63234554A (ja
Inventor
達也 石井
喜紀 奥村
正男 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62069431A priority Critical patent/JPH0620108B2/ja
Priority to US07/169,062 priority patent/US4894695A/en
Priority to DE3809653A priority patent/DE3809653A1/de
Publication of JPS63234554A publication Critical patent/JPS63234554A/ja
Priority to US07/429,528 priority patent/US4985368A/en
Publication of JPH0620108B2 publication Critical patent/JPH0620108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/911—Light sensitive array adapted to be scanned by electron beam, e.g. vidicon device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法、特に半導体板に掘
った溝の底面と側壁面との屈曲部におけるｐ−ｎ接合リ
ークを防止する半導体装置の製造方法に関するものであ
る。
［従来の技術］ 従来の半導体装置の製造方法により形成された半導体装
置として第５図に示すものが知られている。
第５図は、半導体基板上に掘った溝合の側壁面を例えば
キャパシタ領域とした、１トランジスタ１キャパシタ構
成によるＭＩＳ（Metal Insulator Semiconductor）型
随時読み出し／書き込み半導体記憶装置を示した断面構
想図である。
第６図〜第８図は、第５図に示した半導体記憶装置の溝
の部分の製造フローを簡単に示したもので、第６図は、
半導体基板上に加工した溝の断面形状を示したもの、第
７図は、この溝の底面に選択酸化による素子間分離領域
を形成する際に用いる酸化マスクをパターニングした後
の断面図、第８図は、選択酸化膜の断面図を示したもの
である。
図において、１は単結晶シリコンを用いた半導体基板、
２はこの半導体基板１を選択酸化する際に用いるシリコ
ン窒化膜などの酸化マスク、３は酸化マスクとしてのシ
リコン窒化膜を成膜する際に用いるシリコン酸化膜など
の酸化マスク下敷、４は酸化マスク２によりマスクし選
択酸化した、厚いシリコン酸化膜による素子間分離領
域、５はこの素子分離領域４を形成した後、写真製版を
径てイオン注入などにより形成した不純物拡散層であ
る。６は情報電荷を保持するキャパシタに用いる多結晶
シリコンなどのキャパシタプレート電極、７はキャパシ
タに電荷を供給／放出を行なうためのトランジスタに用
いる多結晶シリコンなどのトランスフアーゲート電極、
８はトランジスタおよびキャパシタの誘電体膜、９はト
ランスフアーゲート電極７により形成したトランジスタ
に電荷を伝達するアルミニウムなどの金属配線、１０は
シリコン酸化膜などを用いた層間絶縁膜、１１はシリコ
ン酸化膜などの表面保護膜、１２は前記半導体基板１に
掘った溝である。
次に構造について説明する。
第５図において、半導体基板１に掘った溝１２の底面１
２ａを選択酸化によって素子間分離領域４とし、溝１２
の側壁、及び半導体基板表面の一部をキョパシタ領域と
している。このキャパシタ領域を、不純物拡散層５とキ
ャパシタプレート電極６、および半導体基板１との接合
容量によつて構成している。この不純物拡散層５内に蓄
えた電荷を、トランスフアーゲート電極７を介して金属
配線９に伝達するのである。
次に第６図〜第８図に示した従来の半導体装置の製造方
法について説明する。
まず、半導体基板１上に溝１２を形成する。第６図は、
この溝１２の断面形状を示したもので、溝１２の底面１
２ａと側壁面１２ｂとの屈曲部分１２ｃを直角に加工し
てある。次に、溝１２の底面１２ａに選択酸化膜を形成
するために、溝１２の底面１２ａを除いて溝１２の側壁
面１２ｂと半導体基板表面とを酸化マスク２で覆った状
態を示したのが第７図である。つづいて酸化し、溝底面
１２ａに選択酸化膜を形成した後、酸化マスク２及び酸
化マスク下敷３を除去し、溝１２の側壁面１２ｂおよび
基板表面部にイオン注入などで不純物拡散層５を形成し
たものが第８図である。ここで溝１２の屈曲部分１２ｃ
には選択酸化膜による素子間分離領域４で選択酸化膜端
部のバーズビーク４ａが延びており、その下層には、不
純物拡散層５が形成され存在していた。
［発明が解決しようとする課題］ しかしながら、第８図に示した従来の半導体装置にあっ
ては、溝１２の屈曲部分１２ｃの内角角度を直角に加工
していたので、溝１２の底面１２ａの選択酸化膜形成時
に、この選択酸化膜のバーズビーク４ａが延びにくくな
り、屈曲部分１２ｃの単結晶シリコンの半導体基板１に
ストレスが生じて、この部分の結晶格子が歪み、不純物
拡散により形成したｐ−ｎ接合に電荷のリークを発生す
るという難点があった。これにより、例えば１トランジ
スタ１キャパイタ構成によるＭＩＳ型随時読み出し／書
き込み半導体記憶装置のキャパシタを、この溝の側壁に
形成すると、リフレッシュサイクルを通常より短くしな
ければデータ保持が出来なくなり、いわゆるリフレッシ
ュ不良が生じてしまうという問題点があった。
この発明は、以上のような問題点を解消するためになさ
れたもので、選択酸化膜端部での半導体基板への酸化に
よるストレスを無くすことにより、不純物拡散により形
成したｐ−ｎ接合での電荷のリークが生じない半導体装
置の製造方法を提供することを目的としている。
［課題を解決するための手段］ この発明に係る半導体装置の製造方法は、半導体基板に
異方性エッチング処理を施し、その底面と側壁面との屈
曲部分が大きな曲率半径を持つように溝を形成するもの
である。
［作用］ 上記のような半導体装置の製造方法をおこなうことによ
り、溝１２の底面に形成する選択酸化膜が、底面から側
壁面の一部にまで延びやすくなるので、素子間分離膜を
形成する際の酸化による溝底部の屈曲部のシリコン基板
へのストレスをなくし、結晶格子の歪みを防止すること
が出来る。
［実施例］ 以下にこの発明の一実施例を図に基づいて説明する。既
に説明した従来例の第６図〜第８図におけると同一（相
当）構成要素は同一符号で表し、説明の重複を避ける。
まずこの発明の製造方法によって形成された半導体装置
の構造について説明する。
第１図はこの発明によって形成された半導体装置を示す
断面構成図で、表面に溝を備えた半導体基板を有する、
１トランジスタ１キャパシタ構成によるＭＩＳ型随時読
み出し／書き込み半導体記憶装置である。
半導体基板１に掘った溝１２の底面ａを選択酸化膜によ
る素子間分離領域とし、溝１２の側壁および半導体基板
表面の一部をシャパシタ領域としている。このキャパシ
タは不純物拡散層５とキャパシタプレート電極６および
半導体基板１との接合容量によって構成されている。こ
こで、溝１２の底面１２ａに形成した選択酸化膜は、そ
の端部のバーズビーク４ａが側壁面１２ｂの一部にまで
延びやすくなった構造になっている。
つぎにこの発明である、半導体装置の製造方法について
説明する。
まず、この発明の概要を模式図をもちいて簡単に説明す
る。第３図は従来の製造方法を示す模式図、第４図はこ
の発明を示す模式図である。第３図において従来の製造
方法では溝底部の領域Ａにシリコン基板の熱酸化による
素子間分離領域として厚い酸化膜を形成する際に、溝底
面と側面との屈曲部Ｂが直角に形成されているので、そ
の屈曲部Ｂに熱酸化によってストレスが生じて結晶格子
の歪みを生ずるが、これを防止するため、この発明では
第４図に示されるように、溝底面と側面との屈曲部分Ｂ
の曲率半径が大きくなるように溝を形成して、溝底部の
領域Ａの素子間分離領域として厚い酸化膜を形成する際
に、屈曲部分に熱酸化によるストレスがかからないよう
にするものである。
次にこの発明による半導体装置の製造方法について説明
する。
第２図はこの発明の溝底部の熱酸化による素子間分離領
域としての厚い酸化膜を形成する工程の酸化マスクを示
す断面図である。
この発明の製造方法は、半導体基板を用意し、半導体基
板１に酸化マスク下敷としての薄いシリコン酸化膜３、
酸化マスクとしての薄いシリコン窒化膜２及び厚いシリ
コン酸化膜を順次形成し、ついで半導体基板に溝を形成
すべき所定の位置の厚いシリコン酸化膜、薄いシリコン
窒化膜２および薄いシリコン酸化捲３を除去する。次に
厚いシリコン酸化膜をマスクとして、異方性エッチング
処理を施し、側壁面１２ｂと溝底面１２ａとの屈曲部１
２ｃの曲率半径が大きくなるように半導体基板に溝１２
を形成する。曲率半径の大きな屈曲部１２ｃを形成する
ことは、SiCl4系のエッチングガスを用い、高周波電力
を小さくした条件で、反応性イオンエッチングを施すこ
とにより達成される。この後、溝表面に熱酸化を施し薄
いシリコン酸化膜３を形成し、この酸化膜上に薄いシリ
コン窒化膜２、厚いシリコン酸化膜を順次形成する。次
いで異方性エッチング処理を施し、溝側壁と屈曲部分と
を除いて溝底面の厚いシリコン酸化膜、薄いシリコン窒
化膜２および薄いシリコン酸化膜３を除去し、更にと等
方性エッチング処理を施し、薄側壁面と屈曲部分の厚い
シリコン酸化膜を除去し、シリコン窒化膜２をマスクと
して熱酸化を施し、溝底面に厚い酸化膜による素子間分
離領域４として選択酸化膜を形成するものである。
この発明の製造方法を採用することにより、半導体装置
の溝１２の一方の面である溝底面１２ａと側面１２ｂと
の屈曲部分１２ｃの曲率半径が大きくなるように溝１２
を形成し、溝１２の底面に形成する選択酸化膜が、底面
から側壁面の一部にまで延びやすくすることにより、素
子間分離膜を形成する際の酸化による溝底部の屈曲部の
シリコン基板へのストレスをなくし、結晶格子の歪みを
防止することが出来る。
［発明の効果］ この発明は以上説明したように構成されているので、素
子間分離膜を形成する際の酸化による溝底部の屈曲部分
の半導体基板へのストレスをなくし、結晶格子の歪みを
防止することが出来る。
延いては、半導体基板に掘った溝の底面と側壁面との屈
曲部におけるｐ−ｎ接合の電荷のリークのない半導体装
置を提供することが出来るという効果を有する。
【図面の簡単な説明】
第１図はこの発明によって形成された半導体装置を示す
断面構造図、第２図はこの発明の溝底部の熱酸化による
厚い酸化膜を形成する工程の酸化マスクを示す断面図、
第３図は従来の製造方法を示す模式図、第４図はこの発
明を示す模式図、第５図は従来の製造方法により形成さ
れた半導体装置、第６図〜第８図は従来の半導体装置の
製造方法を示す工程図である。 図において、１は半導体基板、２はシリコン窒化膜、３
はシリコン酸化膜、４は素子間分離領域、１２は溝、１
２ａは底面、１２ｂは側壁面、１２ｃは屈曲部分であ
る。 なお、図中、同一符号は同一部分または相当部分を示
す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体基板を用意し、前記半導体基板の主
    面に薄いシリコン酸化膜、シリコン窒化膜、厚いシリコ
    ン酸化膜を順次形成する工程と、 異方性エッチング処理を施し、所定領域の前記厚いシリ
    コン酸化膜、前記薄いシリコン窒化膜および前記薄いシ
    リコン酸化膜を除去する工程と、 前記厚いシリコン酸化膜をマスクとして前記半導体基板
    に異方性エッチング処理を施し、その底面と側壁面との
    屈曲部分が大きな曲率半径をもつように溝を形成する工
    程と、 前記溝表面に熱酸化を施し、薄いシリコン酸化膜を形成
    する工程と、 前記溝表面の薄いシリコン酸化膜上に薄いシリコン窒化
    膜、厚いシリコン酸化膜を順次形成する工程と、 異方性エッチング処理を施し、前記側壁面と屈曲部分と
    を除いて溝底面の厚いシリコン酸化膜、薄いシリコン窒
    化膜および薄いシリコン酸化膜を除去する工程と、 等方性エッチング処理を施し、前記側壁面と屈曲部分と
    の厚いシリコン酸化膜を除去する工程と、 熱酸化を施し、前記溝底面に素子間分離のための厚い選
    択酸化膜を形成する工程と、 を含む半導体装置の製造方法。
JP62069431A 1987-03-23 1987-03-23 半導体装置の製造方法 Expired - Fee Related JPH0620108B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62069431A JPH0620108B2 (ja) 1987-03-23 1987-03-23 半導体装置の製造方法
US07/169,062 US4894695A (en) 1987-03-23 1988-03-17 Semiconductor device with no stress generated at the trench corner portion and the method for making the same
DE3809653A DE3809653A1 (de) 1987-03-23 1988-03-22 Halbleitereinrichtung und verfahren zur herstellung einer halbleitereinrichtung
US07/429,528 US4985368A (en) 1987-03-23 1989-10-31 Method for making semiconductor device with no stress generated at the trench corner portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62069431A JPH0620108B2 (ja) 1987-03-23 1987-03-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63234554A JPS63234554A (ja) 1988-09-29
JPH0620108B2 true JPH0620108B2 (ja) 1994-03-16

Family

ID=13402434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62069431A Expired - Fee Related JPH0620108B2 (ja) 1987-03-23 1987-03-23 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US4894695A (ja)
JP (1) JPH0620108B2 (ja)
DE (1) DE3809653A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124234A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 分離酸化膜を有する半導体装置およびその製造方法
JPH01143254A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体記憶装置
EP0391123A3 (en) * 1989-04-04 1991-09-11 Texas Instruments Incorporated Extended length trench resistor and capacitor
US5317432A (en) * 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
DE59205665D1 (de) * 1991-10-02 1996-04-18 Siemens Ag Verfahren zur Herstellung einer Grabenstruktur in einem Substrat
US5528062A (en) * 1992-06-17 1996-06-18 International Business Machines Corporation High-density DRAM structure on soi
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5416348A (en) * 1993-07-15 1995-05-16 Micron Semiconductor, Inc. Current leakage reduction at the storage node diffusion region of a stacked-trench DRAM cell by selectively oxidizing the floor of the trench
US5492853A (en) * 1994-03-11 1996-02-20 Micron Semiconductor, Inc. Method of forming a contact using a trench and an insulation layer during the formation of a semiconductor device
DE19525072C2 (de) * 1995-07-10 2002-06-27 Infineon Technologies Ag Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung
US5792686A (en) * 1995-08-04 1998-08-11 Mosel Vitelic, Inc. Method of forming a bit-line and a capacitor structure in an integrated circuit
US5614431A (en) * 1995-12-20 1997-03-25 International Business Machines Corporation Method of making buried strap trench cell yielding an extended transistor
US5834358A (en) * 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6268248B1 (en) * 1997-12-23 2001-07-31 Texas Instruments Incorporated Method of fabricating a source line in flash memory having STI structures
US6614074B2 (en) 1998-06-05 2003-09-02 International Business Machines Corporation Grooved planar DRAM transfer device using buried pocket
US6074903A (en) * 1998-06-16 2000-06-13 Siemens Aktiengesellschaft Method for forming electrical isolation for semiconductor devices
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
TW439157B (en) * 1999-12-09 2001-06-07 Mosel Vitelic Inc Method for forming trench gate oxide layer
US20020176984A1 (en) * 2001-03-26 2002-11-28 Wilson Smart Silicon penetration device with increased fracture toughness and method of fabrication
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
JP2003100860A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置
DE102004024552B3 (de) * 2004-05-18 2005-12-08 Infineon Technologies Ag Speicherzellenanordnung mit einer Doppel-Speicherzelle
JP2006310576A (ja) * 2005-04-28 2006-11-09 Renesas Technology Corp 半導体装置およびその製造方法
JP4301227B2 (ja) * 2005-09-15 2009-07-22 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器並びにコンデンサー
US7999300B2 (en) * 2009-01-28 2011-08-16 Globalfoundries Singapore Pte. Ltd. Memory cell structure and method for fabrication thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611387A (en) * 1981-03-02 1986-09-16 Rockwell International Corporation Process for producing NPN type lateral transistors
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置
JPS58168261A (ja) * 1982-03-30 1983-10-04 Fujitsu Ltd 半導体装置の製造方法
JPH073858B2 (ja) * 1984-04-11 1995-01-18 株式会社日立製作所 半導体装置の製造方法
JPS60226170A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 半導体集積回路装置
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPS61107762A (ja) * 1984-10-31 1986-05-26 Toshiba Corp 半導体記憶装置の製造方法
JPS61234067A (ja) * 1985-04-10 1986-10-18 Oki Electric Ind Co Ltd 高密度型ｄｒａｍセル
JPS6267862A (ja) * 1985-09-19 1987-03-27 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US4740827A (en) * 1985-09-30 1988-04-26 Kabushiki Kaisha Toshiba CMOS semiconductor device
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4704368A (en) * 1985-10-30 1987-11-03 International Business Machines Corporation Method of making trench-incorporated monolithic semiconductor capacitor and high density dynamic memory cells including the capacitor
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
JPS6372114A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp メモリ−セルの製造方法

Also Published As

Publication number Publication date
US4894695A (en) 1990-01-16
DE3809653A1 (de) 1988-10-13
US4985368A (en) 1991-01-15
JPS63234554A (ja) 1988-09-29
DE3809653C2 (ja) 1992-12-03

Similar Documents

Publication Publication Date Title
JPH0620108B2 (ja) 半導体装置の製造方法
JP3037509B2 (ja) 半導体記憶装置の製造方法
JP3222944B2 (ja) Ｄｒａｍセルのキャパシタの製造方法
US6033952A (en) Method of manufacturing a semiconductor device
TW425699B (en) Semiconductor device and its fabrication method
JP2780156B2 (ja) 半導体メモリ装置及びその製造方法
JPS63288043A (ja) 側面隔離素子の分離方法
US6124184A (en) Method for forming isolation region of semiconductor device
JP3314748B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
US20030205745A1 (en) DRAM cell having independent and asymmetric source/drain and method of forming the same
JP3611226B2 (ja) 半導体装置及びその製造方法
JPH0888332A (ja) 半導体記憶装置の製造方法
JPS6384149A (ja) 半導体メモリの製造方法
JPH04208572A (ja) 半導体記憶装置の製造方法
JP4670198B2 (ja) 半導体装置の製造方法
KR100400278B1 (ko) 반도체소자의 저장전극 형성방법
JP3173046B2 (ja) 半導体記憶装置の製造方法
JP2709200B2 (ja) 半導体装置の製造方法
JPH0726843Y2 (ja) 半導体素子分離構造
JP2661357B2 (ja) 半導体装置の製造方法
KR100234354B1 (ko) 반도체 메모리장치 및 그 제조방법
KR100244302B1 (ko) 반도체소자의 제조방법
JP3176697B2 (ja) 半導体装置の製造方法
JP2000228503A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees