JPS63288043A - 側面隔離素子の分離方法 - Google Patents

側面隔離素子の分離方法

Info

Publication number
JPS63288043A
JPS63288043A JP62317677A JP31767787A JPS63288043A JP S63288043 A JPS63288043 A JP S63288043A JP 62317677 A JP62317677 A JP 62317677A JP 31767787 A JP31767787 A JP 31767787A JP S63288043 A JPS63288043 A JP S63288043A
Authority
JP
Japan
Prior art keywords
film layer
forming
oxide film
spacer
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62317677A
Other languages
English (en)
Inventor
ソング　ジュホー
リュー　ヒエオンギー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor and Telecomunications Co Ltd
Original Assignee
Samsung Semiconductor and Telecomunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor and Telecomunications Co Ltd filed Critical Samsung Semiconductor and Telecomunications Co Ltd
Publication of JPS63288043A publication Critical patent/JPS63288043A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の素子間分離方法に関し、特に高
密度半導体装置の素子と素子間を分離させる改良された
製造方法に関する。
最近、半導体メモリ装置はますます高密度化されて行く
傾向にあり、このような高集積化傾向により半導体素子
と素子間を分離させる素子分離技ｆｉ　（ｌ　５ｏｌａ
ｔｉｏｎ・Ｔｅｈｎｏｌｏｇｙ）に多くの研究開発がな
されている。
従来、主に使用されて来た上記素子間の分離方法はＬＯ
ＣＯ８方法を用いた分離方法であった。
すなわち、第１（Ａ）図に示したごとく、シリコン半導
体基板１上に薄い酸化膜層２を形成し、該酸化Ｅ１層２
の上部に窒化ｇｌ１Ｍ３を塗布した後フォトレジストＩ
ｇ１４を上記窒化１１１３の上部に塗布し、素子間を分
離するための領域を形成するために、写真食刻方法によ
り上記窒化膜層３の一部をエツチングして開口３を形成
する。
その後、上記シリコン半導体基板１の導電型と同一導電
型の不純物をａ１１１度にイオン注入して、イオン注入
領域５を形成し、上記フォトレジストＭ４を剥離させる
。
その後、高温の炉において酸化工程を行い、第１（Ｂ）
図に図示されたごとく厚いフィールド酸化１１９Ｆ１６
を形成する。この際、上記酸化膜層の成長は酸化マスク
に使用される窒化膜層３のない部分で急速に成長し、上
記窒化膜層３の端部でも側面酸化がおこり、小鳥のくら
ばし状９のごとき形状が生ずるとともに、上記イオン注
入した不純物もアクティベーションとなるとともに、拡
散がおこりチャンネルストッパ領域７が形成される。そ
の後窒化膜層３をエッチラングして剥離して、薄く酸化
ｇ８層２も剥離すると、第１（Ｃ）図のようになる。
従って、第１（Ｃ）図に示されたごとくトランジスタ又
はキャパシタなどの形成される半導体素子領域１０ａと
１０ｂ間のフィールド酸化膜層６と、チャンネルストッ
パ領域７によって分離されるようになる。
しかしながら、上記のような従来のＬＯＣＯ８方法によ
る分離領域の形成は、フィールド酸化膜層６の成長の際
、形成されるくちばし部分９の素子領域１０ａ、１０ｂ
への拡張とチャンネルストッパ領域７の側面拡散による
素子領域１０ａ、１０ｂの縮小による高密度半導体装向
のアクティブ領域の縮小化に問題点が生じるようになる
。
特に、メガＤＲＡＭの半導体メモリ装置を製造するため
には、１μ−を制御できる製造技術が必要となるが、上
述のことき分離領域の形成方法を以ってはフィールド酸
化ｇ１６の厚さを３５００Å以上とする場合、製造され
るアクティブ領域の狭小化は深刻な問題となる。
更に、第１（Ｃ）図のごとく薄い酸化膜１を剥離した後
、ゲート酸化膜を形成する際、上記フィールド酸化ｇｉ
ｌｔ！の近傍にゲート酸化膜が薄くなる現１　（Ｇａｔ
ｅ　　ＴｈｉｎｎｉｎｇＥ　Ｈｅｃｔ　）と、フィール
ド酸化ｍＨの形成中発生するシリコン基板のストレスに
よる結晶欠陥がフィールド酸化ＷＪＨ近傍の素子アクテ
ィブ領域で発生する問題点が生ずるようになる。
従って、本発明の目的は高集積半導体装置の製造時分＃
ｌ領域のアクティブ領域への拡張を抑制できる側面隔離
素子分離方法を提供することにある。
本発明の他の目的はチャンネルストッパ領域がフィール
ド酸化膜層の下部に形成されアクティブＴ４１ｗｔへの
側面拡散を減少できる分Ｍ製造方法を提供することにあ
る。
本発明の更に他の目的は分離製造工程時、熱的ストレス
による結晶欠陥の発生を減少できる製造方法を提供する
ことにある。
上述の本発明の目的を達成するために、本発明の分＃ｌ
領域を形成するための窒化膜層をエツチングした侵、ポ
リシリコンにて上記窒化ｌ１ｌ）の側面に壁面を形成し
、フィールドイオン注入を行い、フィールド酸化膜形成
工程を行なうことによって、上記ポリシリコンの壁面の
酸化による素子分離幅の縮小と結晶欠陥を減少できる製
造方法であることに特徴があるのである。
以下、本発明を図面を参照して詳細に説明する。
第２図（Ａ）乃至同図（Ｅ）は、本発明による側面隔離
素子分離製造方法の工程図を示すものである。
第２図（Ａ）において、シリコン半導体基板２０の上部
表面には約１００〜３００ＡのＳｉｏ２の酸化膜ｌｌ！
２１を通常の熱的酸化膜形成工程を用いて形成する。
この後、該酸化膜層２１の上部表面に約１０００〜１５
００人の３ｉ３Ｎ４の窒化膜層２２を通常の減圧のＣＶ
Ｄ方法にて塗布し、該窒化膜Ｗ４２２の上部には写真食
刻をするためのフォトレジスト１！２３を形成する。
■−記酸酸化膜層２１形成は、上記窒化股ＦＩ２２との
付着力を良好にするための層として使用される。
その後、第２図（Ａ）に図示されたごとき、素子間の分
［ｊ域を形成するために、通常の写真食刻方法を用いて
窒化膜層２１の部分をエツチングし出すことにより開口
２４を形成する。その後、第２図（Ｂ）に示したごとく
、第２図（Ａ）の７オトレジストＷＩＩ２３を剥離して
表面の全面に１０００〜２０００人の多結晶シリクンを
通常のＣｖＤ沈積方法にて形成して多結晶シリコン膜２
５を形成する。
その後、マスクを用いずに圧力９００ミリトル（ｍｉｌ
ｌｉ　　Ｔｏｒｒ　＞　、ＲＦ’Ｒ力２００ワットの条
例と、ＳＦ６反応ガス１７５　（ＳＣＣＭ）と、ヘリウ
ム（Ｈｅ）ギヤリアガス５０　（ＳＣＣＭ）の雰囲気で
プラズマエツチングを行なう。
このように、マスクを用いずに多結晶シリコンの食刻（
Ｅｔｃｈ　　Ｂａｃｋ）をすると、上記窒化膜層２２　
Ｊｘ部の多結晶シリコン膜２５の厚さだけ食１ｊがおこ
るようになるため、第２図（Ｃ）に図示されたごとく、
上記窒化膜層２２の壁面には水平方向へ１−０．１〜０
．２５μｍのスペーサ多結晶部分が形成される。
従って、第２図（Ｃ）のスペーサ多結晶部分２６はｗ１
述するフィールド酸化膜の形成工程時、小鳥のくちばし
状の形成による素子アクティブ領域への拡張を抑制する
壁面マスクとして使用されるようになる。
上述した通り、多結晶シリコンの食刻を行った後、フィ
ールドイオン注入を行うと、第２図（Ｃ）に図示された
ごとくフィールドイオン注入領域２７が形成される。
本発明による実施例としては、シリコン半導体基板２０
をＰ−型の基板として使用した場合、ボロンをエネルギ
ー３０Ｋｅ　Ｖ、ドーズ３Ｘ１０１３イオン／　ＣＩ２
としてイオン注入を行った。
上記フィールドをイオン注入した後、通常の熱的酸化工
程により高温の拡散炉内においてフィールド酸化膜の厚
さ約５５００人の酸化膜層２８を形成すると第２図（Ｄ
）のごとくになる。この酸化工程によって第２図（Ｃ）
の多結晶シリコンからなるスペーサ多結晶部分２６は酸
化されて第２図（Ｄ）の部分３０のこと＜５ｉ０２部分
に酸化され、このスペーサ多結晶部分２６の酸化がおこ
るため、上記スペーサ多結晶部分２６と接された窒化膜
層２２への小鳥のくらばし状の酸化が縮まるようになる
。
また、同様に上述のフィールドイオン注入領域２７の側
面拡散も上記スペーサ多結晶部分２６の＠Ｑはどの余裕
を有するようになり従来のＬＯＣＯ８法より側面拡散に
よるアクティブ領域の縮小はおこらないようになる。
更に、フィールド１１１２の酸化とともにスペーサ多結
晶部分２６も酸化がおこるため、狭いパターンの大きさ
から誘発されるフィールド酸化膜の厚さが薄くなるのを
防止する役割もするようになり、フィールド酸化膜２８
の周辺にて５ｔＯ２部分とシリコン間の界面の結晶欠陥
をおこす熱的ストレスも軽減されるようになる。領域２
９はチャンネルストッパ領１或である。
一方、第２図（Ｄ）に図示されたごとく、スペーサ多結
晶部分２６の酸化によるノツチ（Ｎ　ｏｔｃｈ）３１が
生ずるが、以後の工程で窒化膜層２２をエツチングして
剥離し、該ノツチ部分３１の除去工程のための酸化膜除
去工程を遂行すると、第２図（Ｅ）のごとく小鳥のくち
ばし状が抑制され、厚いフィールド酸化１０１１２８が
形成できる。
上記酸化膜除去工程はフッ酸ＨＦ対ＤＩ水の比を１：１
００とし、エツチング時間を約６分間違行させるとノツ
チ部分のエツチングが活発におこりながら第２図（Ｅ）
のごとき分離領域フィールド酸化１１１！２３が形成で
きるようになる。
上述の通り、本発明による側面マスク分離法により追加
のマスクを使用したパターン形成工程なしに多結晶シリ
コン膜の沈積と、この膜の反応性、イオンエツチング工
程のみを追加することにより、従来のＬＯＣＯ８法によ
る分離領域形成の欠点が解消できる。
すなわち、スペーサの多結晶部分を形成した慢、フィー
ルドイオン注入をすることにより、Ｆ記スペーサ多結晶
部分の幅はどイオンがシリコン基板に注入されないため
、以後、フィールド酸化膜の形成工程時、側面拡散が縮
まるようになり、更にフィールド酸化膜形成中スペーサ
多結晶部分が酸化され始めて十分に酸化されるときまで
は、アクティブ領域（素子領域）への酸化がなされない
ため、小鳥のくらばし状の形成が抑制でき、狭いパター
ン大きさの酸化膜形成の際、酸化膜の厚さが薄く成長す
る現象（Ｆ　１ｅｌｄ　　Ｔ１ｎｎｉｎｇ　　Ｅ　ｆｒ
ｅｃｔ）をスペーサ多結晶部分が実質的な酸化領域幅を
補償してやるため、この補償が可能となり、フィールド
酸化膜の形成中誘発される窒化膜によるアンモニアガス
とシリコン基板との反応による窒化製形成をスペーサ多
結晶部分の酸化にて防止でき、更にシリコン基板への結
晶欠陥誘発をスペーサ多結晶部分がストレス消耗層の役
割をして縮めることのできる利点を有することとなる。
従って、本発明の製造方法は、１μ−の分ＩｗｌＷ４域
幅を有するＩＸ密度集積回路の製造方法に十分なフィー
ルド酸化膜の厚さを保障しつつ製造できるようになる。
【図面の簡単な説明】
第１図（Ａ＞乃至同図（Ｃ）は、従来の分離領域製造工
程図、第２図（Ａ）乃至同図（Ｅ）は、本発明に従う分
離領域製造工程図である。

Claims (1)

  1. 【特許請求の範囲】 １、半導体装置の製造方法において、第１導電型のシリ
    コン半導体基板上の酸化膜層２１を形成する第１工程と
    、 上記酸化膜層２１の上部に酸化マスクとして使用される
    窒化膜層２２を形成する第２工程と、上記窒化膜層２２
    の一部を食刻して開口２４を形成する第３工程と、 開口２４形成後、上記開口の上部と窒化膜層２２の上部
    表面に多結晶シリコン膜２５を沈積する第４工程と、 マスクを用いずに上記窒化膜層２２を反應イオンエッチ
    ングを行い上記開口２４の窒化膜層２２の壁面に接して
    所定幅のスペーサ多結晶部分２６を形成する第５工程と
    、 上記スペーサ多結晶部分２６の形成後、フィールド酸化
    膜を形成して上記スペーサ多結晶部分２６を酸化される
    ようにする第６工程と、 上記酸化工程後窒化膜層２２と酸化膜層の表面をエッチ
    ングして所定厚さのフィールド酸化膜層からなる分離領
    域を形成する第７工程を具備することを特徴とする側面
    隔離素子の分離方法。 ２、スペーサ多結晶部分２６の形成後、フィールドイオ
    ン注入を行うことを特徴とする特許請求の範囲１項記載
    の側面隔離素子の分離方法。
JP62317677A 1986-12-17 1987-12-17 側面隔離素子の分離方法 Pending JPS63288043A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR86-10846 1986-12-17
KR860010846A KR880008448A (ko) 1986-12-17 1986-12-17 측면 격리 소자 분리방법

Publications (1)

Publication Number Publication Date
JPS63288043A true JPS63288043A (ja) 1988-11-25

Family

ID=19254090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62317677A Pending JPS63288043A (ja) 1986-12-17 1987-12-17 側面隔離素子の分離方法

Country Status (4)

Country Link
JP (1) JPS63288043A (ja)
KR (1) KR880008448A (ja)
DE (1) DE3742912A1 (ja)
GB (1) GB2198882A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234146A (ja) * 1990-11-17 1992-08-21 Samsung Electron Co Ltd 半導体装置のフィールド酸化膜形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
GB2238658B (en) * 1989-11-23 1993-02-17 Stc Plc Improvements in integrated circuits
KR930011460B1 (ko) * 1991-01-22 1993-12-08 삼성전자 주식회사 반도체 장치의 소자분리 영역 형성방법
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
KR960014448B1 (ko) * 1993-12-14 1996-10-15 금성일렉트론 주식회사 반도체 소자간의 격리방법
DE69524992T2 (de) * 1994-06-08 2002-06-27 Samsung Electronics Co Ltd Verfahren zur Isolierung von Teilen einer Halbleitervorrichtung
US5599730A (en) * 1994-12-08 1997-02-04 Lucent Technologies Inc. Poly-buffered LOCOS
CN112086352B (zh) * 2020-08-06 2024-02-20 北京晶亦精微科技股份有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735341A (en) * 1980-08-12 1982-02-25 Toshiba Corp Method of seperating elements of semiconductor device
JPS5990943A (ja) * 1982-11-15 1984-05-25 Yokogawa Hewlett Packard Ltd 半導体装置の製造方法
JPS59139644A (ja) * 1983-01-31 1984-08-10 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0067738A3 (en) * 1981-05-26 1986-06-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Method of reducing encroachment in a semiconductor device
US4631219A (en) * 1985-01-31 1986-12-23 International Business Machines Corporation Growth of bird's beak free semi-rox

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735341A (en) * 1980-08-12 1982-02-25 Toshiba Corp Method of seperating elements of semiconductor device
JPS5990943A (ja) * 1982-11-15 1984-05-25 Yokogawa Hewlett Packard Ltd 半導体装置の製造方法
JPS59139644A (ja) * 1983-01-31 1984-08-10 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234146A (ja) * 1990-11-17 1992-08-21 Samsung Electron Co Ltd 半導体装置のフィールド酸化膜形成方法

Also Published As

Publication number Publication date
KR880008448A (ko) 1988-08-31
GB2198882A (en) 1988-06-22
DE3742912A1 (de) 1988-06-30
GB8729422D0 (en) 1988-02-03

Similar Documents

Publication Publication Date Title
JP3171764B2 (ja) 半導体装置の製造方法
JP2812811B2 (ja) 半導体装置のフィールド酸化膜形成方法
US5374583A (en) Technology for local oxidation of silicon
JPH0350740A (ja) Ｍｉｓ型半導体装置の製造方法
US5326715A (en) Method for forming a field oxide film of a semiconductor device
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH04346229A (ja) 半導体装置の素子分離方法
US5369052A (en) Method of forming dual field oxide isolation
JP3539483B2 (ja) 半導体装置の製造方法
JPS63288043A (ja) 側面隔離素子の分離方法
JP2802600B2 (ja) 半導体装置の製造方法
KR960005552B1 (ko) 반도체 소자의 분리막 형성 방법
US5374584A (en) Method for isolating elements in a semiconductor chip
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
US6124184A (en) Method for forming isolation region of semiconductor device
JPS61247051A (ja) 半導体装置の製造方法
JPH0817813A (ja) 半導体装置の製造方法
JP2707901B2 (ja) 半導体装置の製造方法
KR100242380B1 (ko) 반도체소자의 필드격리막 제조방법
JP2003100868A (ja) 半導体装置およびその製造方法
JP2995948B2 (ja) 半導体装置の製造方法
JP2002100670A (ja) 半導体装置及びその製造方法
JP3468920B2 (ja) 半導体装置の素子分離方法