DE3742912A1 - Verfahren zur herstellung von halbleiter-schaltungen - Google Patents

Verfahren zur herstellung von halbleiter-schaltungen

Info

Publication number
DE3742912A1
DE3742912A1 DE19873742912 DE3742912A DE3742912A1 DE 3742912 A1 DE3742912 A1 DE 3742912A1 DE 19873742912 DE19873742912 DE 19873742912 DE 3742912 A DE3742912 A DE 3742912A DE 3742912 A1 DE3742912 A1 DE 3742912A1
Authority
DE
Germany
Prior art keywords
silicon
layer
silicon nitride
nitride layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873742912
Other languages
English (en)
Inventor
Ju-Ho Song
Hyeon-Gi Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor and Telecomunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor and Telecomunications Co Ltd filed Critical Samsung Semiconductor and Telecomunications Co Ltd
Publication of DE3742912A1 publication Critical patent/DE3742912A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft die Herstellung von hochintegrierten Halbleiter-Schaltungen mit verbesserter Isolierung zwischen den Leiterbahnen oder dergleichen.
Die Bestrebungen gehen im allgemeinen dahin, die Packungs­ dichte oder Integrierung von Halbleiter-Schaltungen, ins­ besondere für Speicher- und Rechnerplatten, zu erhöhen und damit die Möglichkeit der weiteren Miniaturisierung der Bau­ teile zu erschließen. Dabei spielt die Isolierung von be­ nachbarten Leiterbahnen bzw. leitenden Bereichen eine zuneh­ mende Rolle, denn gerade diese Isolierung kann sonst zu ei­ nem begrenzenden Faktor bei den Bemühungen zur weiteren Mi­ niaturisierung von Halbleiter-Bauteilen werden.
Bisher erfolgte die Isolation nach der sogenannten LOCOS- Methode (local oxidation of silicon). Dieses Verfahren ist in der Fig. 1 dargestellt. Auf einem Silicium-Substrat (1) wird eine dünne Oxid-Schicht (2) und darauf eine Schicht aus Siliciumnitrid (3) (Fig. 1A) gebildet. Auf die Siliciumni­ trid-Schicht (3) kommt ein Fotoresist (4). Das Fenster (8) wird durch Lichtdruck aus der Siliciumnitrid-Schicht (3) ge­ ätzt.
Im folgenden wird dann mit Hilfe von Ionen-Implantation mit derselben Art wie das Siliciumsubstrat dieses dotiert und nach der durch Ionen-Implantation erfolgten Dotierung (5) wird der Fotoresist (4) entfernt und nun eine dicke Feld­ oxid-Schicht (6) durch Oxidation in einem Hochtemperaturrohr (Fig. 1B) gebildet. Diese Oxid-Schicht wächst schnell im Be­ reich des Fensters, wo die Siliciumnitrid-Schicht (3) fehlt, die in diesem Fall als Oxidationsmaske wirkt. An den Flanken der Siliciumnitrid-Schicht (3) findet seitlich eine Oxida­ tion statt, so daß durch Aktivierung und Diffusion der im­ plantierten Ionen eine vogelschnabelartige Verdickung (9) und eine Sperrschicht (7) (channel stopper region) ausgebil­ det wird.
Nun wird die Siliciumnitrid-Schicht (3) abgeätzt und es ver­ bleibt die dünne Oxid-Schicht (2) (Fig. 1C). Der Bereich (10 a) - im Falle eines Transistors - ist von dem Bereich (10 b) zu trennen; dies geschieht durch das Feldoxid (6) und die Sperrschicht (7).
Bei dieser bekannten LOCOS-Methode kommt es zu einem ver­ dickten Bereich in der Art eines Vogelschnabels zwischen den Bereichen (10 a) und (10 b) und damit zu einer Verringerung der Nutzfläche durch seitliche Diffusion im Bereiche der Sperrschicht (7) während des Wachsens des Feldoxids (6) und folglich zu einer Verringerung der aktiven Fläche in Halb­ leiter-Schaltungen.
Es besteht jedoch ein dringender Bedarf, insbesondere bei der Herstellung von Megabit-Chips für Speicher und Rechner, zur Beherrschung der Technik im Mikronbereich. Jedoch führt dieses bekannte Verfahren zu gravierenden Problemen, da die aktive Fläche eingeschränkt ist, wenn die Dicke der Feldoxi­ de mehr als 350 nm beträgt. Darüber hinaus wird das als Gate wirkende Oxid in Nachbarschaft zu dem Feldoxid-Bereich nach Entfernen der dünnen Oxid-Schicht (Fig. 1C) außerordentlich dünn, so daß es zu Spannungen im Siliciumsubstrat in der aktiven Fläche nahe dem Feldoxid bei der Bildung der Feld­ oxid-Schicht kommen kann.
Aufgabe der Erfindung ist also die Verbesserung der Isola­ tion der Flanken und die Verhinderung einer weiteren Ein­ schnürung der wirksamen Fläche bei der Herstellung von hoch­ integrierten Halbleiter-Schaltungen; dies geschieht durch Bildung einer Sperrschicht (channel stopper) unter dem Feld­ oxid zur Herabsetzung der seitlichen Diffusion aus der Sperrschicht in die aktive Fläche. Weiters ist Aufgabe des erfindungsgemäßen Verfahrens die Verringerung von Kristall­ defekten durch Wärmespannungen, die bei der Bildung der Isolation auftreten können.
Mit dem erfindungsgemäßen Verfahren gelingt also die Herab­ setzung der für die Isolierung benötigten Fläche und die Verringerung von Kristalldefekten durch seitliche Oxidation des polykristallinen Siliciums, indem
  • 1. Siliciumnitrid abgeätzt wird, um den Isolierbereich zu erhalten,
  • 2. an der Flanke der verbleibenden Siliciumnitrid-Schicht wird sozusagen als Abstandhalter polykristallines Sili­ cium gebildet, worauf
  • 3. die Dotierung mit Hilfe von Ionen-Implantation in das ausgeätzte Fenster erfolgt.
Das erfindungsgemäße Verfahren wird anhand der Fig. 2 erläutert.
Auf die obere Fläche eines Silicium-Substrats (20) wird durch thermische Oxidation eine Schicht aus SiO2 mit einer Stärke von 10 bis 30 nm gebildet (Fig. 2A). Auf der Oxid- Schicht (21) wird dann durch übliche Abscheidung aus der Dampfphase eine Schicht (22) aus Siliciumnitrid Si3N4 gebildet und auf dieser ein Fotoresist (23) aufgetragen. Die Oxid-Schicht (21) dient zur Verbesserung der Haftung der Siliciumnitrid-Schicht (22) an dem Substrat.
In die Siliciumnitrid-Schicht (22) wird auf übliche foto­ lithografische Weise ein Fenster (24) eingeätzt, anschlie­ ßend der restliche Fotoresist (23) entfernt und auf die ge­ samte Fläche durch übliche Abscheidung aus der Dampfphase polykristallines Silicium für eine Schicht-Stärke von 100 bis 250 nm abgeschieden (Fig. 2B). Der so erhaltene Wafer wird dann ohne Maske mit einem Plasmastrahl geätzt, und zwar bei einem Vakuum von 1,2 mbar (0,9 Torr) mit Hilfe eines hochfrequenten Stroms von 200 W und SF6 als Reaktionsgas mit einer Strömungsgeschwindigkeit von 175 cm3 (SCCM) und Helium als Trägergas mit einer Strömungsgeschwindigkeit von 50 cm3 (SCCM) - unter Normalbedingungen - das polykristalline Sili­ cium derart abgetragen, daß an den Flanken der Silicium­ nitrid-Schicht (22) innerhalb des Fensters (24) ein Wulst (26) aus polykristallinem Silicium in einer Breite von 0,1 bis 0,25 µm in horizontaler Richtung (Fig. 2C) gebildet wird. Dieser Wulst aus polykristallinem Silicium (26) dient zur Maskierung der Flanke der Siliciumnitrid-Schicht, um eine Ausdehnung des isolierten Bereichs in aktive Zonen durch die vogelschnabelartige Bildung von Feldoxiden zu ver­ hindern. Diese Feldoxide erhält man, indem nach dem Abtragen von polykristallinem Silicium eine Feld-Dotierung (27) durch Ionen-Implantation vorgenommen wird. Die Ionen-Implantation kann beispielsweise auf p-Silicium als Substrat (20) mit Bor erfolgen, und zwar mit einer Energie von 30 keV und 3×1013 Ionen/cm2 (Fig. 2C).
Nach der Ionen-Implantation erhält man einen Feldoxid-Be­ reich (28) von etwa 550 nm durch übliche thermische Oxida­ tion in einem Hochtemperatur-Diffusionsrohr (Fig. 2D).
Bei dieser Oxidation wird das polykristalline Silicium (26) oxidiert unter Bildung von SiO2 zu einer Erhebung (30) (Fig. 2D); dieses begrenzt die Oxidation aus dem vogel­ schnabelartigen Bereich in die Siliciumnitrid-Schicht (22), anliegend an den Flankenwulst (26).
Wie oben bereits darauf hingewiesen, ist die seitliche Be­ grenzung des Implantations-Bereichs (27) derart, daß die Breite 1 des Wulstes (26) im Vergleich zu dem bekannten LOCOS-Verfahren eine Verringerung der aktiven Fläche durch seitliche Diffusion zu verhindern vermag.
Der Wulst aus polykristallinem Silicium wird bei der Feld- Oxidation oxidiert, so daß die Feldoxid-Schicht nicht dünner wird und somit bei sehr feinem Leitermuster thermische Spannungen verhindert werden, die ihrerseits zu Kristall­ fehlern zwischen SiO2 und Si in unmittelbarer Nähe der Feldoxide (28) führen können. Die Abgrenzung gegen das Substrat erfolgt über die Sperrschicht (29) (channel stopper region).
In Folge der Oxidation des polykristallinen Siliciums des Wulstes (26) bildet sich eine Kerbe (31) (Fig. 2D), welche bei dem Abätzen zum Abtrag der Siliciumnitrid-Schicht (22) und bei der Oxid-Schicht verschwindet, ebenso wie die vogel­ schnabelartige Form (Fig. 2E). Es bleibt die dicke Feldoxid- Schicht (28) im Isolierbereich zurück. Durch die Entfernung der Oxid-Schicht nach dem erfindungsgemäßen Verfahren ist es möglich, die Feldoxide (28) im isolierten Bereich - wie aus (Fig. 2E) hervorgeht - mit der Kerbe einzuebnen, und zwar durch Ätzen mit einer Flußsäure aus HF und entionisiertem Wasser in einem Verhältnis von 1:100 in einer Ätzzeit von etwa 6 min.
Wie oben darauf hingewiesen, können die Probleme bei der Isolierung der nicht-leitenden Bereiche nach dem bekannten Verfahren LOCOS durch die erfindungsgemäße Maßnahme der Abscheidung von polykristallinem Silicium und maskenlosem Abätzen unter Zurücklassung von polykristallinem Silicium an den Schicht-Flanken, welches dann in das Oxid umgewandelt wird, überwunden werden.
Bei der sich anschließenden Ionen-Implantation erfolgt keine Dotierung innerhalb des Bereiches des Wulstes aus polykri­ stallinem Silicium unter Begrenzung der seitlichen Diffusion und die Ausbildung der vogelschnabelartigen Form wird bei dessen Oxidation in aktiven Bereichen unterdrückt, bis das polykristalline Silicium ausreichend oxidiert ist während der Bildung der Feldoxide. Die Verringerung der Schichtstär­ ke bei der Bildung der Feldoxid-Schicht bei hoch-integrier­ ten Schaltungen wird kompensiert durch die Eingrenzung des Oxidations-Bereichs mit Hilfe des polykristallinen Sili­ ciums. Darüber hinaus ist es auch möglich, die Bildung einer Nitrid-Schicht durch Einwirkung von Ammoniakgas auf das Silicium-Substrat mit Hilfe der Nitrid-Schicht zu verhin­ dern und die Bildung der Feldoxide zu ermöglichen. Weiters erreicht man durch das erfindungsgemäße Verfahren eine Begrenzung von Kristallfehlern im Silicium-Substrat, da das polykristalline Silicium Spannungen aufzunehmen vermag. Nach dem erfindungsgemäßen Verfahren gelingt es also, Halbleiter- Schaltungen mit ausreichender Stärke von Feldoxiden herzu­ stellen und damit die Herstellung einer hohen Packungsdichte in den Schaltungen mit Isolations-Breiten in der Größenord­ nung von 1 µm zu ermöglichen.

Claims (2)

1. Verfahren zur Herstellung von hoch-integrierten Halb­ leiter-Schaltungen mit gegrenzter Seiten-Diffusion, gekennzeichnet durch folgende Verfahrensstufen:
  • a) auf einem Silicium-Substrat wird eine Oxid-Schicht ge­ bildet,
  • b) auf der Oxid-Schicht wird eine Siliciumnitrid-Schicht als Oxidationsmaske gebildet,
  • c) in die Siliciumnitrid-Schicht werden Fenster geätzt,
  • d) über die gesamte Siliciumnitrid-Schicht und die Fenster wird polykristallines Silicium abgeschieden,
  • e) durch maskenlosen Abtrag der polykristallinem Silicium- Schicht verbleibt an den Flanken der Siliciumnitrid- Schicht in den Fenstern ein Wulst aus polykristallinem Silicium,
  • f) dieser Wulst aus polykristallinem Silicium wird bei der Bildung der Feldoxide oxidiert und
  • g) durch Ätzen der Siliciumnitrid- und -oxid-Schicht wird der isolierte Bereich entsprechender Feldoxid-Stärke gebildet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich innerhalb des Fensters durch Ionen-Implantation nach der Bildung der Schicht aus polykristallinem Silicium dotiert wird.
DE19873742912 1986-12-17 1987-12-17 Verfahren zur herstellung von halbleiter-schaltungen Withdrawn DE3742912A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR860010846A KR880008448A (ko) 1986-12-17 1986-12-17 측면 격리 소자 분리방법

Publications (1)

Publication Number Publication Date
DE3742912A1 true DE3742912A1 (de) 1988-06-30

Family

ID=19254090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873742912 Withdrawn DE3742912A1 (de) 1986-12-17 1987-12-17 Verfahren zur herstellung von halbleiter-schaltungen

Country Status (4)

Country Link
JP (1) JPS63288043A (de)
KR (1) KR880008448A (de)
DE (1) DE3742912A1 (de)
GB (1) GB2198882A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
GB2238658B (en) * 1989-11-23 1993-02-17 Stc Plc Improvements in integrated circuits
KR930011458B1 (ko) * 1990-11-17 1993-12-08 삼성전자 주식회사 반도체장치의 필드산화막 형성방법
KR930011460B1 (ko) * 1991-01-22 1993-12-08 삼성전자 주식회사 반도체 장치의 소자분리 영역 형성방법
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
KR960014448B1 (ko) * 1993-12-14 1996-10-15 금성일렉트론 주식회사 반도체 소자간의 격리방법
DE69524992T2 (de) * 1994-06-08 2002-06-27 Samsung Electronics Co Ltd Verfahren zur Isolierung von Teilen einer Halbleitervorrichtung
US5599730A (en) * 1994-12-08 1997-02-04 Lucent Technologies Inc. Poly-buffered LOCOS
CN112086352B (zh) * 2020-08-06 2024-02-20 北京晶亦精微科技股份有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3131746A1 (de) * 1980-08-12 1982-03-25 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa "verfahren zur herstellung einer halbleitereinheit"
EP0189795A2 (de) * 1985-01-31 1986-08-06 International Business Machines Corporation Schicht aus sauerstoffundurchlässigem Material auf einem Halbleitersubstrat

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0067738A3 (de) * 1981-05-26 1986-06-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Verfahren zum Herabsetzen von fortsetzenden Zonen für Halbleiteranordnung
US4435446A (en) * 1982-11-15 1984-03-06 Hewlett-Packard Company Edge seal with polysilicon in LOCOS process
JPS59139644A (ja) * 1983-01-31 1984-08-10 Oki Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3131746A1 (de) * 1980-08-12 1982-03-25 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa "verfahren zur herstellung einer halbleitereinheit"
EP0189795A2 (de) * 1985-01-31 1986-08-06 International Business Machines Corporation Schicht aus sauerstoffundurchlässigem Material auf einem Halbleitersubstrat

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosrue Bulletin, Vol. 26, Nr. 10A, März 1984, S. 4909-4911 *
Philips Res. Rep. 26, 1971, S. 157-165 *

Also Published As

Publication number Publication date
KR880008448A (ko) 1988-08-31
GB2198882A (en) 1988-06-22
JPS63288043A (ja) 1988-11-25
GB8729422D0 (en) 1988-02-03

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE69632768T2 (de) Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
WO2003038875A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE10230088A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung und zum Ausbilden einer dielektrischen Zwischenschicht unter Verwendung eines hoch-dichten Plasmas
DE4422957B4 (de) Isolierverfahren für eine Halbleitervorrichtung
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19860780A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE3742912A1 (de) Verfahren zur herstellung von halbleiter-schaltungen
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE3634140C2 (de)
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
EP0014303B1 (de) Verfahren zum Herstellen von integrierten MOS-Schaltungen in Silizium-Gate-Technologie
DE19603450A1 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
EP0211318B1 (de) Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, KYONGGI, KR

8130 Withdrawal