DE19860780A1 - Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung - Google Patents
Halbleitervorrichtung und Herstellungsverfahren einer HalbleitervorrichtungInfo
- Publication number
- DE19860780A1 DE19860780A1 DE19860780A DE19860780A DE19860780A1 DE 19860780 A1 DE19860780 A1 DE 19860780A1 DE 19860780 A DE19860780 A DE 19860780A DE 19860780 A DE19860780 A DE 19860780A DE 19860780 A1 DE19860780 A1 DE 19860780A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- oxide film
- silicon oxide
- gas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 93
- 238000005530 etching Methods 0.000 claims abstract description 123
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 70
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 63
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000007789 gas Substances 0.000 claims description 136
- 238000000034 method Methods 0.000 claims description 52
- 238000001020 plasma etching Methods 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 17
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 17
- 230000002265 prevention Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 5
- 229910052756 noble gas Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 238000003754 machining Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 342
- 150000004767 nitrides Chemical class 0.000 description 57
- 239000011229 interlayer Substances 0.000 description 40
- 235000012431 wafers Nutrition 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 8
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000000428 dust Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 210000002381 plasma Anatomy 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 241000252185 Cobitidae Species 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Es wird ein Bilden eines Kontaktloches (15) ohne Beteiligung eines Schadens an einem Ätzstoppfilm (8) und einer Verschlechterung von elektrischen Eigenschaften beschrieben, das mittels eines selbstjustierenden Verfahrens erreicht wird. Ein Zwischenschichtoxidfilm (11) wird durch eine Öffnung einer Resistmaske (12) und mittels einem Plasmaätzen unter Verwendung eines Bearbeitungsgases, das eine Mischung aus einem Edelgas und einem CF-basiertem Gas enthält, geätzt, wodurch eine Schulter des Siliziumnitridfilmes (8) abgeschrägt wird. ALternativ werden ein Siliziumoxidfilm (11) und ein Siliziumnitridfilm (8) kontinuierlich durch eine Öffnung der Resistmaske (12) mittels eines Plasmaätzens unter Verwendung eines zu einem gemischten Gas, das ein Edelgas und ein C¶4¶F¶8¶-Gas enthält, hinzugefügten CH¶2¶F¶2¶-Gases geätzt.
Description
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung,
wie z. B. eine IC (Integrierte Schaltung) oder eine LSI
(großintegrierte Schaltung), sowie ein Herstellungsverfahren
der Halbleitervorrichtung. Speziell betrifft sie eine Halb
leitervorrichtung und ein Herstellungsverfahren davon, bei
denen Kontaktlöcher in einer selbstjustierenden Art gebildet
werden.
In den letzten Jahren wurde ein selbstjustiertes Kontaktloch
(SAC), wie z. B. in Fig. 34 gezeigt ist, eingeführt, als die
Entwicklung einer Halbleitervorrichtung zu einer höheren Inte
gration und einer weiter verbesserten Leistung vorangeschritten
ist, wie dies beispielhaft durch die in letzter Zeit ent
wickelte ULSI (ultrahöchstintegrierte Schaltung) verwirklicht
wurde.
Zum Bilden eines selbstjustierten Kontaktloches auf einem Sili
ziumhalbleitersubstrat 1 wird zuerst ein Elementtrennbereich 2
gebildet, wie in Fig. 34 gezeigt ist. Danach werden ein
Gateoxidfilm 3, eine Gateelektrode 4 und ein Schutzoxidfilm 5
in vorbestimmte Muster auf dem Substrat 1 gebildet. Ein dünner
Schutzfilm 7 wird derart abgeschieden, daß er eine elektrische
Trennung auf der gesamten Konstruktion der Gateelektrode 4 vor
sieht. Ein Ätzstoppfilm 8, der aus einem Siliziumnitridfilm ge
bildet ist, wird auf dem Oxidfilm 7 abgeschieden, und ein
Zwischenschichtoxidfilm 11 wird auf dem Ätzstoppfilm 8 abge
schieden. Nachdem ein Muster mittels einem Photoresist 12 ge
bildet wurde, wird ein Kontaktloch 15 durch Ätzen gebildet.
Zu dieser Zeit muß das Ätzen des Zwischenschichtoxidfilmes 11
auf dem Siliziumnitridfilm 8 gestoppt werden. Wenn der Ätzbe
trieb nicht gestoppt wird, wird die Gateelektrode 4 freigelegt
werden, wie in Fig. 35 gezeigt ist, was zu einem Kurzschluß mit
einer oberen Verdrahtungsschicht führt. Zum Verhindern des
Kurzschlusses muß eine ausreichende Ätzselektivität zwischen
dem Zwischenschichtoxidfilm 11 und dem Siliziumnitridfilm 8
sichergestellt werden.
Weiterhin wird bei einem solchen der Anmelderin bekannten Ver
fahren ein Loch mit einer hohen Ätzselektivität bezüglich des
Ätzstoppfilmes 8 geöffnet und in einem nachfolgenden Schritt
wird der Ätzstoppfilm von dem Boden des Loches entfernt. Somit
enthält das Bilden eines Loches zwei Herstellungsschritte, wo
durch zusätzliche Kosten entstehen und eine niedrigere Ausbeute
bei der Herstellung resultiert.
Weiterhin steigt das Aspektverhältnis des zu ätzenden Loches
an, wenn die Verdrahtungsabstände miniaturisiert werden. Dann
wird es, wenn ein geöffnetes Kontaktloch mit einem Verdrah
tungsmaterial 21 gefüllt wird, wie in Fig. 36 gezeigt ist,
wahrscheinlicher, daß ein Hohlraum (ein Spalt) in einem Bereich
an dem Boden des Kontaktloches auftritt, der zwischen den
Gateelektroden liegt.
Zum Bilden eines Kontaktloches mittels des selbstjustierenden
Verfahrens wird der Zwischenschichtoxidfilm 11 geätzt und ein
flacher Abschnitt des Nitridfilmes 8, der als Ätzstoppfilm
dient, wird ebenfalls entfernt. Andererseits wird ein abge
schrägter Bereich des Ätzstoppfilmes, der an dem Boden des Kon
taktloches vorgesehen ist, oder der Ätzstoppfilm, der in der
Nähe der Gateelektroden vorgesehen ist, bevorzugt im wesent
lichen intakt zurückgelassen, um die Gateelektroden zu schüt
zen.
Daher ist wünschenswerter Weise die Ätzrate an dem abgeschräg
ten Bereich des Ätzstoppfilmes niedriger als die des Zwischen
schichtoxidfilme entsprechend einem Unterschied im Material
zwischen dem Nitridfilm und dem Zwischenschichtoxidfilm. Das
heißt, daß die Ätzselektivität zwischen einem Nitridfilm und
einem Zwischenschichtoxidfilm wünschenswerter Weise groß ist.
Eine Mischung aus C4F8-Gas und CH2F2-Gas, wie z. B. die, die in
der japanischen Patentanmeldung JP7-161702 A (Hei-7-161702) be
schrieben ist, wird zum Ätzen eines Kontaktloches verwendet.
Bei einem solchen Trockenätzbetrieb ist es wahrscheinlicher,
daß ein abgeschrägter Abschnitt eines Ätzstoppfilmes als ein
ebener Abschnitt davon durch Sputtern bzw. Zerstäuben mit Ionen
geätzt wird. Aus diesem Grund wird in Abhängigkeit der räum
lichen Beziehung zwischen dem Resistmuster und der Gateelek
trode der an dem abgeschrägten Bereich vorgesehene Ätzstoppfilm
gleichzeitig mit dem Ätzen des Zwischenschichtoxidfilmes ent
fernt, wenn der Ätzstoppfilm dünn ist oder die Ätzselektivität
für den abgeschrägten Abschnitt ungenügend ist. Als Ergebnis
wird der die Gatelektrode umgebende dielektrische Film dünner
gemacht. Wenn ein Kontaktloch in dieser Situation gebildet
wird, kann ein Spannungsfestigkeitsfehler zwischen der
Gateelektrode und einer nachfolgend zu bildenden Verdrahtungs
schicht verursacht werden, was in einem Kurzschluß und einem
Betriebsfehler resultiert.
Eine vorstellbare Maßnahme zum Verhindern dieser Fehler ist ein
Erhöhen der Dicke des Ätzstoppfilmes 8, der in Fig. 34 gezeigt
ist, ein Erhöhen der Dicke einer Oxidfilmseitenwand (nicht ge
zeigt) sowie ein Erhöhen der Dicke des Schutzoxidfilmes 5. Ob
wohl dieses Verfahren ein Verhindern eines Kurzschlusses zwi
schen der Gateelektrode 4 und einer nachfolgend zu bildenden
Verdrahtungsschicht ermöglicht, wird die Oberflächenunregel
mäßigkeit deutlich, wodurch einem nachfolgenden Herstellungs
prozeß eine Schwierigkeit aufgezwungen wird.
Fig. 37 und 38 zeigen ein Beispiel eines Schrittes des Bildens
eines Bitleitungskontaktloches (BC-Loches) während des Herstel
lens eines der Anmelderin bekannten Halbleiterspeichers. Fig.
38 ist eine Draufsicht und Fig. 37 ist eine Querschnittsansicht
entlang einer in Fig. 38 vorgesehenen gestrichelten Linie. In
Fig. 37 und 38 bezeichnet das Bezugszeichen 1 ein Halbleiter
substrat (Si), bezeichnet 4 ein Gateverdrahtungsmuster, das
Gateelektroden enthält, bezeichnet 8 einen Nitridfilm, der zum
Bilden eines BC-Loches in einer selbstjustierenden Art verwen
det wird, und bezeichnet 11 einen Zwischenschichtoxidfilm.
Entsprechend der vorhandenen Technik wird nach der Bildung des
Zwischenschichtoxidfilmes 11 der Photoresist 12 bemustert, wo
durch das Kontaktloch 15 geöffnet wird (d. h. ein Bitleitungs
kontakt). Zu dieser Zeit wird das Kontaktloch 15 normalerweise
in einem quadratischem Muster oder einem nahezu quadratischen
Muster gebildet. Wenn der Zwischenschichtoxidfilm 11 bis zu dem
Nitridfilm 8 geätzt wird, kann das Kontaktloch 15, das entspre
chend solchen Standards entworfen ist, denn Schulterabschnitt
des Nitridfilmes 8 erreichen.
Es ist weniger wahrscheinlich, daß abgeschiedene Komponenten an
dem Schulterabschnitt des Nitridfilmes 8 anhaften, und daher
kann der Schulterabschnitt des Nitridfilmes 8 entfernt werden,
was in einer großen Wahrscheinlichkeit des Kurzschlusses zwi
schen den Verdrahtungsmustern, wie z. B. das, das in Fig. 39 ge
zeigt ist, resultiert.
Weiterhin weisen der Zwischenschichtisolierfilm 11 und der
Siliziumnitridfilm 8 ähnliche Eigenschaften auf und werden
durch das gleiche Ätzgas geätzt, so daß es schwierig ist, eine
ausreichende Ätzselektivität zwischen den beiden Filmen sicher
zustellen. Daher wird es benötigt, einen Ätzstoppfilm derart
anzupassen, daß er eine ausreichende Ätzselektivität zeigt.
Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervor
richtung vorzusehen, die eine Struktur zum Verhindern einer
Verschlechterung der elektrischen Eigenschaften der Vorrichtung
durch Verhindern des Ätzens eines Elektrodenschutzbereiches
aufweist, wenn ein Kontaktloch durch ein selbstjustierendes
Verfahren gebildet wird. Weiterhin soll ein Herstellungsverfah
ren einer Halbleitervorrichtung vorgesehen werden, das die Ver
besserung der Zuverlässigkeit der Vorrichtung und die Verbesse
rung der Ausbeute der Herstellung der Vorrichtung ermöglicht.
Die Aufgabe wird durch das Herstellungsverfahren einer Halblei
tervorrichtung nach Anspruch 1, 3, 4, 6 bis 12 oder 14 oder
durch die Halbleitervorrichtung des Anspruches 15 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange
geben.
Entsprechend einem Aspekt der vorliegenden Erfindung wird bei
einem Herstellungsverfahren einer Halbleitervorrichtung eine
Resistmaske auf einem Siliziumoxidfilm, der auf einem Silizium
nitridfilm mit einem Stufenabschnitt auf einem Halbleiter
substrat liegt, derart gebildet, daß sie eine Öffnung oberhalb
des Stufenabschnittes aufweist. Dann wird der Siliziumoxidfilm
durch die Öffnung der Resistmaske mittels einem Plasmaätzen
unter Verwendung eines Bearbeitungsgases, das eine Mischung aus
einem Edelgas und einem CF-basierten Gas enthält, geätzt, wo
durch die Schulter des Stufenabschnittes des Siliziumnitrid
filmes abgeschrägt wird.
In einem anderen Aspekt wird in dem Verfahren ein Mischungsver
hältnis des Edelgases und des CF-basierten Gases derart einge
stellt, daß die Position, an der der Stufenabschnitt des Sili
ziumnitridfilmes abgeschrägt wird, eingestellt wird.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird bei einem Herstellungsverfahren einer Halbleitervorrich
tung ein Siliziumnitridfilm durch eine Öffnung, die in einem
Siliziumoxidfilm gebildet ist, der auf dem Siliziumnitridfilm
auf einem Halbleitersubstrat gebildet ist, mittels einem
Plasmaätzen unter Verwendung eines gemischten Gases, das Cl2
und HBr enthält, anisotrop geätzt.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird bei einem Herstellungsverfahren einer Halbleitervorrich
tung eine Resistmaske auf einem Siliziumoxidfilm, der auf einem
Siliziumnitridfilm mit einem Stufenabschnitt auf einem Halb
leitersubstrat liegt, in einer solchen Art gebildet, daß sie
eine Öffnung oberhalb des Stufenabschnittes aufweist. Dann
werden der Siliziumoxidfilm und der Siliziumnitridfilm durch
die Öffnung der Resistmaske mittels einem Plasmaätzen unter
Verwendung einer Gasmischung, die durch Hinzufügen eines CH2F2-
Gases zu einem gemischten Gas, das ein Edelgas und C4F8-Gas
enthält, gebildet ist, geätzt.
In einem anderen Aspekt wird bei dem Verfahren ein Mischungs
verhältnis des Edelgases und des CH2F2-Gases entsprechend der
Höhe des Stufenabschnittes des Silizumnitridfilmes eingestellt.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird eine Halbleitervorrichtung hergestellt, die einen leiten
den Siliziumfilm, der auf einem Halbleitersubstrat gebildet
ist, einen ersten Siliziumoxidfilm, der auf dem leitenden Sili
ziumfilm gebildet ist, einen Siliziumnitridfilm, der auf dem
ersten Siliziumoxidfilm gebildet ist, und einen zweiten Sili
ziumoxidfilm, der auf dem Siliziumnitridfilm gebildet ist, ent
hält. Bei dem Herstellungsverfahren einer Halbleitervorrichtung
wird eine Resistmaske auf dem zweiten Siliziumoxidfilm derart
gebildet, daß sie eine Öffnung oberhalb des leitenden
Siliziumfilmes aufweist. Dann werden der zweite Siliziumoxid
film, der Siliziumnitridfilm und der erste Siliziumoxidfilm
durch die Öffnung der Resistmaske mittels dem Plasmaätzen unter
Verwendung eines zu einem gemischten Gas, das ein Edelgas und
ein C4F8-Gas enthält, hinzugefügten CH2F2-Gas geätzt, wodurch
ein Loch gebildet wird, das den leitenden Siliziumfilm
erreicht.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird eine Halbleitervorrichtung bearbeitet, die einen Silizium
nitridfilm, der auf einem unterliegenden Film auf einem Halb
leitersubstrat gebildet ist, wobei der Siliziumnitridfilm einen
Stufenabschnitt zum Bilden eines Grabens mit einer vorbestimm
ten Breite und Höhe aufweist, und einen Siliziumoxidfilm, der
auf dem Siliziumnitridfilm gebildet ist, enthält. In einem Her
stellungsverfahren der Halbleitervorrichtung wird eine
Resistmaske auf dem Siliziumoxidfilm derart gebildet, daß sie
eine Öffnung oberhalb des Stufenabschnitts des Siliziumnitrid
filmes aufweist, und die Öffnung wird derart gebildet, daß sie
sich auf die obere Oberfläche des Stufenabschnittes des Sili
ziumnitridfilmes um zumindest 0,1 mal der Breite des Grabens
erstreckt. Dann wird der Siliziumoxidfilm durch die Öffnung ge
ätzt.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird bei einem Herstellungsverfahren einer Halbleitervorrich
tung ein Ätzstoppfilm auf einer unterliegenden Schicht auf
einem Halbleitersubstrat gebildet und der Ätzstoppfilm wird
derart gebildet, daß er einen Graben mit einer Breite von weni
ger als 0,2µm und einer Höhe von nicht weniger als 2,5 mal der
Breite aufweist. Ein Siliziumoxidfilm wird auf dem Ätzstoppfilm
gebildet. Eine Resistmaske wird auf dem Siliziumoxidfilm derart
gebildet, daß sie eine Öffnung oberhalb des Grabens des Ätz
stoppfilmes aufweist. Dann wird der Siliziumoxidfilm durch die
Öffnung derart geätzt, daß sie den Graben des Siliziumnitrid
filmes erreicht.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird bei einem Herstellungsverfahren einer Halbleitervorrich
tung ein SiOxNy-Film mit einem Stufenabschnitt auf einem unter
liegenden Film auf einem Halbleitersubstrat gebildet und einer
Wärmebehandlung ausgesetzt. Ein Siliziumoxidfilm wird auf dem
SiOxNy-Film gebildet. Eine Resistmaske wird auf dem Sili
ziumoxidfilm derart gebildet, daß sie eine Öffnung oberhalb des
Stufenabschnittes des SiOxNy-Filmes aufweist. Dann wird der
Siliziumoxidfilm durch die Öffnung der Resistmaske geätzt, wo
durch ein Loch gebildet wird, daß den SiOxNy-Film erreicht.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird bei einem Herstellungsverfahren einer Halbleitervorrich
tung ein Siliziumoxidfilm auf einer unterliegenden Schicht auf
einem Halbleitersubstrat gebildet, wird eine Resistmaske mit
einer Öffnung, die an einer vorbestimmten Position darauf ge
bildet ist, auf einem Siliziumoxidfilm gebildet. Dann wird der
Siliziumoxidfilm durch die Öffnung der Resistmaske mittels dem
Plasmaätzen unter Verwendung eines gemischten Gases, das ein
Edelgas und ein C3F6-Gas oder ein CF3-O-CFHCF3-Gas enthält,
derart geätzt, daß ein Loch gebildet wird, das den
Siliziumnitridfilm erreicht.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung
wird oder kann eine Halbleitervorrichtung durch ein beliebiges
der oben erwähnten Verfahren hergestellt werden.
Schließlich können die Effekte und Vorteile der vorliegenden
Erfindung wie folgt zusammengefaßt werden.
Entsprechend der vorliegenden Erfindung wird, wenn ein Kontakt
loch mittels einer selbstjustierenden Technik gebildet wird,
ein Fortschreiten des Ätzens eines Ätzstoppfilmes, der einen
leitenden Abschnitt, wie z. B. eine Gateelektrode, schützt, ver
hindert und wird ebenfalls eine Verschlechterung der elek
trischen Eigenschaften eines Kontaktloches verhindert. Somit
werden die Herstellungsausbeute und die Zuverlässigkeit einer
Halbleitervorrichtung verbessert.
Weiterhin erreicht die vorliegende Erfindung im Detail die fol
genden vorteilhaften Ergebnisse:
Bei einem Herstellungsverfahren einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung kann eine Schulter einer Stufe eines Siliziumnitridfilmes in einem Kontaktloch durch Ätzen eines Siliziumoxidfilmes durch eine Öffnung einer Resistmaske mittels eines Plasmaätzens in einem gemischten Gas, das ein Edelgas und ein CF-basiertes Gas enthält, abgeschrägt werden. Als Ergebnis wird ein abgeschrägter Winkelabschnitt an dem Boden des Kontaktloches gebildet, wodurch ein Füllfehler verhindert wird.
Bei einem Herstellungsverfahren einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung kann eine Schulter einer Stufe eines Siliziumnitridfilmes in einem Kontaktloch durch Ätzen eines Siliziumoxidfilmes durch eine Öffnung einer Resistmaske mittels eines Plasmaätzens in einem gemischten Gas, das ein Edelgas und ein CF-basiertes Gas enthält, abgeschrägt werden. Als Ergebnis wird ein abgeschrägter Winkelabschnitt an dem Boden des Kontaktloches gebildet, wodurch ein Füllfehler verhindert wird.
Bei einem Herstellungsverfahren einer Halbleitervorrichtung
entsprechend der vorliegenden Erfindung können ein Sili
ziumoxidfilm und eine Stufe eines Siliziumnitridfilmes, der un
terhalb des Oxidfilmes vorgesehen ist, durch eine Öffnung einer
Resistmaske mittels dem Plasmaätzen geätzt werden, das eine
Mischung eines CH2F2-Gases und eines gemischten Gases, das ein
Edelgas und ein C4F8-Gas enthält, verwendet. Mittels des hinzu
gefügten Gases können der Siliziumoxidfilm (d. h. ein dielek
trischer Zwischenschichtfilm) und der Siliziumnitridfilm (d. h.
ein Ätzstoppfilm) gleichzeitig geätzt werden, wodurch die An
zahl der Herstellungsschritte und die Herstellungskosten redu
ziert werden, was in einer Verbesserung der Herstellungsaus
beute resultiert.
Weiterhin wird, wenn ein Kontaktloch nur auf einer von
Gateelektroden als Ergebnis einer Fehlausrichtung zur Zeit der
Photolithographie des Kontaktloches liegt, der Stoppfilm, der
an dem Boden des Kontaktloches vorgesehen ist, zu der Zeit des
Bildens des Kontaktloches geätzt, wodurch ein leichtes Entfer
nen eines Stoppfilmes von dem Boden des Kontaktloches in einem
nachfolgenden Schritt ermöglicht wird.
Bei einem Herstellungsverfahren einer Halbleitervorrichtung
entsprechend der vorliegenden Erfindung kann ein Kontaktloch
(SAC-Loch) in einem Halbleitersubstrat gleichzeitig mit der
Bildung eines Kontaktloches für einen Leiter, wie z. B. ein
Gate, gebildet werden, wodurch eine deutliche Reduzierung der
Anzahl der Herstellungsschritte und der Herstellungskosten er
reicht wird.
Bei einem Herstellungsverfahren einer Halbleitervorrichtung
entsprechend der vorliegenden Erfindung kann ein Siliziumoxid
film durch eine Öffnung einer Resistmaske in einer solchen Art
geätzt werden, daß sich das Kontaktloch um eine benötigte Größe
über einen horizontalen Abschnitt eines Siliziumnitridfilmes,
der kontinuierlich zu dem Boden des Kontaktloches ist, er
streckt. Als Ergebnis kann ein Sputter-Ätzen eines Silizium
nitridfilmes und ein Kurzschluß zwischen Verdrahtungsmustern
verhindert werden.
Bei einem Herstellungsverfahren einer Halbleitervorrichtung
entsprechend der vorliegenden Erfindung wird, wenn ein Sili
ziumoxidfilm durch eine Öffnung einer Resistmaske derart geätzt
wird, daß ein Kontaktloch in einem Schlitz des Nitridfilmes an
dem Boden des Kontaktloches gebildet wird, ein Aspektverhältnis
A/B des Schlitzes des Siliziumnitridfilmes auf einen Wert von
2,5 oder mehr eingestellt. Folglich können der Siliziumoxidfilm
(d. h. ein dielektrischer Zwischenschichtfilm) und der Silizium
nitridfilm (d. h. ein Stoppfilm), der an dem Boden des Kontakt
loches vorgesehen ist, gleichzeitig entfernt werden. Daher kön
nen die Anzahl der Herstellungsschritte und die Herstellungs
kosten deutlich reduziert werden.
Bei dem Herstellungsverfahren einer Halbleitervorrichtung ent
sprechend der vorliegenden Erfindung wird, wenn ein Sili
ziumoxidfilm durch eine Öffnung einer Resistmaske geätzt wird
und ein Kontaktloch entlang eines Ätzstoppfilmes, der an dem
Boden des Kontaktloches vorgesehen ist, gebildet wird, ein
SiOxNy-Film als der Ätzstoppfilm verwendet. Folglich kann ein
Film mit einem beträchtlich hohen Selektivitätsverhältnis als
Ätzstoppfilm verwendet werden, und ein Abblättern des Ätzstopp
filmes kann verhindert werden.
Bei einem Herstellungsverfahren einer Halbleitervorrichtung
entsprechend der vorliegenden Erfindung wird ein Siliziumoxid
film (d. h. ein dielektrischer Zwischenschichtfilm) durch eine
Öffnung einer Resistmaske mittels eines Plasmaätzens unter Ver
wendung eines gemischten Gases, das ein Edelgas und entweder
ein C3F6-Gas oder CF3-O-CFHCF3-Gas enthält, geätzt. Mittels des
hinzugefügten Gases kann ein Selektivitätsverhältnis zwischen
dem Siliziumoxidfilm (d. h. ein dielektrischer Zwischenschicht
film) und einem Ätzstoppfilm (d. h. ein Silizumnitridfilm) ver
bessert werden, wodurch ein Abblättern des Ätzstoppfilmes ver
hindert wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich von der folgenden Beschreibung von Ausführungsbeispielen
der Erfindung anhand der Figuren. Gleiche Bezugszeichen be
zeichnen gleiche oder ähnliche Elemente und eine wiederholende
Beschreibung davon wird vereinfacht oder ausgelassen. Von den
Figuren zeigen:
Fig. 1 eine Querschnittsansicht, die eine Struktur einer Halb
leitervorrichtung entsprechend einem ersten Ausführungs
beispiel zeigt,
Fig. 2-9 Querschnittsansichten, die ein Herstellungsverfahren
einer Halbleitervorrichtung entsprechend dem ersten
Ausführungsbeispiel zeigen,
Fig. 10-12 Querschnittsansichten, die ein Herstellungsver
fahren einer Halbleitervorrichtung entsprechend einem
zweiten Ausführungsbeispiel und die Struktur der dadurch
hergestellten Halbleitervorrichtung zeigen,
Fig. 13 eine Querschnittsansicht, die ein anderes Herstellungs
verfahren einer Halbleitervorrichtung entsprechend dem
zweiten Ausführungsbeispiel und der Struktur der dadurch
hergestellten Halbleitervorrichtung zeigt,
Fig. 14 eine Querschnittsansicht, die ein Herstellungsver
fahren einer Halbleitervorrichtung entsprechend einem
dritten Ausführungsbeispiel und eine Struktur der dadurch
hergestellten Halbleitervorrichtung zeigt,
Fig. 15-17 Querschnittsansichten oder eine Draufsicht, die
ein Herstellungsverfahren einer Halbleitervorrichtung
entsprechend einem vierten Ausführungsbeispiel und die
Struktur der dadurch hergestellten Halbleitervorrichtung
zeigen,
Fig. 18 und 19 Querschnittsansichten, die ein Herstellungs
verfahren einer Halbleitervorrichtung entsprechend einem
fünften Ausführungsbeispiel und die Struktur der dadurch
hergestellten Halbleitervorrichtung zeigen,
Fig. 20 eine Querschnittsansicht, die ein Herstellungsver
fahren einer Halbleitervorrichtung entsprechend einem
sechsten Ausführungsbeispiel und die Struktur der dadurch
hergestellten Halbleitervorrichtung zeigt,
Fig. 21 bis 24 Querschnittsansichten, die ein Herstellungs
verfahren einer Halbleitervorrichtung und die Struktur
davon entsprechend einem siebten Ausführungsbeispiel
zeigen,
Fig. 25-27 Diagramme zum Erklären des Halbleiterherstellungs
verfahrens entsprechend dem siebten Ausführungsbeispiel,
Fig. 28-30 Querschnittsansichten, die ein Herstellungsver
fahren einer Halbleitervorrichtung und die Struktur der
davon entsprechend einem achten Ausführungsbeispiel zeigt,
Fig. 31-33 schematische Darstellungen oder ein Diagramm zum
Erklären eines Herstellungsverfahrens einer Halbleiter
vorrichtung entsprechend einem achten Ausführungsbeispiel
zeigen
Fig. 34-39 Querschnittsansichten, die eine Struktur einer
Halbleitervorrichtung zeigen, die ein der Anmelderin be
kanntes selbstjustierendes Kontaktloch verwendet.
Fig. 1 bis 9 sind Ansichten zum Beschreiben eines Herstellungs
verfahrens einer Halbleitervorrichtung entsprechend dem ersten
Ausführungsbeispiel sowie der Struktur der dadurch hergestell
ten Halbleitervorrichtung. Fig. 1 zeigt einen Querschnitt einer
Halbleitervorrichtung, die durch einen DRAM dargestellt ist, in
dem Herstellungsverfahren. Fig. 2 bis 9 sind Querschnittsan
sichten, die das Verfahren zur Herstellung der Halbleitervor
richtung zeigen.
Wie in Fig. 1 gezeigt ist, enthält die Halbleitervorrichtung
ein Halbleitersubstrat 1, einen Elementtrennbereich 2, der auf
dem Halbleitersubstrat 1 gebildet ist, einen Gateoxidfilm 3,
der aus einem Siliziumoxidfilm gebildet ist (im folgenden
manchmal einfach als Oxidfilm bezeichnet), eine Gateelektrode
4, die auf dem Gateoxidfilm 3 gebildet ist, einen Schutzoxid
film 5, der auf der Gateelektrode 4 gebildet ist, einen Source-/Drain
bereich 6, einen Dünnfilmoxidfilm 7, der über das Halb
leitersubstrat 1, den Elementtrennbereich 2, den Schutzoxidfilm
5 und die Source-/Drainbereiche 6 gebildet ist, und einen Ätz
stoppfilm 8. Der Dünnfilmoxidfilm 7 ist über den Halbleiter 1,
den Elementtrennbereich 2, den Schutzoxidfilm 5 und die Source-/Drain
bereiche 6 gebildet. Der Ätzstoppfilm 8 ist über den
Dünnfilmoxidfilm 7 derart gebildet, daß ein Fortschreiten des
Ätzens unterdrückt wird, und ist aus einem Siliziumnitridfilm
(im folgenden einfach als Nitridfilm bezeichnet, wenn notwen
dig) gebildet.
Fig. 2 bis 9 zeigen eine Reihe von andauernden Herstellungsver
fahren bzw. eine Reihe von aufeinanderfolgenden Herstellungs
schritten entsprechend dem ersten Ausführungsbeispiel in Form
von acht Zeichnungen. Ein Verfahren des Bildens eines selbst
justierenden Kontaktloches entsprechend dem ersten Ausführungs
beispiel wird nun beschrieben.
Wie in Fig. 2 gezeigt ist, wird der Elementtrennbereich 2 zu
erst auf dem Halbleitersubstrat 1 gebildet, und ein Oxidfilm,
der zum Bilden des Gateoxidfilmes 3 verwendet wird, wird über
dem Halbleitersubstrat 1 und dem Elementtrennbereich 2 abge
schieden. Eine polykristalline Siliziumschicht, die zum Bilden
der Gateelektrode 4 verwendet wird, wird auf dem Gateoxidfilm 3
abgeschieden. Weiterhin wird ein Oxidfilm, der zum Bilden des
Schutzoxidfilmes 5 verwendet wird, auf der Gateelektrode 4 ab
geschieden.
Ein nicht dargestelltes Resistmuster wird auf dem Wafer bzw.
der Scheibe gebildet und der Wafer wird geätzt, während das
Resistmuster als Maske verwendet wird, wodurch der Gateoxidfilm
3, die Gateelektrode 4 und der Schutzoxidfilm 5 in entsprechen
den Mustern gebildet werden.
Wie in Fig. 3 gezeigt ist, werden Ionen, wie z. B. Phosphorionen
(P), in den Wafer implantiert, während die Gateelektrode 4 und
ein nicht-dargestelltes Resistmuster als Maske verwendet wer
den, wodurch n-Source-/Drainbereiche 6 gebildet werden, wie
beispielhaft in Fig. 4 gezeigt ist. Zu dieser Zeit werden die
Ionen mit einer niedrigen Konzentration derart implantiert, daß
ein Kurzkanal-Effekt unterdrückt wird. Weiterhin kann ein CMOS
aktuell durch Bilden von p-Source-/Drainbereichen durch Implan
tieren von Ionen, während ein Resistmuster verwendet wird und
durch Bedecken der vorher gebildeten Source-/Drainbereiche, ge
bildet werden.
Wie in Fig. 4 gezeigt ist, wird der Dünnfilmoxidfilm 7 für Iso
lierzwecke über der gesamten Oberfläche des Wafers mit einer
Dicke von 15nm abgeschieden. In dem vorliegenden Ausführungs
beispiel wird der Ätzstoppfilm 8, der zum Schützen einer unte
ren Schicht vor dem Ätzen aus einem Nitridfilm gebildet ist,
auf dem Dünnfilmoxidfilm 7 mit einer Dicke von 50nm abgeschie
den, und ein Zwischenschichtoxidfilm 11 wird auf dem Ätzstopp
film 8 abgeschieden.
Der Dünnschichtoxidfilm 7 ist wichtig zum Verhindern, daß der
Nitridfilm 8 in direkten Kontakt mit dem Halbleitersubstrat 1
und der Gateelektrode 4 kommt. Genauer ist der Dünnfilmoxidfilm
7 effektiv beim Reduzieren von Kristallfehlstellen, die von der
Beanspruchung stammen, die auf den Nitridfilm und das Halblei
tersubstrat ausgeübt wird, sowie beim Verbessern des Widerstan
des des Gates gegen heiße Ladungsträger.
Wie in Fig. 5 gezeigt ist, weist der Zwischenschichtoxidfilm 11
eine unregelmäßige Oberfläche auf, die durch das in den vorher
gehenden Schritten gebildete Muster verursacht ist. Der Oxid
film wird durch Ätzen, wie z. B. RIE (Reaktives Ionenätzen),
mittels einer Zurückätztechnik geglättet, wodurch ein glatter
Zwischenschichtoxidfilm 11 gebildet wird.
Wie in Fig. 6 gezeigt ist, wird das Resistmuster 12, das zum
Bilden eines vorbestimmten Kontaktloches verwendet wird, auf
dem Zwischenschichtoxidfilm 11 gebildet. Alternativ kann in
einigen Fällen ein organischer Reflektionsverhinderungsfilm
unter dem Resistmuster abgeschieden werden. In dem vorliegenden
Ausführungsbeispiel wird beschrieben, daß ein Reflektionsver
hinderungsfilm nicht unterhalb des Resistmusters gebildet wird.
Der Zwischenschichtoxidfilm 11 wird bezüglich des Nitridfilmes
8 selektiv in einer gemischten Gasatmosphäre (Edelgas/C4F8-
Gas), die ein Edelgas (ein inaktives Gas, wie z. B. Ar oder He)
und C4F8-Gas enthält, unter Verwendung eines sehr dichten Plas
mas, wie z. B. ICP oder ECR, geätzt. Als Ergebnis sind, wie in
Fig. 6 gezeigt ist, die Schultern des Nitridfilmes 8 abge
schrägt.
Fig. 7 ist ein Diagramm, das die Position zeigt, an der das Ab
schrägen der Schulter des Nitridfilmes in einem Fall beginnt,
bei dem Ar/C4F8-Gas als Ätzgas verwendet wird. In Fig. 7 be
zeichnet das Bezugszeichen a einen Abstand zwischen der Seiten
wandoberfläche des Nitridfilmes und der Wand des in dem
Resistmuster gebildeten Loches und bezeichnet b die Breite des
abgeschrägten Abschnittes oder die Position an der die Ab
schrägung der Schulter beginnt. Wenn die Ausrichtungsgenauig
keit der Photolithographie 0,05µm beträgt, ist der Abstand a
ungefähr auf 0,05µm eingestellt, um einen Spielraum für einen
Ausrichtungsfehler sicherzustellen.
Zu dieser Zeit wird ein gemischtes Gas, das ein C4F8-Gas und
ein Ar-Gas enthält, als Gas zum Ätzen des Kontaktloches verwen
det, und ein Flußverhältnis von C4F8 zu Ar ist auf 12 : 150
eingestellt. Wie in Fig. 6 und 7 gezeigt ist, kann der
Stoppfilm, der an dem Boden des Kontaktloches vorgesehen ist,
an einer Position abgeschrägt sein, die 30,0 bis 40,0nm (300-400Å)
von der Seitenoberfläche der Gateelektrode 4 entfernt
ist.
Die Position, an der der Stoppfilm abgeschrägt ist, kann durch
Einstellen des Gasflußverhältnisses, das zum Ätzen verwendet
wird, gesteuert werden.
Sogar wenn ein Ausrichtungsfehler auftritt, wie in Fig. 8 ge
zeigt ist, wird der abgeschrägte Abschnitt, der um den Boden
des Kontaktloches gebildet ist, nicht deutlich erhöht, wie von
Fig. 7 gesehen werden kann. Daher kann das Kontaktloch ohne Be
teiligung eines Kurzschlusses zwischen der Gateelektrode und
des Kontaktloches durch Auswählen einer geeigneten Gasflußrate
bzw. eines geeigneten Gasflußverhältnisses geätzt werden.
Obwohl ein gemischtes Gas, das ein Ar-Gas und ein C4F8-Gas ent
hält, in dem vorhergehenden Beispiel verwendet wird, können ab
geschrägte Bereiche in einer analogen Art sogar durch Verwenden
eines anderen CF-basierenden Gases mit einer unterschiedlichen
Zusammensetzung gebildet werden. Die Position, an der ein abge
schrägter Bereich zu bilden ist, kann durch Einstellen des
Flußverhältnisses des Gases gesteuert werden, wodurch ein vor
teilhaftes Ergebnis analog zum dem, das in dem vorhergehenden
Beispiel erzielt wurde, erzielt wird.
Wie in Fig. 9 gezeigt ist, wird nach dem vorhergehenden Schritt
der Ätzstoppfilm 8 (SiN-Film) zurückgeätzt. Als Ergebnis der
Verwendung eines Cl2-Gases und eines HBr-Gases als ein Ätzgas
kann der Nitridfilm 8 (SiN-Film) anisotrop mit einer hohen
Selektivität bezüglich dem Oxidfilm 7, der unter dem Nitridfilm
8 liegt, geätzt werden.
Bei dem Verfahren des Ätzens des Stoppfilmes 8 (SiN-Filmes)
nach dem Ätzen des Zwischenschichtoxidfilmes 11 wird die
SiO/SiN-Selektivität auf 20 oder mehr eingestellt. Mit einer
solchen Selektivität kann, sogar wenn der Nitridfilm abge
schrägt wird, wenn der Zwischenschichtoxidfilm geätzt wird, ein
elektrischer Kurzschluß zwischen der Gateelektrode und dem Kon
taktloch verhindert werden.
Ein spezifisches Verfahren wird nun beschrieben. In einem Fall,
bei dem ein verstärkter Parallelplattenplasmaätzer verwendet
wird, wird der Zwischenschichtoxidfilm unter den Bedingungen,
daß das Cl2-HBr-Gasflußverhältnis 100/30cm3/min. (ccm) beträgt,
der Druck 100 mTorr beträgt, die Hochfrequenzleistung einer
oberen Elektrode 500 W beträgt und die Hochfrequenzleistung
einer unteren Elektrode 100 W beträgt, geätzt. Dann kann der
Ätzstoppfilm anisotrop mit einer hohen SiO/SiN-Selektivität von
20 oder mehr zurückgeätzt werden.
Danach wird das Kontaktloch mit leitendem Material gefüllt, so
daß ein überragendes Kontaktloch gebildet werden kann, ohne
Einbeziehung eines Hohlraumes an dem Boden des Kontaktloches.
Wie oben erwähnt wurde, kann entsprechend dem ersten Ausfüh
rungsbeispiel der abgeschrägte Winkel an dem Boden des Kontakt
loches gebildet werden, wodurch ein glattes Füllen des leiten
den Materiales in das Kontaktloch ermöglicht wird. Als Ergebnis
kann ein Füllfehler verhindert werden.
Die Position, an der der abgeschrägte Bereich zu bilden ist,
kann durch Einstellen des Gasverhältnisses zur Zeit des Ätzbe
triebes gesteuert werden.
Fig. 10 bis 13 sind Ansichten zum Beschreiben eines Herstel
lungsverfahrens einer Halbleitervorrichtung entsprechend dem
zweiten Ausführungsbeispiel sowie der Struktur der dadurch her
gestellten Halbleitervorrichtung.
Fig. 10 zeigt die Querschnittsstruktur einer Halbleitervorrich
tung, die durch z. B. einen DRAM dargestellt ist, während des
Herstellungsverfahrens. Die in Fig. 10 gezeigte Halbleitervor
richtung ist im wesentlichen die gleiche in der Konstruktion
wie die, die in Fig. 1 gezeigt ist. Da identische Elemente mit
identischen Bezugszeichen bezeichnet sind, wird hier die Wie
derholung ihrer Erklärung ausgelassen. In Fig. 10 ist jedoch
der Durchmesser eines zu bildenden Kontaktloches (oder Grabens)
mit dem Bezugszeichen d1 bezeichnet und eine Öffnung eines Re
sistmusters weist einen Durchmesser d2 auf.
Es wird nun eine Reihe von aufeinanderfolgenden Schritten zum
Bilden der Struktur der Halbleitervorrichtung, wie die, die
oben erwähnt wurde, angegeben.
Zuerst wird ein Wafer einem Herstellungsverfahren ausgesetzt,
das identisch mit dem ist, das vorher mit Bezug zu Fig. 2 bis 5
beschrieben wurde.
Als Ergebnis wird, wie in Fig. 10 gezeigt ist, eine Halbleiter
vorrichtung erhalten, die das Resistmuster 12 enthält, das auf
dem Zwischenschichtoxidfilm 11 gebildet ist. Obwohl in einigen
Fällen ein Reflektionsverhinderungsfilm unterhalb des Resist
musters 12 abgeschieden wird, wird der Reflektionsverhinde
rungsfilm hier ausgelassen.
Der Bereich des Resistmusters 12, das zum Bilden eines Kontakt
loches benötigt wird, ist der Bereich, der durch d1 in der
Figur bezeichnet ist. Zum Bilden eines Kontaktloches mittels
einer selbstjustierenden Technik wird jedoch eine Öffnung mit
einem Durchmesser d2 in dem Resistmuster 12 gebildet, der
größer ist als der Durchmesser d1.
Als nächstes wird, während das Resistmuster 12 als Maske ver
wendet wird, der Zwischenschichtisolierfilm 11 selektiv bezüg
lich des Nitridfilmes 8 unter Verwendung eines sehr dichten
Plasmas, wie z. B. ICP oder ECR, sowie eines Gases, das durch
Hinzufügen eines CH2F2-Gases zu einem gemischten Gas (ein Edel
gas/C4F8-Gas), das ein Edelgas (ein inaktives Gas, wie z. B. Ar
oder He) und ein C4F8-Gas enthält, gebildet ist, geätzt. Wie in
Fig. 11 gezeigt ist, ist die Tiefe der Isolierschicht 11 als c1
bezeichnet und ist die Tiefe des Anfangspunktes der Abscheidung
als c2 bezeichnet.
Ein spezielles Beispiel der Ätzbedingungen ist wie folgt:
Ar/C4F8/CH2F2=150/12/5-20 Standardkubikzentimeter pro Minute. (sccm), 12Pa, Quellenleistung von 1200W und Vorspannungs leistung von 1600W.
Ar/C4F8/CH2F2=150/12/5-20 Standardkubikzentimeter pro Minute. (sccm), 12Pa, Quellenleistung von 1200W und Vorspannungs leistung von 1600W.
Wenn der zu entfernende Durchmesser d1 zwischen den Gateelek
troden = 0,1µm und c1 = 250nm, dann CH2F2 = 200 Standard
kubikzentimeter pro Minute (c2 = 200-250nm).
Wenn der zu entfernende Durchmesser d1 zwischen den Gateelek
troden = 0,1µm und c1 = 550nm, dann CH2F2 = 20 Standard
kubikzentimeter pro Minute (c2 = 400-550nm).
Wie in Fig. 11 gezeigt ist, wird als Ergebnis des Hinzufügens
von CH2F2-Gas zu dem gemischten Gas die Adhäsion bzw. das Haft
vermögen einer Abscheidung 17 an der inneren Seitenwand des
Kontaktloches 15 gefördert. Der Stoppnitridfilm 8, der entlang
der Schulter der Gateelektrode 4 vorgesehen ist, wird vor dem
Ätzen geschützt. Zu dieser Zeit nimmt die Oxid/Nitrid-Selek
tivität einen Wert von 20 oder mehr an.
Die senkrechte Position, die durch das Bezugszeichen c2 be
zeichnet ist, das in Fig. 11 gezeigt ist, von der die Abschei
dungen 17 anfangen an die innere Seitenwand anzuhaften, bewegt
sich nahe zu der Öffnungsoberfläche des Kontaktloches, wenn die
Menge des hinzuzufügenden CH2F2-Gases erhöht wird. Im Gegensatz
dazu verschiebt sich die Position zu einer tieferen Position,
wenn die Menge des CH2F2-Gases reduziert wird.
Da es für die Abscheidung schwieriger wird, an der inneren
Oberfläche des Kontaktloches 15 anzuhaften, wenn die Durch
messer d1 und d2 der Löcher erhöht werden, muß die Menge des
hinzuzufügenden CH2F2-Gases erhöht werden.
Genauer sollte die Menge des hinzuzufügenden CH2F2-Gases in Ab
hängigkeit der gewünschten Struktur einer Halbleitervorrichtung
gesteuert werden, wie durch die Tiefe c1, bei der der Nitrid
film auf der Schulter der Gateelektrode freigelegt wird, und
durch den Durchmesser d1 des Grabens zwischen den Gateelektro
den 4 dargestellt ist. Als Ergebnis kann die Position, bei der
die Abscheidungen an der inneren Oberfläche des Kontaktloches
anhaften, gesteuert werden.
Das Vorhandensein der Abscheidungen 17 an der inneren Seiten
wand des schmalen Grabens zwischen den Gateelektroden 4 be
grenzt das Eindringen von Radikalen, wodurch nur Ionen erlaubt
wird, den Boden des Kontaktloches 15 zu erreichen. Als Ergebnis
wird der Unterschied in der Ätzrate zwischen dem Oxidfilm und
dem Nitridfilm beseitigt (d. h. die Oxid/Nitrid-Selektivität ist
ungefähr 1), wodurch der Stoppfilm, der an den Boden des Kon
taktloches 15 vorgesehen ist, geätzt wird. Die Abscheidungen,
Ablagerungen bzw. Beschichtungen 17, die an der Seitenwand an
haften, werden zur Zeit der Resistablösung bzw. -veraschung
entfernt, wie in Fig. 12 gezeigt ist.
Wie ausgeführt wurde, schützt entsprechend dem zweiten Ausfüh
rungsbeispiel, da der Wafer einem Plasmaätzen unter Verwendung
einer Mischung eines Edelgases/C4F8-Gases mit hinzugefügtem
CH2F2-Gas ausgesetzt wird, das Vorhandensein der Abscheidung
auf der inneren Seitenwand des Kontaktloches den Stoppfilm auf
der Gateelektrode davor, geätzt zu werden, wodurch ein Spiel
raum für ein elektrisches Kurzschließen zwischen der Gateelek
trode und dem Kontaktloch sichergestellt wird. Gleichzeitig
kann der Nitridfilm von dem Boden des Kontaktloches entfernt
werden, wodurch ein elektrischer Kontakt sichergestellt wird.
Weiterhin können entsprechend dem zweiten Ausführungsbeispiel
das Bilden des Kontaktloches in dem Zwischenschicht-Oxidfilm 11
und das Entfernen des Stoppnitridfilmes 8 von dem Boden des
Kontaktloches gleichzeitig ausgeführt werden. Weiterhin kann,
solange der Wafer einem Veraschungsvorgang in einer identischen
Kammer kontinuierlich ausgesetzt wird, das Herstellungsverfah
ren vereinfacht werdend und ein kleines Kontaktloch kann ohne
Einbeziehung eines elektrischen Kurzschlusses zwischen dem Kon
taktloch und der Gateelektrode 4 gebildet werden, wodurch eine
Verbesserung im Grad der Integration, der Verfahrensausbeute
und der Zuverlässigkeit resultiert.
Fig. 13 ist eine Querschnittsansicht, die ein anderes Verfahren
des Bildens eines Kontaktloches entsprechend dem zweiten Aus
führungsbeispiel zeigt. In Fig. 13 wird ein Kontaktloch durch
Entfernen des Siliziumnitridfilmes 8 und des Dünnfilmoxidfilmes
7 von der Innenseite des Kontaktloches durch Verwenden eines
verstärkten Parallelplattenplasma-CVD-Systems geöffnet.
Ein Kontaktloch wird bei einem Druck von 0,8 bis 1,3Pa unter
Verwendung eines ICP-Plasmaätzsystemes sowie eines Ätzgases,
das durch Hinzufügen einer geringen Menge von CH2F2(10 bis 10
Standardkubikzentimeter pro Minute) zu einem C4F8/Ar-Gas von
12/150 Standardkubikzentimeter pro Minute gebildet ist, geätzt.
Der Abscheidungsfilm 17 wird in der Nähe eines oberen Abschnit
tes des schmalen Grabens zwischen den Gateelektroden gebildet,
wodurch der Vorgang des Ätzens des Siliziumnitridfilmes 8 ge
stoppt wird.
Im Gegensatz dazu begrenzt das Vorhandensein des Abscheidungs
filmes 17 in der Nähe eines oberen Abschnittes des schmalen
Grabens das Eindringen von Radikalen, die einen Abscheidungs
effekt verursachen würden, in den Boden des schmalen Grabens.
Folglich schreitet das Ätzen des Siliziumnitridfilmes 8 zu dem
Boden des schmalen Grabens fort, wodurch der Siliziumnitridfilm
8 dünn wird.
Wenn die Breite d3 des schmalen Grabens ≦ 0,15µm, wird das fol
gende Phänomen bemerkbar. In einem weiten bzw. breiten Bereich
(ein Lochdurchmesser ≧ 0,3µm), wie z. B. ein oberer Abschnitt
des schmalen Schlitzes, nimmt eine Ätzrate eines Oxidfilmes
einen Wert von ungefähr 700nm/Min. an und eine Ätzrate eines
Nitridfilmes nimmt einen Wert von weniger als 100nm/Min. an. Im
Gegensatz dazu nimmt an dem Boden des schmalen Grabens die Ätz
rate des Oxidfilmes einen Wert von ungefähr 500nm/Min. an und
die Ätzrate eines Nitridfilmes nimmt ebenfalls einen Wert von
ungefähr 500nm/Min. an.
Wie oben erwähnt wurde, wird angenommen, daß das Kontaktloch
unter den vorhergehenden Bedingungen und unter Verwendung des
ICP-Plasmaätzsystems geätzt ist. In dem nachfolgenden Verfahren
werden der Siliziumnitridfilm 8 und der Dünnfilmoxidfilm 7
unter Verwendung des verstärkten Parallelplattenplasma-CVD-
Systems geätzt. Sogar wenn die Ätzrate des Siliziumnitridfilmes
8 an dem Boden des schmalen Grabens als Ergebnis der RIE-Verzö
gerung (RIE-lag) abnimmt, kann das Kontaktloch ohne Einbezie
hung des Überätzens geöffnet werden.
Wenn das Kontaktloch auf einer der zwei Gateelektroden als Er
gebnis einer deutlichen Fehlausrichtung liegt, die auftritt,
wenn das Kontaktloch mittels der Photolithographie bemustert
wird, und wenn ein schmaler Graben zwischen den Gateelektroden
gebildet wird, kann, wie oben erwähnt wurde, entsprechend dem
zweiten Ausführungsbeispiel das Kontaktloch stabil ohne Einbe
ziehung eines elektrischen Kurzschlusses zwischen dem Kontakt
loch der Gateelektrode geöffnet werden.
Wie oben beschrieben wurde, haftet entsprechend dem zweiten
Ausführungsbeispiel eine Abscheidung an der inneren Seitenwand
des Kontaktloches durch den Effekt eines hinzügefügten Gases,
wodurch der Stoppfilm, der entlang der Schulter der Gateelek
troden liegt, geschützt wird. Als Ergebnis kann, während ein
Spielraum für einen Kurzschluß zwischen der Gateelektrode und
dem Kontaktloch sichergestellt wird, der Nitridfilm von dem
Boden des Kontaktloches entfernt werden, wodurch ein elek
trischer Kontakt hergestellt wird.
Weiterhin können, wie oben erwähnt wurde, der Zwischenschicht
isolierfilm und der Stoppfilm, der an dem Boden des Kontakt
loches vorgesehen ist, gleichzeitig weggeätzt werden, wodurch
eine Reduzierung in der Anzahl der Herstellungsschritte und der
Kosten sowie eine verbesserte Herstellungsausbeute erzielt wer
den.
Fig. 14 ist eine Querschnittsansicht zum Beschreiben eines Her
stellungsverfahrens einer Halbleitervorrichtung entsprechend
dem dritten Ausführungsbeispiel sowie der dadurch hergestellten
Halbleitervorrichtung.
Wie in Fig. 14 gezeigt ist, kann entsprechend dem dritten Aus
führungsbeispiel ein Kontaktloch 18, das auf der Gateelektrode
4 liegt, geöffnet werden, während das Kontaktloch 15 mittels
der selbstjustierenden Technik, die in dem zweiten Ausführungs
beispiel beschrieben ist, geöffnet wird.
Das Kontaktloch 18, das auf der Gateelektrode 4 liegt, kann
unter Verwenden des folgenden Phänomens geöffnet werden. Erstes
fällt die Oxid/Nitrid-Selektivität an dem Boden des Kontakt
loches während dem Ätzen des Zwischenschichtoxidfilmes 11.
Zweites weisen die für eine Elektrode zu verwendenden Materia
lien (z. B. Polysilizium oder Silizid) eine Ätzselektivität auf.
Die Gateelektrode 4 kann ein anderer Leiter sein. Weiterhin ist
der Nitridfilm 8, der auf der Gateelektrode 4 liegt, nicht auf
den Ätzstoppfilm beschränkt, der zur Zeit des Bildens der
Struktur abgeschieden wird, was in dem vorhergehenden Ausfüh
rungsbeispiel beschrieben wurde und in Fig. 10 gezeigt ist.
Wie oben erwähnt wurde, können entsprechend dem dritten Ausfüh
rungsbeispiel ein selbstjustierendes Kontaktloch und ein Kon
taktloch zu einer Gateelektrode gleichzeitig geöffnet werden.
Folglich können die Anzahl der Herstellungsschritte und die
Kosten deutlich reduziert werden.
Fig. 15 bis 17 sind Ansichten zum Beschreiben einer Halbleiter
vorrichtung entsprechend einem vierten Ausführungsbeispieles
sowie eines Herstellungsverfahrens der Halbleitervorrichtung.
Fig. 15 ist eine Querschittsansicht, die die Querschnittsstruk
tur einer Halbleitervorrichtung, die durch einen DRAM oder ähn
liches dargestellt ist, während des Herstellungsverfahrens
zeigt. Fig. 16 ist eine Draufsicht, die die ebene Struktur der
Halbleitervorrichtung zeigt, und Fig. 15 ist entlang der ge
strichelten Linie, die in Fig. 16 vorgesehen ist, genommen.
Fig. 17 ist eine Querschnittsansicht zum Beschreiben des Ätzens
der Halbleitervorrichtung.
Das Herstellungsverfahren der Vorrichtung wird nun beschrieben.
Zuerst werden Verfahren bzw. Schritte, die mit Bezug zu Fig. 2
bis 6 in dem ersten Ausführungsbeispiel beschrieben wurden, so
lange durchgeführt, bis der dielektrische Zwischenschichtfilm
11, der in Fig. 15 gezeigt ist, gebildet ist.
In dem in Fig. 15 gezeigten Zustand wird, wenn das Kontaktloch
15 (z. B. ein Bitleitungskontaktloch) durch die Öffnung des
Resistmusters 12 bemustert wird, das Kontaktloch 15 derart be
mustert, daß es sich über den Abstand zwischen den zwei
Gateelektroden 4 (Gate- oder Wortleitung) erstreckt und in der
Richtung der Bitleitungen 20 langgestreckt wird. Kurz gesagt,
wird das Kontaktloch 15 derart gebildet, daß es einen Teil der
horizontalen Abschnitte der Gateelektroden 4 enthält.
So lange das Kontaktloch 15 durch die vorhergehenden Standards
gebildet wird, erreicht das Ätzen einen horizontalen Abschnitt
19 des Nitridfilmes 8.
Obwohl es im allgemeinen unwahrscheinlich ist, daß eine Ab
scheidung an einem Schulterabschnitt des Nitridfilmes 8 anhaf
tet, neigt die Abscheidung dazu, an dem horizontalen Abschnitt
19 anzuhaften. Wie in Fig. 17 gezeigt ist, wird der Abschei
dungsfilm 17 direkt auf dem Nitridfilm 8 abgeschieden.
Wenn ein Ätzen in diesem Zustand voranschreitet, neigt eine Ab
scheidung dazu, an dem Schulterabschnitt des Nitridfilmes 8 an
zuhaften, wenn die Schulter des Nitridfilmes 8 geätzt wird, wo
durch ein Sputterätzen des Nitridfilmes 8 verhindert wird.
Folglich kann die Zuverlässigkeit eines Verdrahtungsmusters
verbessert werden.
In dem vierten Ausführungsbeispiel erstreckt sich die Öffnung
des Resistmusters, die zu einem Stufenabschnitt des Silizium
nitridfilmes 8 weist bzw. diesen erreicht, zu einer gewissen
Länge oder mehr über die obere Oberfläche des Siliziumnitrid
filmes 8.
Wie in Fig. 15 und 16 gezeigt ist, wird ein Kontaktloch 15
zwischen den beiden Gateelektroden 4 gebildet. Bevorzugt er
streckt sich das Kontaktloch 15 über den horizontalen Abschnitt
des Siliziumnitridfilmes 8 um eine Länge, die 0,1 mal die
Breite der Lücke zwischen den Gateelektroden 4 ist.
Folglich wird in einem Fall, bei dem ein quadratisches Kontakt
loch gebildet wird, die Seite des Loches in einer Richtung, in
der das Kontaktloch sich über die Gateelektroden erstreckt auf
eine Länge eingestellt, die 1,2 mal der Breite der Lücke
zwischen den beiden Gateelektroden 4 entspricht. In einem Fall,
bei dem die kürzere Seite eines rechteckigen Kontaktloches
gleich zu der Breite der Lücke zwischen den beiden Gateelektro
den 4 eingestellt wird, wird ein Verhältnis der Länge der län
geren Seite zu der Länge der kürzeren Seite auf einen Wert von
1,2 oder mehr eingestellt.
Wie vorher erwähnt wurde, wird das Kontaktloch entsprechend dem
vierten Ausführungsbeispiel in einer solchen Art geätzt, daß
der Durchmesser des Kontaktloches sich über den horizontalen
Abschnitt des Nitridfilmes erstreckt, wodurch ein Sputterätzen
des Silizumnitridfilmes und ein Kurzschließen in den Verdrah
tungsmustern verhindert wird.
Fig. 18 und 19 sind Ansichten zum Beschreiben einer Halbleiter
vorrichtung entsprechend dem fünften Ausführungsbeispiel sowie
eines Herstellungsverfahrens der Halbleitervorrichtung. Fig. 18
und 19 sind Querschnittsansichten, die die Querschnittsstruktur
einer Halbleitervorrichtung zeigen, die durch einen DRAM oder
ähnliches dargestellt ist, während des Herstellungsverfahrens.
Das Verfahrens des Bildens eines selbstjustierenden Kontakt
loches wird nun mit Bezug zu diesen Figuren beschrieben.
Zuerst wird ein selbstjustierendes Kontaktloch, wie z. B. das,
das in Fig. 18 gezeigt ist, durch die Art des Herstellungsver
fahrens, das in dem ersten Ausführungsbeispiel beschrieben
wurde und in Fig. 2 bis 6 gezeigt ist, gebildet.
Wie in Fig. 18 gezeigt ist, wird die Breite d1 des zu entfer
nenden Grabens oder der zu entfernenden Lücke zwischen den
Gateelektroden auf einen Wert von 0,2µm oder weniger einge
stellt und ein Aspektverhältnis h1/d1 wird auf einen Wert von
2,5 oder mehr durch Steuern der Grabenbreite d1 zwischen den
Gateelektroden 4 und der Höhe h1 des Nitridfilmes 8 in dem Gra
ben eingestellt. Der Schutzoxidfilm 5 kann mit einer größeren
Höhe derart abgeschieden werden, daß das Aspektverhältnis auf
einen Wert von 2,5 oder mehr eingestellt wird.
Der Zwischenschichtoxidfilm 11 wird anisotrop trockengeätzt.
Wenn das Ätzen bis zu dem Boden des Kontaktloches vorange
schritten ist, nimmt das Aspektverhältnis einen hohen Wert an.
Als Ergebnis wird das Eindringen von Radikalen in den Boden des
Kontaktloches beschränkt und nur Ionen können in dem Boden an
kommen. Als Ergebnis wird die Oxid/Nitrid-Selektivität redu
ziert und das Kontaktloch kann direkt bis zu dem Halbleiter
substrat 1 geöffnet werden, wie in Fig. 19 gezeigt ist.
Wie oben erwähnt wurde, kann entsprechend dem fünften Ausfüh
rungsbeispiel das Kontaktloch derart geöffnet werden, daß es
das Halbleitersubstrat ohne zusätzlichen Schritt zum Entfernen
des Nitridfilmes, der als ein Ätzstoppfilm dient, nach dem Öff
nen des Kontaktloches, wie in dem Fall des Bildens eines der
Anmelderin bekannten Kontaktloches, erreicht.
Da der Zwischenschichtisolierfilm und der Stoppfilm, die an dem
Boden des Kontaktloches vorgesehen sind, gleichzeitig entfernt
werden, kann die Anzahl der Herstellungsschritte und können die
Kosten reduziert werden.
Fig. 20 ist eine Ansicht zum Beschreiben einer Halbleitervor
richtung entsprechend dem sechsten Ausführungsbeispiel sowie
eines Herstellungsverfahrens der Halbleitervorrichtung. Fig. 20
ist eine Querschnittsansicht, die die Querschittsstruktur einer
Halbleitervorrichtung, die durch einen DRAM oder ähnliches dar
gestellt ist, während der Herstellungsschritte zeigt.
Wie in Fig. 20 gezeigt ist, wird in dem sechsten Ausführungs
beispiel ein SiOxNy-Film als Ätzstoppfilm 8 anstatt eines her
kömmlich verwendeten Siliziumnitridfilmes verwendet.
Der SiOxNy-Film ist analoger zu Si als ein Siliziumnitridfilm.
Wenn der SiOxNy-Film einer Wärmebehandlung ausgesetzt wird,
wird der Film analoger zu Si umgewandelt. Die Wärmebehandlung
wird durch ein Ofenausheilen bzw. Ofenerwärmen bei 800°C oder
mehr für 20 Minuten oder mehr durchgeführt.
Si wird weniger wahrscheinlich in einem Ätzgas für einen Oxid
film geätzt. Wie vorher erwähnt wurde, kann, solange der Ätz
stoppfilm analog zu Si wird, eine ausreichende Oxid/Silizium-
Ätzselektivität sichergestellt werden.
Der Wafer wird unter Verwendung eines Plasmaätzsystems hoher
Dichte, wie z. B. ECR (Elektronenzyklotronresonanz) oder ICP
(induktiv gekoppeltes Plasma), sowie durch Verwendung eines
gemischten C4F8/CH2F2/Ar/O2-Gases geätzt. Die durch das C4F8-Gas
und das CH2F2-Gas verursachte Abscheidung schützt den SiOxNy-
Film, der unterhalb des Oxidfilmes vorgesehen ist, vor dem ät
zen. Da der Stoppfilm analog zu Si ist, ist es weniger wahr
scheinlich, daß das Ätzen in dieser Gasatmosphäre voranschrei
tet.
Wie oben erwähnt wurde kann, solange der SiOxNy-Film als ein
Stoppfilm verwendet wird und einer Wärmebehandlung ausgesetzt
wird, eine ausreichende Oxid/Stoppfilm-Selektivität sicher
gestellt werden.
Wie oben erwähnt wurde, kann entsprechend dem sechsten Ausfüh
rungsbeispiel ein Film mit einer höheren Selektivität als der
Stoppfilm verwendet werden. Folglich kann ein selbstjustieren
des Kontaktloch mittels einer selbstjustierenden Technik ohne
Einbeziehen eines Kurzschlusses geöffnet werden.
Fig. 21 bis 27 sind Ansichten zum Beschreiben einer Halbleiter
vorrichtung entsprechend dem siebten Ausführungsbeispiel sowie
eines Herstellungsverfahrens der Halbleitervorrichtung.
Das siebte Ausführungsbeispiel ist auf ein Herstellen eines
selbstjustierenden Kontaktloches, das in dem ersten Ausfüh
rungsbeispiel beschrieben wird, wie in Fig. 1 gezeigt ist,
unter einem Verfahren, das sich von denen der vorhergehenden
Ausführungsbeispiele unterscheidet, gerichtet.
Ein Herstellungsverfahren eines selbstjustierenden Kontakt
loches entsprechend dem siebten Ausführungsbeispiel wird nun
mit Bezug zu den Figuren beschrieben.
Zuerst wird der Wafer einem Herstellungsverfahren, das in dem
ersten Ausführungsbeispiel mit Bezug zu Fig. 2 bis 5 beschrie
ben wird, ausgesetzt.
Wie in Fig. 21 gezeigt ist, wird das Resistmuster 12, das zum
Bilden eines vorbestimmten Kontaktloches verwendet wird, auf
dem Zwischenschichtoxidfilm 11 gebildet. Zum Bilden eines Kon
taktloches mittels der selbstjustierenden Technik wird der Öff
nungsdurchmesser d2 des Resistmusters 11 derart gebildet, daß
er größer wird als ein Kontaktlochdurchmesser. Fig. 21 zeigt
eine Fehlausrichtung x1 zwischen dem Resistmuster 12 und der
Gateelektrode 4, die unterhalb des Resistmusters vorgesehen
ist. In einigen Fällen kann ein organischer Reflektionsverhin
derungsfilm unterhalb des Resistmusters abgeschieden sein. Es
wird nun das Resistmuster beschrieben, das keinen unteren
Reflektionsverhinderungsfilm enthält.
Wie in Fig. 22 gezeigt ist, wird der Zwischenschichtoxidfilm 11
mit einer hohen Nitrid/Oxid-Ätzselektivität (Verhältnis) (eine
Selektivität von größer als 25) solange geätzt, bis der Nitrid
film 8 freigelegt wird, während das Resistmuster 12 als Maske
verwendet wird.
Ein Beispiel der Ätzbedingungen ist wie folgt:
Gas: C3F6 = 16 Standardkubikzentimeter pro Minute, Ar = 150 Standardkubikzentimeter pro Minute, CH2F2 = 10 Standard kubikzentimeter pro Minute,
Druck: 1Pa, Quellenleistung = 1200W, Vorspannungsleistung = 1400W.
Gas: C3F6 = 16 Standardkubikzentimeter pro Minute, Ar = 150 Standardkubikzentimeter pro Minute, CH2F2 = 10 Standard kubikzentimeter pro Minute,
Druck: 1Pa, Quellenleistung = 1200W, Vorspannungsleistung = 1400W.
In diesem Ausführungsbeispiel wurde das kommerziell erhältliche
dielektrische Ätzsystem Centura© HDP (durch Applied Materials
Co., Ltd. hergestellt) verwendet.
Wenn der Zwischenschichtoxidfilm 11 unter den vorhergehenden
Bedingungen geätzt wird, wird eine Nitrid/Oxid-Ätzselektivität
(Verhältnis) von größer als 25 sichergestellt. Dadurch wird der
gesamte Nitridfilm 8, der die Gateelektroden 4 bedeckt und in
dem Kontaktloch erscheint, nicht entfernt.
In dem siebten Ausführungsbeispiel ist es wichtig, daß ein
C3F6-Gas anstatt eines C4F8-Gases, wie in der japanischen
Patentanmeldung JP7-161702 A beschrieben ist, verwendet wird.
Fig. 25 ist ein Diagramm, das ein Abfallverhältnis der Ätzrate
der Ätzgase entsprechend der Änderung der Flußrate der Ätzgase
zeigt. Obwohl das C4F8-Gas und das C2F6-Gas ein identisches
C/F-Verhältnis aufweisen, zeigen, wie in Fig. 25 gezeigt ist,
ihre Ätzraten unterschiedliche Abfallverhältnisse von einem
Kontaktloch mit einem Durchmesser von 1,0µm zu einem
Kontaktloch mit einem Durchmesser von 0,3µm. Kurz gesagt, zeigt
das C3F6-Gas eine kleinere Reduzierung in der Ätzrate. Diese
Eigenschaft ist wichtig, da sie die Herstellungsausbeute eines
Halbleiterelementes oder die Menge des benötigten Überätzens
beeinflußt.
Fig. 26 ist ein Diagramm, das ein Verhältnis der Ätzrate der
Ätzgase entsprechend der Änderung der Flußrate der Ätzrate
zeigt. Wie in Fig. 26 gezeigt ist, zeigen das C4F8-Gas und das
C3F6-Gas im wesentlichen das gleiche Selektivitätsverhältnis
für ein Photoresist. Aufgrund des Unterschiedes in der absolu
ten Menge von C, das in dem C4F8-Gas und in dem C3F6-Gas ent
halten ist, zeigt das C3F6-Gas eine etwas geringere Selektivi
tät. Ein solcher Unterschied in der Selektivität wirft jedoch
keine Schwierigkeit beim Herstellen einer Halbleitervorrichtung
auf. Folglich kann, wie in Fig. 27 gezeigt ist; ein Abfallver
hältnis der Ätzrate innerhalb 10% gehalten werden, wenn eine
Selektivität von größer als 25 an einem abgeschrägten Abschnitt
des Nitridfilmes gehalten wird.
Als nächstes wird, wie in Fig. 23 gezeigt ist, das Resistmuster
durch ein Resistentfernungsgerät entfernt. Weiterhin werden der
Nitridfilm 8 und der Dünnfilmoxidfilm 7 solange geätzt, bis der
Boden des Kontaktloches unter Trockenätzbedingungen, in denen
die Nitrid/Oxid-Ätzselektivität (Verhältnis) niedrig wird (es
wird ein Wert von z. B. 0,2 angenommen) durch Verwendung des
Gases, wie z. B. CH2F2, wie in dem japanischen Patent JP6-12765
beschrieben ist, freigelegt wird.
Danach werden die Bitleitungselektroden 20 gebildet, wie in
Fig. 24 gezeigt ist.
Wie oben erwähnt wurde, kann entsprechend dem siebten Ausfüh
rungsbeispiel eine Zwischenschichtfilm/Stoppfilm-Ätzselektivi
tät mittels des hinzugefügten Gases verbessert werden.
Als Ergebnis kann in einem Fall, bei dem eine selbstjustierende
Technik verwendet wird, ein kleines Kontaktloch mit überragen
der Abmessungsstabilität gebildet werden, ohne elektrische
Eigenschaften zu opfern. Es wird eine Verbesserung im Grad der
Integration der Halbleitervorrichtung sowie eine Verbesserung
in der Herstellungsausbeute und der Zuverlässigkeit einer Halb
leitervorrichtung erreicht, ohne einen Kurzschluß zwischen
Gateelektroden einzubeziehen.
Fig. 21 bis 27 sind Ansichten zum Beschreiben einer Halbleiter
vorrichtung entsprechend dem achten Ausführungsbeispiel und
eines Herstellungsverfahrens der Halbleitervorrichtung, wie in
dem Fall des siebten Ausführungsbeispieles.
Das achte Ausführungsbeispiel ist auf ein Herstellen des
selbstjustierenden Kontaktloches, das in dem ersten Ausfüh
rungsbeispiel mit Bezug zu Fig. 1 beschrieben wurde, unter
einem unterschiedlichen Verfahren von denen der vorhergehenden
Ausführungsbeispiele gerichtet.
Ein Verfahren des Bildens eines selbstjustierenden Kontakt
loches entsprechend dem achten Ausführungsbeispiel wird nun mit
Bezug zu den Figuren beschrieben.
Zuerst wird ein Wafer den in dem ersten Ausführungsbeispiel mit
Bezug zu Fig. 2 bis 5 beschriebenen Schritten ausgesetzt. Da
nach wird der Wafer dem Verfahren ausgesetzt, das in dem sieb
ten Ausführungsbeispiel mit Bezug zu Fig. 21 beschrieben wird.
Dann wird, wie in Fig. 22 gezeigt ist, der Zwischenschichtoxid
film 11 mit einer hohen Nitrid/Oxid-Ätzselektivität
(Verhältnis) (eine Selektivität von größer als 25) solange
trockengeätzt, bis der Nitridfilm 8 freigelegt wird, während
das Resistmuster 12 als Maske verwendet wird.
Ein Beispiel der Ätzbedingungen ist wie folgt:
Gas: C3COFHCF3 = 18 Standardkubikzentimeter pro Minute,
Ar = 150 Standardkubikzentimeter pro Minute,
CH2F2 = 10 Standardkubikzentimeter pro Minute,
Druck: 1Pa, Quellenleistung = 1200W,
Vorspannungsleistung = 1400W.
Gas: C3COFHCF3 = 18 Standardkubikzentimeter pro Minute,
Ar = 150 Standardkubikzentimeter pro Minute,
CH2F2 = 10 Standardkubikzentimeter pro Minute,
Druck: 1Pa, Quellenleistung = 1200W,
Vorspannungsleistung = 1400W.
Da das CF3COFHCF3-Gas Sauerstoffatome enthält, verhindert das
Gas, das eine Abscheidung an der Innenseite des Kontaktloches
in übermäßigen Maß anhaftet. Folglich zeigt verglichen mit
einem C4F8-Gas das CF3COFHCF3-Gas eine kleinere Abnahme des
Ätzverhältnisses zwischen einem Kontakt mit einem Durchmesser
von 0,3µm und einem Kontaktloch mit einem Durchmesser von
1,0µm.
Die Eigenschaft ist wichtig, da es die Herstellungsausbeute der
Halbleitervorrichtung oder die benötigte Menge des Überätzens
beeinflußt. Folglich kann die Oxid/Nitrid-Ätzselektivität an
dem abgeschrägten Abschnitt des Nitridfilmes ohne Reduzieren
des Verhältnisses der Ätzrate erhöht werden. Daher kann ein
Kontaktloch ohne Reduzieren der Dicke eines Isolierfilmes, der
eine Gateelektrode umgibt, gebildet werden.
Wie oben erwähnt wurde, wird entsprechend dem achten Ausfüh
rungsbeispiel der Wafer einem Plasmaätzen unter Verwendung
eines gemischten Gases, das durch Hinzufügen eines CF3COFHCF3-
Gases zu einem Edelgas, wie z. B. Ar-Gas, gebildet ist, ausge
setzt und ein Selektivitätsverhältnis zwischen einem Zwischen
schichtfilm und einem Stoppfilm kann verbessert werden.
Als Ergebnis kann in einem Fall, bei dem eine selbstjustierende
Technik verwendet wird, ein kleines Kontaktloch mit einer über
ragenden Abmessungsstabilität gebildet werden, ohne bei den
elektrischen Eigenschaften Kompromisse einzugehen. Es wird eine
Verbesserung im Integrationsgrad einer Halbleitervorrichtung
sowie bei der Herstellungsausbeute und der Zuverlässigkeit
einer Halbleitervorrichtung erreicht, ohne einen Kurzschluß der
Gateelektroden einzubeziehen.
Fig. 28 bis 32 sind Ansichten zum Beschreiben einer Halbleiter
vorrichtung entsprechend dem neunten Ausführungsbeispiel und
eines Herstellungsverfahrens der Halbleitervorrichtung, wie in
den Fall des siebten Ausführungsbeispieles.
Fig. 28 zeigt eine Querschnittsstruktur einer Halbleitervor
richtung, die durch einen DRAM dargestellt ist, während des
Herstellungsverfahrens. Die in Fig. 28 gezeigte Halbleitervor
richtung ist im wesentlichen identisch in der Struktur mit der,
die in Fig. 1 gezeigt ist. Gleiche Bezugszeichen bezeichnen
ähnliche Elemente und eine wiederholende Erklärung davon wird
ausgelassen. In Fig. 28 bezeichnet das Bezugszeichen 14 einen
Reflektionsverhinderungsfilm, der aus einem organischen Mate
rial auf dem Oxidfilm 11 gebildet ist, und 12 bezeichnet einen
Photoresist, der auf dem Reflektionsverhinderungsfilm 14 gebil
det ist, und der in einer vorbestimmten Position bemustert ist.
Eine Reihe von aufeinanderfolgenden bzw. unterbrochenen
Schritten zum Herstellen der Halbleitervorrichtung mit der vor
hergehenden Konstruktion wird nun beschrieben. Zuerst wird der
Wafer dem Herstellungsverfahren, das in dem ersten Ausfüh
rungsbeispiel mit Bezug zu Fig. 2 bis 5 beschrieben wird, aus
gesetzt.
Wie in Fig. 29 gezeigt ist, wird der organische Reflektionsver
hinderungsfilm 14 auf dem Zwischenschichtoxidfilm 11 in einem
Verfahren nach dem in Fig. 5 gezeigten Verfahren gebildet. Das
zum Bilden eines vorbestimmten Kontaktloches zu verwendende
Resistmuster 12 wird auf dem Zwischenschichtoxidfilm 11 gebil
det. Zum Bilden eines Kontaktloches mittels der selbstjustie
renden Technik wird das Resistmuster derart gebildet, daß es
eine Lochabmessung d2 aufweist, die größer ist als ein Kon
taktabschnitt mit einem Durchmesser dl. Fig. 29 zeigt eine
Fehlausrichtung x1 zwischen dem Resistmuster 12 und der
Gateelektrode 4, die unterhalb des Resistmusters 12 vorgesehen
ist.
Wie in Fig. 30 gezeigt ist, werden der organische Reflektions
verhinderungsfilm 14 und der Zwischenschichtoxidfilm 11 in
einer kontinuierlichen Art mittels einem Trockenätzen innerhalb
der gleichen Prozeßkammer entfernt. Aufgrund der aufeinander
folgenden Bearbeitung in dem gleichen System können die Anzahl
der Schritte und die Herstellungskosten reduziert werden.
Da sich das Material des Stoppfilmes 8 von dem des organischen
Reflektionsverhinderungsfilmes 14 und von dem des Zwischen
schichtoxidfilmes 11 unterscheidet, wird der Film 8 unter ge
eigneten Bedingungen weggeätzt. Genauer ist ein Schritt des Ät
zens des Stoppfilmes 8 von einem Schritt des Ätzens des Reflek
tionsverhinderungsfilmes 14 und des Zwischenschichtoxidfilmes
11 getrennt.
In dem Schritt des Ätzens des Reflektionsverhinderungsfilmes 14
wird ein organisches Material geätzt. Daher wird der organische
Reflektionsverhinderungsfilm 14 normalerweise mit einer höheren
Rate unter Verwendung eines Sauerstoff enthaltenden Gases, wie
z. B. das, das in der japanischen Patentanmeldung JP9-120963 be
schrieben ist, geätzt.
Wenn zu dieser Zeit die Ätzbedingungen so eingestellt sind, daß
die Ätzrate des organischen Reflektionsverhinderungsfilmes 14
einen Wert von 150nm/Min. oder mehr annimmt oder daß ein Selek
tivitätsverhältnis zwischen dem organischen Reflektionsverhin
derungsfilm und dem Resist einen Wert von größer als 1 annimmt,
d. h. eine Selektivität des organischen Reflektionsverhinde
rungsfilms und des Resists größer 1, dann blättert der Abschei
dungsfilm, der an der internen Wand einer Prozeßkammer
(Reaktor) anhaftet, ab und haftet an der Halbleitervorrichtung
an, wodurch die Herstellungsausbeute verschlechtert wird.
Fig. 33 zeigt ein Beispiel eines solchen Ätzens. Fig. 33 zeigt
ein Beziehung zwischen der Ätzrate des organischen Reflektions
verhinderungsfilmes und der Menge der Abscheidungen, die an
einem Halbleitersubstrat anhaften. Die Figur zeigt, daß das Ab
blättern des Abscheidungsfilmes von der internen Wand des Reak
tors durch Reduzieren der Ätzrate verhindert werden kann, wo
durch eine Bearbeitung des Halbleitersubstrat ohne Beteiligung
der Anhaftung von Fremdsubstanzen ermöglicht wird.
Folglich kann das Abblättern des Abscheidungsfilmes von der
internen Wand des Reaktors durch Einstellen der Ätzbedingungen,
unter denen die Ätzrate des organischen Reflektionsverhinde
rungsfilmes 14 einen Wert von weniger als 150nm/Min., bevorzugt
einen Wert in einem Bereich von 50nm/Min. bis weniger als
150nm/Min. annimmt, oder Bedingungen, unter denen eine Ätzse
lektivität zwischen dem organischen Reflektionsverhinderungs
film und dem Resist einen Wert von weniger als 1 annimmt, d. h.
eine Ätzrate des organischen Reflektionsverhinderungsfilmes/eine
Ätzrate des Resists <1, bevorzugt einen Wert, der in dem
Bereich von 0,3 bis weniger als 1 liegt, verhindert werden.
In dem vorliegenden Ausführungsbeispiel wird zum Erreichen der
vorhergehenden Bedingungen die Ätzrate durch Hinzufügen eines
Gases des Abscheidungstypes, wie z. B. ein CF4- oder C4F8-Gas,
zu einem Sauerstoffgas reduziert. In einem Fall, bei dem ein
ICP-Ätzsystem verwendet wird, beträgt eine beispielhafte Menge
des hinzuzufügenden CF4-Gases 5 bis 40 Standardkubikzentimeter
pro Minute und besteht eine beispielhafte Menge des hinzuzufü
genden C4F8-Gases 5 bis 10 Standardkubikzentimeter pro Minute.
Ein solches Phänomen wird zur Zeit der Bildung eines selbst
justierenden Kontaktloches erkennbar. Der Grund dafür liegt
darin, daß ein Abscheidungsfilm dazu neigt, auf der internen
Wand des Reaktors abgeschieden zu werden, wie in Fig. 32 ge
zeigt ist, da der Zwischenschichtoxidfilm mit einer hohen
Oxid/Si3N4-Ätzselektivität geätzt wird, die wiederum große Ab
scheidungen erzeugt, wie in den japanischen Patentanmeldungen
JP 7-161702 oder JP 9-50986 beschrieben ist.
Danach wird das Resistmuster 12 mittels einem Resistentfer
nungsgerät entfernt. Zu dieser Zeit kann der organische Reflek
tionsverhinderungsfilm ebenfalls gleichzeitig entfernt werden.
Da ein Schritt nach diesem Schritt identisch mit dem ist, der
in den vorhergehenden Ausführungsbeispielen beschrieben wurde,
wird seine Beschreibung ausgelassen.
Wie oben erwähnt wurde, wird entsprechend dem vorliegenden Aus
führungsbeispiel durch Reduzieren einer Rate, mit der ein orga
nischer Reflektionsverhinderungsfilm geätzt wird, verhindert,
daß ein Abscheidungsfilm an der internen Wand einer Prozeß
kammer anhaftet. Genauer kann ein kleines Kontaktloch mit einer
ausgezeichneten Abmessungsstabilität mittels der selbstjustie
renden Technik gebildet werden, ohne Kompromisse bei den elek
trischen Eigenschaften, solange die Ätzbedingungen so einge
stellt sind, daß die Ätzrate des organischen Reflektionsverhin
derungsfilmes einen Wert von weniger als 150nm/Min. annimmt,
oder Bedingungen so eingestellt sind, daß eine Ätzselektivität
zwischen dem organischen Reflektionsverhinderungsfilm und dem
Resist einen Wert von weniger als 1 annimmt. Weiterhin können
Fehl- bzw. Störstellen in einem Halbleitersubstrat, die durch
Fremdsubstanzen verursacht sind, reduziert werden, wodurch eine
Verbesserung im Integrationsgrad einer Halbleitervorrichtung
resultiert. Weiterhin werden die Herstellungsausbeute und die
Zuverlässigkeit einer Halbleitervorrichtung verbessert, ohne
Beteiligung eines Kurzschlusses der Gateelektrode.
Das vorliegende Ausführungsbeispiel kann wie folgt zusammenge
faßt werden. In dem vorliegenden Ausführungsbeispiel enthält
eine Halbleitervorrichtung einen auf einem unterliegenden Film
auf einem Halbleitersubstrat gebildeten Siliziumoxidfilm, einen
auf dem Siliziumoxifilm gebildeten organischen Reflektionsver
hinderungsfilm und eine auf dem organischen Reflektionsverhin
derungsfilm gebildete Resistmaske, wobei die Resistmaske eine
Öffnung an einer vorbestimmten Position aufweist. Bei dem Her
stellungsverfahren der Halbleitervorrichtung wird der organi
sche Reflektionsverhinderungsfilm durch die Öffnung der Resist
maske mit einer Ätzrate von weniger als 150nm/Min. geätzt.
Alternativ wird in dem Herstellungsverfahren der Halbleitervor
richtung der organische Reflektionsverhinderungsfilm durch die
Öffnung der Resistmaske unter der Bedingung geätzt, daß ein
Ätzselektivitätsverhältnis des organischen Reflektionsverhinde
rungsfilmes zu der Resistmaske weniger als 1 ist.
In einem anderen Aspekt wird bei dem Verfahren der organischen
Reflektionsverhinderungsfilm mittels eines Plasmaätzens unter
Verwendung eines CF4- oder C4F8-Gases, das zu einem Sauerstoff
enthaltenden Gas hinzugefügt ist, geätzt.
Bei dem Herstellungsverfahren einer Halbleitervorrichtung ent
sprechend dem vorliegenden Ausführungsbeispiel wird eine orga
nische Reflektionsverhinderungsschicht, die unterhalb eines
Resistmusters vorgesehen ist, mit einer geringeren Rate geätzt,
wodurch ein Abblättern eines Abscheidungsfilmes von der inter
nen Wand einer Bearbeitungskammer verhindert wird. Als Ergebnis
kann ein Fehler in einem Halbleitersubstrat, der durch Fremd
substanzen verursacht ist, reduziert werden, wodurch eine Ver
besserung der Herstellungsausbeute und der Zuverlässigkeit
einer Halbleitervorrichtung ermöglicht wird.
Eine Halbleitervorrichtung und ein Herstellungsverfahren der
Halbleitervorrichtung entsprechend dem zehnten Ausführungsbei
spiel wird nun mit Bezug zu Fig. 4, 5 und 28 beschrieben.
Wie in Fig. 4 gezeigt ist, wird in einem Fall, bei dem ein
selbstjustierender Kontakt verwendet wird, wenn eine Halb
leitervorrichtung gebildet wird, der Siliziumnitridfilm 8 nach
der Bildung der leitenden Gateschicht abgeschieden.
Die Dicke des Siliziumnitridfilmes 8 wird mittels eines Nitrid
film-Selektivitätsverhältnisses, das in einem nachfolgenden
Schritt, d. h. zu der Zeit des Ätzens eines Kontaktloches, ver
wendet wird, eingestellt. Die Dicke wird auf ungefähr 10,0-50,0nm
(100 bis 500Å) eingestellt.
Der Zwischenschichtoxidfilm 11 wird auf dem Siliziumnitridfilm
8 abgeschieden. Danach wird, wie in Fig. 5 gezeigt ist, der
Oxidfilm 11 geglättet.
Danach wird, wie in Fig. 28 gezeigt ist, zum Bilden eines klei
nen Loches mit hoher Präzision der organische Reflektionsver
hinderungsfilm 14 zur Zeit des Bemusterns des Resists 11 ver
wendet.
Wenn das Kontaktloch in dem Halbleitersubstrat 1 gebildet wird,
muß der Oxidfilm 11 bezüglich dem Nitridfilm 8 selektiv geätzt
werden, nachdem der organische Reflektionsverhinderungsfilm 14
bearbeitet wurde.
Zu dieser Zeit wird der organische Film in einem Sauerstoff
enthaltenden Gas unter Verwendung eines Plasmas hoher Dichte,
wie z. B. TCP oder ECR, das eine kleine bzw. kurze Bearbeitung
ermöglicht, geätzt. Danach wird die Bearbeitung zu einem
Schritt des Ätzens des Oxidfilmes 11 unter Verwendung eines
Gases mit niedrigem C/F-Verhältnis, wie z. B. ein C4F8-Gas, um
geschaltet.
Wie vorher erwähnt wurde, enthält das Ätzverfahren zwei
Schritte. Den einen Schritt, bei dem eine Abscheidung in klei
nen Mengen mit einem niedrigen Selektivitätsverhältnis (d. h.
ein Schritt des Ätzens eines organischen Filmes) gebildet wird,
und den anderen Schritt; bei dem ein Abscheiden in großen Men
gen mit einem hohen Selektivitätsverhältnis (d. h. ein Schritt
des Ätzens eines Oxidfilmes) gebildet wird. In einer Vorrich
tung, die ein Plasma hoher Dichte erzeugt, wird ein Wafer auf
einer Scheiben- bzw. Schichtbasis bearbeitet. Folglich werden
der zweite Wafer und nachfolgende Wafer durch Zyklen mit hohen
und niedrigen Abscheidungsschritten bearbeitet. Als Ergebnis
haftet eine Abscheidung an der Wand der Bearbeitungskammer und
die so anhaftende Abscheidung blättert ab, wodurch Staub in der
Kammer erzeugt wird.
Als eine Maßnahme zum Verhindern von Staub wird jedesmal, wenn
ein Wafer geätzt wird, die Bearbeitungskammer gereinigt. Der
Wafer wird unter einer sauerstoffreichen Gasatmosphäre für eine
Zeitdauer, während der die Menge der Fremdsubstanzen stabil
wird, während die Vorspannungsleistung unter Berücksichtigung
einer Reduzierung der Dicke eines Schulterabschnittes des
Nitridfilmes, der entlang einer Gateelektrode vorgesehen ist,
eingestellt ist, gereinigt.
Wie oben erwähnt wurde, wird entsprechend dem zehnten Ausfüh
rungsbeispiel verhindert, daß Staub in der Prozeßkammer auf
tritt, wodurch eine Reduzierung der Menge von Fremdsubstanzen,
die an einer Vorrichtung anhaften, ermöglicht wird. Folglich
werden Musterfehler, die durch Staub verursacht sind, verhin
dert, und der Systemdurchsatz und die elektrischen Eigenschaf
ten einer Halbleitervorrichtung können verbessert werden.
Das vorliegende Ausführungsbeispiel kann wie folgt zusammenge
faßt werden. In dem vorliegenden Ausführungsbeispiel enthält
eine Halbleitervorrichtung einen Siliziumoxidfilm, der auf
einem Unterliegenden Film auf einem Halbleitersubstrat gebildet
ist, einen organischen Reflekionsverhinderungsfilm, der auf
dem Siliziumoxidfilm gebildet ist, und eine auf dem organischen
Reflektionsverhinderungsfilm gebildete Resistmaske, wobei die
Resistmaske eine Öffnung an einer vorbestimmten Position davon
aufweist. Bei dem Herstellungsverfahren einer Halbleitervor
richtung wird das Halbleitersubstrat durch ein Plasmaätzen des
organischen Reflektionsverhinderungsfilmes und durch Plasma
ätzen des Siliziumoxidfilmes durch die Öffnung innerhalb einer
Bearbeitungskamme bearbeitet. Weiterhin wird die Bearbeitungs
kammer einer Reinigungsentladung nach Fertigstellen der Bear
beitung des Halbleitersubstrates ausgesetzt, wodurch organische
Abscheidungen, die an der Bearbeitungskammer anhaften, entfernt
werden.
Bei dem Herstellungsverfahren einer Halbleitervorrichtung ent
sprechend dem vorliegenden Ausführungsbeispiel wird eine Bear
beitungskammer einer Reinigungsentladung ausgesetzt, nachdem
die Bearbeitung eines Halbleitersubstrates beendet ist und vor
einer Bearbeitung eines anderen Halbleitersubstrates, wodurch
organische Abscheidungen, die an der Bearbeitungskammer anhaf
ten, entfernt werden. Als Ergebnis können Staub- und Muster
fehler, die durch Staub verursacht sind, verhindert werden, wo
durch eine Verbesserung der Herstellungsausbeute und der Zuver
lässigkeit einer Halbleitervorrichtung ermöglicht werden.
Claims (15)
1. Herstellungsverfahren einer Halbleitervorrichtung mit den
Schritten:
Bilden einer Resistmaske (12) auf einem Siliziumoxidfilm (11), der auf einem Siliziumnitridfilm (8) mit einem Stufenabschnitt auf einem Halbleitersubstrat (1) liegt, in einer solchen Art, daß sie eine Öffnung (15) oberhalb des Stufenabschnittes auf weist, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung (15) der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung eines Bearbeitungsgases, das eine Mischung aus einem Edelgas und einem CF-basierten Gas enthält, wodurch die Schulter des Stufenabschnittes des Siliziumnitridfilmes (8) abgeschrägt wird (Fig. 1-9).
Bilden einer Resistmaske (12) auf einem Siliziumoxidfilm (11), der auf einem Siliziumnitridfilm (8) mit einem Stufenabschnitt auf einem Halbleitersubstrat (1) liegt, in einer solchen Art, daß sie eine Öffnung (15) oberhalb des Stufenabschnittes auf weist, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung (15) der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung eines Bearbeitungsgases, das eine Mischung aus einem Edelgas und einem CF-basierten Gas enthält, wodurch die Schulter des Stufenabschnittes des Siliziumnitridfilmes (8) abgeschrägt wird (Fig. 1-9).
2. Verfahren nach Anspruch 1, bei dem
ein Mischungsverhältnis des Edelgases und des CF-basierten
Gases derart eingestellt wird, daß die Position, an der der
Stufenabschnitt des Siliziumnitridfilmes (8) abgeschrägt wird,
gesteuert wird (Fig. 1-9).
3. Herstellungsverfahren einer Halbleitervorrichtung mit dem
Schritt
des anisotropen Ätzens eines Siliziumnitridfilmes (8) durch
eine in einem Siliziumoxidfilm (11) gebildete Öffnung mittels
einem Plasmaätzen unter Verwendung eines gemischten Gases, das
Cl2 und HBr enthält, wobei der Siliziumoxidfilm (11) auf dem
Siliziumnitridfilm (8) auf einem Halbleitersubstrat (1) gebil
det ist (Fig. 1-9).
4. Herstellungsverfahren einer Halbleitervorrichtung mit den
Schritten:
Bilden einer Resistmaske (12) auf einem Siliziumoxidfilm (11), der auf einem Siliziumnitridfilm (8) mit einem Stufenabschnitt auf einem Halbleitersubstrat (1) liegt, in einer solchen Art, daß sie eine Öffnung oberhalb des Stufenabschnittes aufweist, und
Ätzen des Siliziumoxidfilmes (11) und des Siliziumnitridfilmes (8) durch die Öffnung der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung einer Gasmischung, die durch Hin zufügen eines CH2F2-Gases zu einem gemischten Gas, das ein Edelgas und ein C4F8-Gas enthält, gebildet wird (Fig. 10-13).
Bilden einer Resistmaske (12) auf einem Siliziumoxidfilm (11), der auf einem Siliziumnitridfilm (8) mit einem Stufenabschnitt auf einem Halbleitersubstrat (1) liegt, in einer solchen Art, daß sie eine Öffnung oberhalb des Stufenabschnittes aufweist, und
Ätzen des Siliziumoxidfilmes (11) und des Siliziumnitridfilmes (8) durch die Öffnung der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung einer Gasmischung, die durch Hin zufügen eines CH2F2-Gases zu einem gemischten Gas, das ein Edelgas und ein C4F8-Gas enthält, gebildet wird (Fig. 10-13).
5. Verfahren nach Anspruch 4, bei dem
ein Mischungsverhältnis des Edelgases und des CH2F2-Gases ent
sprechend der Höhe des Stufenabschnittes des Siliziumnitridfil
mes (8) eingestellt wird.
6. Herstellungsverfahren einer Halbleitervorrichtung, die
einen auf einem Halbleitersubstrat (1) gebildeten leitenden
Siliziumfilm (4), einen auf dem leitenden Siliziumfilm (4) ge
bildeten ersten Siliziumoxidfilm (5, 7), einen auf dem ersten
Siliziumoxidfilm (5, 7) gebildeten Siliziumnitridfilm (8) und
einen auf dem Siliziumnitridfilm (8) gebildeten zweiten Sili
ziumoxidfilm (11) enthält, wobei das Verfahren die Schritte
aufweist:
Bilden einer Resistmaske (12) auf dem zweiten Siliziumoxidfilm (11) derart, daß sie eine Öffnung (18) oberhalb des leitenden Siliziumfilmes (4) aufweist,
Ätzen des zweiten Siliziumoxidfilmes (11), des Siliziumnitrid filmes (8) und des ersten Siliziumoxidfilmes (5, 7) durch die Öffnung (8) der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung eines zu einem gemischten Gas, das ein Edelgas und ein C4F8-Gas enthält, hinzugefügten CH2F2-Gases, wodurch ein Loch gebildet wird, das den leitenden Siliziumfilm (4) er reicht (Fig. 14).
Bilden einer Resistmaske (12) auf dem zweiten Siliziumoxidfilm (11) derart, daß sie eine Öffnung (18) oberhalb des leitenden Siliziumfilmes (4) aufweist,
Ätzen des zweiten Siliziumoxidfilmes (11), des Siliziumnitrid filmes (8) und des ersten Siliziumoxidfilmes (5, 7) durch die Öffnung (8) der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung eines zu einem gemischten Gas, das ein Edelgas und ein C4F8-Gas enthält, hinzugefügten CH2F2-Gases, wodurch ein Loch gebildet wird, das den leitenden Siliziumfilm (4) er reicht (Fig. 14).
7. Herstellungsverfahren einer Halbleitervorrichtung, die
einen auf einem unterliegenden Film auf einem Halbleiter
substrat (1) gebildeten Siliziumnitridfilm (8), wobei der Sili
ziumnitridfilm (8) einen Stufenabschnitt zum Bilden eines Gra
bens mit einer vorbestimmten Breite und Höhe aufweist, und
einen Siliziumoxidfilm (11), der auf dem Siliziumnitridfilm (8)
gebildet ist, enthält,
wobei das Verfahren die Schritte aufweist:
Bilden einer Resistmaske (12) auf dem Siliziumoxidfilm (11) derart, daß sie eine Öffnung oberhalb des Stufenabschnittes des Siliziumnitridfilmes (8) aufweist, wobei die Öffnung derart ge bildet wird, daß sie sich auf die obere Oberfläche des Stufen abschnittes des Siliziumnitridfilmes (8) um zumindest 0,1 mal der Breite des Grabens erstreckt, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung (15) (Fig. 15-17).
Bilden einer Resistmaske (12) auf dem Siliziumoxidfilm (11) derart, daß sie eine Öffnung oberhalb des Stufenabschnittes des Siliziumnitridfilmes (8) aufweist, wobei die Öffnung derart ge bildet wird, daß sie sich auf die obere Oberfläche des Stufen abschnittes des Siliziumnitridfilmes (8) um zumindest 0,1 mal der Breite des Grabens erstreckt, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung (15) (Fig. 15-17).
8. Herstellungsverfahren einer Halbleitervorrichtung mit den
Schritten:
Bilden eines Ätzstoppfilmes (8) auf einer unterliegenden Schicht auf einem Halbleitersubstrat (1), wobei der Ätzstopp film (8) derart gebildet wird, daß er einen Graben mit einer Breite von weniger als 0,2µm und einer Höhe von nicht weniger als 2,5 mal der Breite aufweist,
Bilden eines Siliziumoxidfilmes (11) auf dem Ätzstoppfilm (8), Bilden einer Resistmaske (12) auf dem Siliziumoxidfilm (11) derart, daß sie eine Öffnung (15) oberhalb des Grabens des Ätz stoppfilmes (8) aufweist, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung derart, daß der Graben des Siliziumnitridfilmes (8) erreicht wird (Fig. 18-19.)
Bilden eines Ätzstoppfilmes (8) auf einer unterliegenden Schicht auf einem Halbleitersubstrat (1), wobei der Ätzstopp film (8) derart gebildet wird, daß er einen Graben mit einer Breite von weniger als 0,2µm und einer Höhe von nicht weniger als 2,5 mal der Breite aufweist,
Bilden eines Siliziumoxidfilmes (11) auf dem Ätzstoppfilm (8), Bilden einer Resistmaske (12) auf dem Siliziumoxidfilm (11) derart, daß sie eine Öffnung (15) oberhalb des Grabens des Ätz stoppfilmes (8) aufweist, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung derart, daß der Graben des Siliziumnitridfilmes (8) erreicht wird (Fig. 18-19.)
9. Herstellungsverfahren einer Halbleitervorrichtung mit den
Schritten:
Bilden eines SiOxNy-Filmes (8) mit einem Stufenabschitt auf einem unterliegenden Film auf einem Halbleitersubstrat (1), Aussetzen des SiOxNy-Filmes einer Wärmebehandlung, Bilden eines Siliziumoxidfilmes (11) auf dem SiOxNy-Film, Bilden einer Resistmaske (12) auf dem Siliziumoxidfilm (11) derart, daß sie eine Öffnung (15) oberhalb des Stufenabschnit tes des SiOxNy-Filmes aufweist, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung der Resistmaske (12), wodurch ein Loch derart gebildet wird, daß es den SiOxNy-Film erreicht (Fig. 20).
Bilden eines SiOxNy-Filmes (8) mit einem Stufenabschitt auf einem unterliegenden Film auf einem Halbleitersubstrat (1), Aussetzen des SiOxNy-Filmes einer Wärmebehandlung, Bilden eines Siliziumoxidfilmes (11) auf dem SiOxNy-Film, Bilden einer Resistmaske (12) auf dem Siliziumoxidfilm (11) derart, daß sie eine Öffnung (15) oberhalb des Stufenabschnit tes des SiOxNy-Filmes aufweist, und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung der Resistmaske (12), wodurch ein Loch derart gebildet wird, daß es den SiOxNy-Film erreicht (Fig. 20).
10. Herstellungsverfahren einer Halbleitervorrichtung, die
einen Siliziumoxidfilm (11) enthält, der auf einer unterliegen
den Schicht auf einem Halbleitersubstrat (1) gebildet ist,
wobei das Verfahren die Schritte aufweist:
Bilden einer Resistmaske (12) mit einer an einer vorbestimmten Position davon gebildeten Öffnung auf dem Siliziumoxidfilm (11) und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung eines gemischten Gases, das ein Edelgas und ein C3F6-Gas oder ein CF3-O-CFHCF3-Gas enthält, derart, daß ein Loch derart ge bildet wird, daß es den Siliziumnitridfilm (8) erreicht (Fig. 21-27).
Bilden einer Resistmaske (12) mit einer an einer vorbestimmten Position davon gebildeten Öffnung auf dem Siliziumoxidfilm (11) und
Ätzen des Siliziumoxidfilmes (11) durch die Öffnung der Resistmaske (12) mittels einem Plasmaätzen unter Verwendung eines gemischten Gases, das ein Edelgas und ein C3F6-Gas oder ein CF3-O-CFHCF3-Gas enthält, derart, daß ein Loch derart ge bildet wird, daß es den Siliziumnitridfilm (8) erreicht (Fig. 21-27).
11. Herstellungsverfahren einer Halbleitervorrichtung, die
einen Siliziumoxidfilm (11), der auf einem unterliegenden Film
auf einem Halbleitersubstrat (1) gebildet ist, einen orga
nischen Reflektionsverhinderungsfilm (14), der auf dem Sili
ziumoxidfilm (11) gebildet ist, und eine Resistmaske (12), die
auf dem organischen Reflektionsverhinderungsfilm (14) gebildet
ist, aufweist, wobei die Resistmaske (12) eine Öffnung an einer
vorbestimmten Position aufweist,
wobei das Verfahren den Schritt des
Ätzens des organischen Reflektionsverhinderungsfilmes (14)
durch die Öffnung der Resistmaske (12) mit einer Ätzrate von
weniger als 150nm/Min. enthält (Fig. 28-33).
12. Herstellungsverfahren einer Halbleitervorrichtung, die
einen Siliziumoxidfilm (11), der auf einem unterliegenden Film
auf einem Halbleitersubstrat (1) gebildet ist, einen orga
nischen Reflektionsverhinderungsfilm (14), der auf dem Sili
ziumoxidfilm (11) gebildet ist, und eine Resistmaske (12), die
auf dem organischen Reflektionsverhinderungsfilm (14) gebildet
ist, aufweist, wobei die Resistmaske (12) eine Öffnung an einer
vorbestimmten Position aufweist,
wobei das Verfahren den Schritt des
Ätzens des organischen Reflektionsverhinderungsfilmes (14)
durch die Öffnung der Resistmaske (12) unter der Bedingung, daß
ein Ätzselektivitätsverhältnis des organischen Reflektionsver
hinderungsfilmes zu der Resistmaske (12) weniger als 1 beträgt,
enthält (Fig. 28-33).
13. Verfahren nach Anspruch 11 oder 12, bei dem der organische
Reflektionsverhinderungsfilm (14) mittels eines Plasmaätzens
unter Verwendung eines CF3-Gases oder C4F8-Gases, das zu einem
Sauerstoff enthaltenden Gas hinzugefügt ist, geätzt wird (Fig.
28-33).
14. Herstellungsverfahren einer Halbleitervorrichtung, die
einen Siliziumoxidfilm (11), der auf einem unterliegenden Film
auf einem Halbleitersubstrat (1) gebildet ist, einen orga
nischen Reflektionsverhinderungsfilm, der auf dem Siliziumoxid
film (11) gebildet ist, und eine Resistmaske (12), die auf dem
organischen Reflektionsverhinderungsfilm gebildet ist, enthält,
wobei die Resistmaske (12) eine Öffnung an einer vorbestimmten
Position davon aufweist,
wobei das Verfahren die Schritte aufweist:
Bearbeiten des Halbleitersubstrates (1) durch Plasmaätzen des organischen Reflektionsverhinderungsfilmes und durch Plasma ätzen des Siliziumoxidfilmes (11) durch die Öffnung innerhalb einer Bearbeitungskammer und
Aussetzen der Bearbeitungskammer einer Reinigungsentladung nach Beendigung der Bearbeitung des Halbleitersubstrates (1), wo durch organische Abscheidungen, die an der Bearbeitungskammer anhaften, entfernt werden.
Bearbeiten des Halbleitersubstrates (1) durch Plasmaätzen des organischen Reflektionsverhinderungsfilmes und durch Plasma ätzen des Siliziumoxidfilmes (11) durch die Öffnung innerhalb einer Bearbeitungskammer und
Aussetzen der Bearbeitungskammer einer Reinigungsentladung nach Beendigung der Bearbeitung des Halbleitersubstrates (1), wo durch organische Abscheidungen, die an der Bearbeitungskammer anhaften, entfernt werden.
15. Halbleitervorrichtungen, die durch das Herstellungsverfah
ren einer Halbleitervorrichtung nach einem der Ansprüche 1 bis
14 hergestellt werden kann.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10125481A JPH11330046A (ja) | 1998-05-08 | 1998-05-08 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19860780A1 true DE19860780A1 (de) | 1999-11-18 |
Family
ID=14911165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19860780A Ceased DE19860780A1 (de) | 1998-05-08 | 1998-12-30 | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6346482B2 (de) |
JP (1) | JPH11330046A (de) |
KR (1) | KR100452901B1 (de) |
DE (1) | DE19860780A1 (de) |
TW (1) | TW394985B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1148543A2 (de) * | 2000-04-21 | 2001-10-24 | Sharp Kabushiki Kaisha | Halbleiteranordnung und Herstellungsverfahren |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3457277B2 (ja) | 1999-12-15 | 2003-10-14 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
TW486733B (en) * | 1999-12-28 | 2002-05-11 | Toshiba Corp | Dry etching method and manufacturing method of semiconductor device for realizing high selective etching |
JP3383939B2 (ja) * | 2000-01-26 | 2003-03-10 | 日本電気株式会社 | ドライエッチング方法 |
KR100352909B1 (ko) * | 2000-03-17 | 2002-09-16 | 삼성전자 주식회사 | 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체 |
US7931820B2 (en) * | 2000-09-07 | 2011-04-26 | Daikin Industries, Ltd. | Dry etching gas and method for dry etching |
AU2002222631A1 (en) * | 2000-12-21 | 2002-07-01 | Tokyo Electron Limited | Etching method for insulating film |
KR100393970B1 (ko) * | 2000-12-29 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 콘택 형성방법 |
JP2002319574A (ja) * | 2001-04-23 | 2002-10-31 | Nec Corp | 窒化シリコン膜の除去方法 |
US6569778B2 (en) * | 2001-06-28 | 2003-05-27 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
US7541270B2 (en) * | 2002-08-13 | 2009-06-02 | Micron Technology, Inc. | Methods for forming openings in doped silicon dioxide |
US20050061674A1 (en) * | 2002-09-16 | 2005-03-24 | Yan Wang | Endpoint compensation in electroprocessing |
US6835640B2 (en) | 2002-12-06 | 2004-12-28 | Taiwan Semiconductor Manufacturing Company | Method of forming a novel composite insulator spacer |
US7256134B2 (en) * | 2003-08-01 | 2007-08-14 | Applied Materials, Inc. | Selective etching of carbon-doped low-k dielectrics |
JP4511212B2 (ja) * | 2004-02-20 | 2010-07-28 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP2006156486A (ja) * | 2004-11-25 | 2006-06-15 | Tokyo Electron Ltd | 基板処理方法および半導体装置の製造方法 |
JP2006245578A (ja) * | 2005-02-28 | 2006-09-14 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
US7723229B2 (en) * | 2005-04-22 | 2010-05-25 | Macronix International Co., Ltd. | Process of forming a self-aligned contact in a semiconductor device |
JP2008098567A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP4912907B2 (ja) * | 2007-02-06 | 2012-04-11 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
JP6341634B2 (ja) * | 2013-05-28 | 2018-06-13 | 新光電気工業株式会社 | プローブガイド板及びその製造方法、半導体検査装置 |
JP6165518B2 (ja) * | 2013-06-25 | 2017-07-19 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法および真空処理装置 |
JP7507095B2 (ja) * | 2018-11-02 | 2024-06-27 | セントラル硝子株式会社 | ドライエッチング方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4372034B1 (en) * | 1981-03-26 | 1998-07-21 | Intel Corp | Process for forming contact openings through oxide layers |
US4490209B2 (en) * | 1983-12-27 | 2000-12-19 | Texas Instruments Inc | Plasma etching using hydrogen bromide addition |
US4735680A (en) * | 1986-11-17 | 1988-04-05 | Yen Yung Chau | Method for the self-aligned silicide formation in IC fabrication |
JPH01166524A (ja) | 1987-12-23 | 1989-06-30 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH02213129A (ja) | 1989-02-14 | 1990-08-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH03173126A (ja) * | 1989-11-30 | 1991-07-26 | Mitsubishi Electric Corp | 多層膜構造の半導体装置およびその製造方法 |
US5352617A (en) * | 1992-04-27 | 1994-10-04 | Sony Corporation | Method for manufacturing Bi-CMOS transistor devices |
US5401681A (en) * | 1993-02-12 | 1995-03-28 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells |
JP3254064B2 (ja) | 1993-09-27 | 2002-02-04 | 株式会社半導体エネルギー研究所 | プラズマ処理方法 |
JPH08153704A (ja) | 1994-11-28 | 1996-06-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5815433A (en) * | 1994-12-27 | 1998-09-29 | Nkk Corporation | Mask ROM device with gate insulation film based in pad oxide film and/or nitride film |
JPH0950986A (ja) | 1995-05-29 | 1997-02-18 | Sony Corp | 接続孔の形成方法 |
KR0155886B1 (ko) | 1995-09-19 | 1998-10-15 | 김광호 | 고집적 dram 셀의 제조방법 |
JP2762972B2 (ja) | 1995-10-25 | 1998-06-11 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3402022B2 (ja) | 1995-11-07 | 2003-04-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
KR970052383A (ko) | 1995-12-27 | 1997-07-29 | 김광호 | 반도체장치의 자기정렬 콘택 형성방법 |
JP3700231B2 (ja) | 1996-01-25 | 2005-09-28 | ソニー株式会社 | 接続孔の形成方法 |
JPH09321024A (ja) | 1996-05-29 | 1997-12-12 | Toshiba Corp | 半導体装置の製造方法 |
JPH09321249A (ja) | 1996-05-31 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
US5801094A (en) * | 1997-02-28 | 1998-09-01 | United Microelectronics Corporation | Dual damascene process |
US5811357A (en) * | 1997-03-26 | 1998-09-22 | International Business Machines Corporation | Process of etching an oxide layer |
US6212574B1 (en) | 1997-04-04 | 2001-04-03 | Microsoft Corporation | User mode proxy of kernel mode operations in a computer operating system |
-
1998
- 1998-05-08 JP JP10125481A patent/JPH11330046A/ja not_active Withdrawn
- 1998-10-21 US US09/176,878 patent/US6346482B2/en not_active Expired - Fee Related
- 1998-11-17 TW TW087118971A patent/TW394985B/zh not_active IP Right Cessation
- 1998-12-30 DE DE19860780A patent/DE19860780A1/de not_active Ceased
-
1999
- 1999-01-08 KR KR10-1999-0000304A patent/KR100452901B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1148543A2 (de) * | 2000-04-21 | 2001-10-24 | Sharp Kabushiki Kaisha | Halbleiteranordnung und Herstellungsverfahren |
EP1148543A3 (de) * | 2000-04-21 | 2004-01-21 | Sharp Kabushiki Kaisha | Halbleiteranordnung und Herstellungsverfahren |
Also Published As
Publication number | Publication date |
---|---|
KR19990087842A (ko) | 1999-12-27 |
JPH11330046A (ja) | 1999-11-30 |
US6346482B2 (en) | 2002-02-12 |
TW394985B (en) | 2000-06-21 |
US20010041450A1 (en) | 2001-11-15 |
KR100452901B1 (ko) | 2004-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19860780A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
DE10230088B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE69323628T2 (de) | Chip-verbindung mit gasdurchlässiger ätzsperrschicht | |
DE69231803T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE69025300T2 (de) | Integrierte Schaltung mit einer planarisierten dielektrischen Schicht | |
DE69835032T2 (de) | Verbesserte methode eine oxidschicht zu ätzen | |
DE68919549T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung. | |
DE102005035728B3 (de) | Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand | |
DE10127622B4 (de) | Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens | |
DE102010064289B4 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
DE69838202T2 (de) | Endpunktfühlung und Apparat | |
DE3783608T2 (de) | Planarizierungsverfahren fuer die herstellung von kontaktloechern in siliziumkoerpern. | |
DE19629886A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE4314360A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102005030588A1 (de) | Technik zum Reduzieren des Ätzschadens während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika | |
DE10051583A1 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE10224167B4 (de) | Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement | |
DE69819023T2 (de) | Methode, eine leitende schicht zu ätzen | |
DE102005063089A1 (de) | Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand | |
DE102005022574A1 (de) | Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren | |
WO2001015219A2 (de) | Verfahren zur herstellung einer integrierten schaltung mit mindestens einer metallisierungsebene | |
DE69807621T2 (de) | Methode zum Schutz von Anordnungen gegen durch chemisch-mechanisches Polieren verursachte Fehler | |
DE102005004409B4 (de) | Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε | |
DE10338292A1 (de) | Verfahren zum Ätzen einer Metallschicht unter Verwendung einer Maske, Metallisierungsverfahren für eine Halbleitervorrichtung, Verfahren zum Ätzen einer Metallschicht und ein Ätzgas | |
DE112013001383T5 (de) | Verfahren zur Herstellung von Halbleiterwafern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |