JP4511212B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4511212B2
JP4511212B2 JP2004044790A JP2004044790A JP4511212B2 JP 4511212 B2 JP4511212 B2 JP 4511212B2 JP 2004044790 A JP2004044790 A JP 2004044790A JP 2004044790 A JP2004044790 A JP 2004044790A JP 4511212 B2 JP4511212 B2 JP 4511212B2
Authority
JP
Japan
Prior art keywords
etching
film
semiconductor device
gas
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004044790A
Other languages
English (en)
Other versions
JP2005236120A (ja
Inventor
陽 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004044790A priority Critical patent/JP4511212B2/ja
Priority to US11/055,770 priority patent/US7105438B2/en
Publication of JP2005236120A publication Critical patent/JP2005236120A/ja
Application granted granted Critical
Publication of JP4511212B2 publication Critical patent/JP4511212B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、メタルゲート電極を具える半導体装置及びその製造方法に関する。
近年、半導体デバイスに対する高速化及び低消費電力化の要求に伴い、デザインルールの微細化が進んでいる。
こうしたなかで、特に、トランジスタのゲート電極形成プロセスでは、寸法精度に関して厳しい要求がなされている。ここでのプロセスの寸法精度が、デバイス自体の性能を決定づけるのはもとより、デバイスによって構成される半導体装置全体の性能に大きな影響を与えるからである。
一方、ゲート電極材料となる新材料の検討も盛んに行われている。そのなかで、これまでのポリシリコンゲート電極に替わり、ゲート抵抗の低減やゲート空乏化の抑制を可能な点で金属材料によって形成されたメタルゲート電極が注目されている。
ところで、デバイスサイズの縮小化を実現するための有効な手段に、セルフアラインコンタクト（以下ＳＡＣ：Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔと称する。)法がある。
ＳＡＣ法を利用するに当たり、層間絶縁膜に埋め込まれたゲート電極の上面及び側面には、オフセット窒化膜（すなわち、オフセット用の窒化膜）及び側壁絶縁膜（あるいは、サイドウォールとも称する。）が形成してある。そして、層間絶縁膜とオフセット窒化膜及び側壁絶縁膜との間のエッチング選択比を利用することにより、層間絶縁膜の自己整合的な位置にコンタクトホールを形成する。
このＳＡＣ法によれば、コンタクトホール形成用のマスクの位置合わせマージンに規制されずにコンタクトホールを形成できるため、半導体装置の高集積化が可能である。
そのため、現在では、このＳＡＣ法を利用した種々の半導体装置が提案されている（例えば、特許文献１〜４参照）。
特開平１０−１７２９６２号公報 特開２０００−４９３４０号公報 特開２０００−３４０７９２号公報 特開２００１−２０３３４９号公報
現在、こうしたＳＡＣ法を併用して、メタルゲート電極上に導電材料からなる接続部、すなわちコンタクト部を形成する試みが行われている。尚、オフセット窒化膜は、一般的にシリコン窒化膜（ＳｉＮ）によって形成されている。
しかしながら、オフセット窒化膜をエッチング除去してメタルゲート電極を露出させるに当たり、オフセット窒化膜とメタルゲート電極との間のエッチング選択比が十分得られずに、メタルゲートのオーバーエッチングが発生していた。
その結果、ゲート抵抗等の電気的特性のばらつきが発生し、デバイス自体はもとより半導体装置全体の信頼性の低下を引き起こしていた。
そこで、この発明の主たる目的は、ＳＡＣ法を併用してメタルゲート電極上にコンタクト部を形成するに当たり、メタルゲート電極のオーバーエッチングを抑制して、電気的特性の安定した高信頼性な半導体装置及びその製造方法を提供することにある。
この目的の達成を図るため、この発明の半導体装置の製造方法によれば、下記のような構成上の特徴を有する。
すなわち、この発明の半導体装置の製造方法は、構造体形成工程、絶縁膜形成工程、第１のエッチング工程、第２のエッチング工程、第３のエッチング工程及びコンタクト部形成工程を含んでいる。
構造体形成工程では、半導体基板上に凸状構造体を形成する。具体的に、この凸状構造体を、半導体基板上に、ゲート絶縁膜、最上層に金属層を具えるゲート電極、保護膜及びシリコン窒化膜を順次形成して凸状積層体とした後、当該凸状積層体の側壁面に側壁絶縁膜を設けて形成する。絶縁膜形成工程では、半導体基板上に、凸状構造体を埋め込むように絶縁膜を形成する。第１のエッチング工程では、絶縁膜に対する第１のエッチングを行って、絶縁膜の表面からシリコン窒化膜を露出させる深さまでのプレコンタクトホールを形成する。第２のエッチング工程では、露出されたシリコン窒化膜に対する第２のエッチングを行って、保護膜を露出させる。第３のエッチング工程では、露出された保護膜に対する第３のエッチングを行って、ゲート電極の金属層の表面を露出させることにより、絶縁膜の表面から金属層の表面までの深さの第１のコンタクトホールを形成する。コンタクト部形成工程では、第１のコンタクトホールに導電材料を埋め込み、前記ゲート電極と電気的に接続されるコンタクト部を形成する。
そして、構造体形成工程では、保護膜を、上述した第３のエッチング工程における当該保護膜形成材料に対するエッチングレートが、金属層形成材料に対するエッチングレートよりも大きい材料で形成する。
このような半導体装置の製造方法によれば、メタルゲートの最上部の金属層を露出させるエッチングにおいて、金属層と当該金属層上の保護膜との間で十分なエッチング選択比を得ることができる。
その結果、金属層がオーバーエッチングされるのを抑制することができる。
よって、メタルゲートを設計値通りに形成することが容易となり、従来よりも電気的特性の安定した高信頼性な半導体装置を得ることができる。
以下に、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。尚、以下の説明は、単なる好適例に過ぎず、また、例示した数値的条件は何らこれに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
＜第１の実施の形態＞
図１から図５を参照して、この発明の第１の実施の形態に係る半導体装置およびその製造方法について説明する。
図１は、この実施の形態の半導体装置１０の主要部を概略的に示した断面の切り口（すなわち、断面図）であり、ゲート長方向に沿って切断した断面図である。また、図２から図４は、この実施の形態の半導体装置の製造方法の説明に供する断面図であり、同じくゲート長方向に沿って切断した断面図である。また、図５は、この実施の形態の半導体装置の製造方法の変形例の説明に供する断面図である。
この実施の形態の半導体装置は、図１に示すように、半導体基板１２上に、トランジスタのメタルゲート電極を具える凸状の複合体（３５ａ、３５ｂ）が所定距離離間されて配置されている。尚、図中では、便宜上２つの複合体のみが図示されているが、これに限定されるものではない。
この複合体（３５ａ、３５ｂ）は、半導体基板１２上に、ゲート絶縁膜１４と、メタルゲート電極１６と、保護膜１８と、オフセット窒化膜２０とを具えている。
ここでの保護膜１８は、後述する第３のエッチング工程における当該保護膜形成材料に対するエッチングレートが、メタルゲート電極材料に対するエッチングレートよりも大きい材料によって形成された膜である（詳細後述）。また、複合体（３５ａ、３５ｂ）の側壁面（３５１ａ、３５１ｂ）上には、側壁絶縁膜（サイドウォール）２２が形成されている。また、半導体基板１２の表層領域には、公知の通りＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２５及び高濃度ソース・ドレイン領域２９が形成されている。
この実施の形態の半導体装置１０の構造上の特徴は、メタルゲート電極１６上に、層間絶縁膜２４、オフセット窒化膜２０及び保護膜１８を貫通して第１のコンタクト部２６１が設けられている点、ならびにメタルゲート電極１６のオーバーエッチングが抑制されている点である。尚、第１のコンタクト部２６１は、周知の通り、第１のコンタクトホール２７１の内面２７１ａ上に形成されたバリアメタル２８１と、その内部に埋め込まれたプラグ３０１とを具えている。
また、この構成例では、層間絶縁膜２４を貫通して半導体基板１２に到達する、第２のコンタクト部２６２が形成されている。このコンタクト部２６２は、周知の通り、メタルゲート電極１６に対して自己整合的に形成されたものであり、第３のコンタクトホール２７２の内面２７２ａ上に形成されたバリアメタル２８２と、その内部に埋め込まれたプラグ３０２とを具えている。
また、第１及び第２のコンタクト部（２６１、２６２）の頂面（２６１ａ、２６２ａ）上には、層間絶縁膜２４上に延在する配線層（３２、３４）がそれぞれ形成されている。
続いて、図２から図４を参照して、上述した半導体装置１０の製造方法について説明する。
先ず、構造体形成工程を以下の手順で行う。
半導体基板としてのシリコン（Ｓｉ）基板１２上に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ゲート絶縁膜１４１としての酸化アルミニウム膜、メタルゲート電極形成層１６１としての窒化チタン膜（ＴｉＮ）、保護膜１８１としてのシリコン酸化膜、及びオフセット窒化膜２０１としてのシリコン窒化膜を順次に設けてプレ積層体４００を形成する（図２（Ａ））。ここでの各膜厚は、例えば、ゲート絶縁膜１４１を膜厚５ｎｍ、メタルゲート電極形成層１６１を膜厚１００ｎｍ、保護膜１８１を膜厚１００ｎｍ、及びオフセット窒化膜２０１を膜厚１００ｎｍとする。尚、ここでの保護膜１８１は、後述する第３のエッチング工程における当該保護膜形成材料に対するエッチングレートが、メタルゲート電極材料、具体的にはゲート電極の最表層の金属層形成材料に対するエッチングレートよりも大きい材料からなる膜を選択し、ここでは、一例としてシリコン酸化膜とする。また、ここでの保護膜１８１としたシリコン酸化膜の膜厚は、後述する第２のエッチング工程でメタルゲート電極１６が露出されるのを防止するためにも、１００ｎｍ以上の膜厚で形成するのが好ましい。また、メタルゲート電極形成層１６１は、このほかにも窒化タングステン膜（ＷＮ）や窒化タンタル膜（ＴａＮ）等で形成することができる。
続いて、シリコン窒化膜２０１上に、所定のゲート電極形状にパターニングされたマスクパターンを形成する（不図示）。その後、このマスクパターンをマスクとして用いて、シリコン窒化膜２０１の表面からゲート絶縁膜１４１の表面に到達する深さまでエッチングを行う。その後、ゲート絶縁膜１４１を、後に形成する側壁絶縁膜の寸法を考慮した鍔状にパターニング形成する。
こうして、シリコン基板上１２に、ゲート絶縁膜１４、メタルゲート電極１６、保護膜（シリコン酸化膜）１８及びオフセット窒化膜２０を具える凸状の積層体（４０ａ、４０ｂ）を、所定距離離間させて形成する。尚、積層体（４０ａ、４０ｂ）の形成方法は、上述した方法のみに限定されず、任意好適な方法で形成することができる。その後、シリコン基板１２の表面領域に低濃度不純物を注入して、各積層体ごとにＬＤＤ領域２５を形成する（図２（Ｂ））。
次に、シリコン基板１２の主表面１２ａ上に、例えば、ＣＶＤ法を用いて、側壁絶縁膜形成材料である窒化シリコンを積層体（４０ａ、４０ｂ）を埋め込むように、膜厚１００ｎｍで形成する（不図示）。その後、このシリコン窒化膜に対して異方性エッチングを行い、各積層体（４０ａ、４０ｂ）の側壁面（４０ａａ、４０ｂｂ）に側壁絶縁膜（サイドウォール）２２を形成する。
こうして、シリコン基板１２上に、積層体（４０ａ、４０ｂ）と、その側壁面（４０ａａ、４０ｂｂ）に形成された側壁絶縁膜２２とを具える凸状の構造体（５０ａ、５０ｂ）を、所定距離離間させて形成する（図２（Ｃ））。その後、シリコン基板１２の表面領域に高濃度不純物を注入して、ソース・ドレイン領域２９をそれぞれ形成する。
続いて、絶縁膜形成工程では、シリコン基板１２上に、例えば、ＣＶＤ法を用いて、構造体（５０ａ、５０ｂ）を埋め込むようにシリコン酸化膜を堆積させる。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によってこのシリコン酸化膜の表面を平坦化して、膜厚５００ｎｍの層間絶縁膜２４を形成する（図２（Ｄ））。
続いて、第１のエッチング工程では、先ず、層間絶縁膜２４上にレジストを形成する（不図示）。次に、このレジストに対して露光・現像を行い、マスクパターン５４を形成する。 このマスクパターン５４には、各構造体（５０ａ、５０ｂ）の第１及び第３のコンタクトホール形成予定領域の層間絶縁膜２４を露出させる開口（５３ａ、５３ｂ）がそれぞれ形成されている（図３（Ａ））。
その後、このマスクパターン５４をマスクとして用い、当該マスクパターン５４から露出する層間絶縁膜２４をエッチング除去する（第１のエッチング）。
ここでのエッチングガスとしては、Ｃ4Ｆ8ガス、Ｃ4Ｆ6ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１つのガスを含有するガスを使用することができる。
そこで、ここでのエッチング条件を、例えば、Ｃ4Ｆ8ガス：２０ｓｃｃｍ、Ａｒガス：５００ｓｃｃｍ、Ｏ2ガス：１０ｓｃｃｍ、チャンバ内圧力：４０ｍＴｏｒｒ、印加電力１６００Ｗ、エッチング時間９０秒、及び電極温度４０℃とする。また、エッチングガスのうちＣ4Ｆ8ガスに替えて、Ｃ4Ｆ6ガス或いはＣ5Ｆ8ガスを使用することができる。また、エッチングガスのうちＯ2ガスに替えて、ＣＯガスを使用することができる。
このようなエッチング条件下では、層間絶縁膜のエッチングレート：約６００〜７００ｎｍ／ｍｉｎ、及びオフセット窒化膜のエッチングレート：約２０〜３０ｎｍ／ｍｉｎとなる。よって、ここでのエッチング選択比（層間絶縁膜／オフセット窒化膜）は、約２０〜４０程度となる。尚、第１のエッチングは、エッチング選択比が１０以上であれば好適に実施可能である。
こうして、層間絶縁膜２４の表面２４ａからオフセット窒化膜２０を露出させる深さまで到達するプレコンタクトホール（１次）５６が形成される。またこのとき、層間絶縁膜２４の表面２４ａからシリコン基板１２に到達する第３のコンタクトホール２７２を、ゲート電極１６に対して自己整合的に形成することができる（図３（Ｂ））。
続いて、第２のエッチング工程では、マスクパターン５４を再度マスクとして用い、当該マスクパターン５４から露出するオフセット窒化膜２０をエッチング除去する（第２のエッチング）。
ここでのエッチングガスとしては、ＣＨＦ3ガス、ＣＦ4ガス及びＳＦ6ガスからなる群から選択される少なくとも１つのガスを含有するガスを使用することができる。
そこで、ここでのエッチング条件を、例えば、ＣＨＦ3ガス：３０ｓｃｃｍ、ＣＯガス：１７０ｓｃｃｍ、チャンバ内圧力：４０ｍＴｏｒｒ、印加電力１６００Ｗ、エッチング時間２０秒、及び電極温度４０℃とする。また、エッチングガスのうちＣＨＦ3ガスに替えて、ＣＦ4ガス及或いはＳＦ6ガスを使用することができる。また、エッチングガスのうちＣＯガスに替えて、ＡｒガスとＯ2ガスとの混合ガスを使用することができる。
このようなエッチング条件下では、オフセット窒化膜２０及び保護膜（シリコン酸化膜）１８のエッチングレートはともに約２００〜３００ｎｍ／ｍｉｎであり、エッチング選択比（オフセット窒化膜／保護膜）は、１〜２程度と小さい。
そのため、ここでは、エッチング時間を制御して第２のエッチングを終了させる必要がある。尚、ここでは、後の第３のエッチング工程時に、メタルゲート電極１６が、当該メタルゲートと十分なエッチング選択比を得られる保護膜１８で覆われていれば良いことから、シリコン酸化膜１８の中途の深さでエッチングを終了させても構わない。よって、ここでのエッチングは、エッチング選択比が得られる条件が必須というわけではない。
ここでは、シリコン酸化膜１８のオーバーエッチング量を、例えば、オフセット窒化膜の膜厚の３０％、すなわち３０ｎｍに設定して第２のエッチングを行う。尚、オーバーエッチング量はオフセット窒化膜の膜厚に応じて任意好適に設定することができる。
また、エッチング制御の容易性から、ＣＯガス流量を減らしてエッチング選択比（オフセット窒化膜／保護膜）を２程度とする場合には、オフセット窒化膜のエッチングレートが著しく低下（５０ｎｍ／ｍｉｎ以下）する虞がある。このことから、エッチング選択比が極力小さくなるようなエッチング条件下で第２のエッチングを行うのが好ましい。
こうして、第２のエッチングによって、第１のエッチングによって露出されたオフセット窒化膜２０が除去され、シリコン酸化膜１８を露出させるプレコンタクトホール（２次）５６’が形成される。（図３（Ｃ））。
続いて、第３のエッチング工程では、マスクパターン５４を再度マスクとして用い、当該マスクパターン５４から露出するシリコン酸化膜１８をエッチング除去する（第３のエッチング）。
ここでのエッチングガスとしては、Ｃ4Ｆ8ガス、Ｃ4Ｆ6ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１つのガスを含有するガスを使用することができる。
そこで、ここでのエッチング条件を、例えば、例えば、Ｃ4Ｆ8ガス：２０ｓｃｃｍ、Ａｒガス：５００ｓｃｃｍ、Ｏ2ガス：１０ｓｃｃｍ、チャンバ内圧力：４０ｍＴｏｒｒ、印加電力１６００Ｗ、エッチング時間９０秒、及び電極温度４０℃とする。また、エッチングガスのうちＣ4Ｆ8ガスに替えて、Ｃ4Ｆ6ガス或いはＣ5Ｆ8ガスを使用することができる。また、エッチングガスのうちＯ2ガスに替えて、ＣＯガスを使用することができる。
このようなエッチング条件下では、シリコン酸化膜のエッチングレート：約６００〜７００ｎｍ／ｍｉｎ、及びメタルゲート電極のエッチングレート：２０ｎｍ／ｍｉｎ以下となる。よって、ここでのエッチング選択比（シリコン酸化膜／メタルゲート電極）は、約４０程度となる。尚、第３のエッチングは、エッチング選択比が１０以上であれば好適に実施可能である。
このことから、第３のエッチングでは、メタルゲート電極とシリコン酸化膜との間において十分なエッチング選択比を得られるので、メタルゲート電極のオーバーエッチングを十分抑制することができる。
こうして、層間絶縁膜２４の表面２４ａからゲート電極１６の上面までの深さの第１のコンタクトホール２７１が形成される（図４（Ａ））。また、エッチング終了後、マスクパターン５４を除去する。
続いて、コンタクト部形成工程では、先ず、第１及び第３のコンタクトホール（２７１、２７２）の内面（２７１ａ、２７２ａ）上に、例えば、スパッタリングによってバリアメタル（２８１、２８２）をそれぞれ形成する。バリアメタル材料としては、例えば、チタンを用いることができる。
続いて、バリアメタル（２８１、２８２）が形成された第１及び第３コンタクトホール（２７１、２７２）に、例えば、プラグ用導電材料をＣＶＤ法で埋め込んでプラグ（３０１、３０２）を形成する。こうして、バリアメタル及びプラグからなるコンタクト部（２６１、２６２）をそれぞれ形成する。プラグ材料としては、例えば、タングステンを用いることができる（図４（Ｂ））。
その後、各コンタクト部（２６１、２６２）の頂面（２６１ａ、２６２ａ）上に、層間絶縁膜２４上に延在する配線層（３２、３４）をそれぞれパターニング形成して半導体装置１０を得る（図１参照）。ここでの配線層（３２、３４）は、例えば、アルミニウム合金等で形成することができる。
上述した説明から明らかなように、この実施の形態によれば、ＳＡＣ法を併用してメタルゲート電極と電気的に接続されるコンタクト部を形成するに当たり、メタルゲート電極とメタルゲート電極上の保護膜との間で十分なエッチング選択比が得られる構成となる。
これにより、メタルゲート電極上の保護膜を除去するエッチング時において、メタルゲート電極がオーバーエッチングされるのを抑制できる。
よって、メタルゲート電極を設計値通りに形成することが容易となり、従来よりも電気的特性の安定した高信頼性な半導体装置を得ることができる。
尚、上述した第１のエッチング工程では、第３のコンタクトホール２７２が、サイドウォール２２に重なる位置に形成された場合であるが（図３（Ｂ）参照）、第３のコンタクトホール２７２が、さらにオフセット窒化膜２０を露出させる位置に形成された場合には、第２及び第３のエッチング工程を以下のようにして行う。
なぜなら、第１のエッチング工程で、シリコン窒化膜２０を露出させる位置に第３のコンタクトホール２７２’が形成された場合には、第３のコンタクトホール２７２’は、シリコン窒化膜２０を露出させている点においてプレコンタクトホール５６と同様の構造となる（図５（Ａ））。
そのため、その後の第２及び第３のエッチング工程を、第３のコンタクトホール２７２’を開口させた状態で行うことにより、第３のコンタクトホール２７２’と重なる位置のメタルゲート電極１６も露出され、シリコン基板１２とメタルゲート電極１６とをショートさせる不良なコンタクト部が形成されてしまうためである。
そこで、第３のコンタクトホール２７２’が、オフセット窒化膜２０を露出させる位置に形成された場合には、第２のエッチング工程を、第３のコンタクトホール２７２’を、例えば、パターニング形成したレジスト（マスクパターン）６２等で塞いだ状態で行う（図６（Ｂ））。これにより、第３のコンタクトホール２７２’と重なる位置にあるシリコン窒化膜２０がエッチングされるのを防止することができる。尚、第３のコンタクトホール２７２’を塞ぐ方法としては、上記のみに限定されず、任意好適な方法を選択して行えば良い。
引き続き、第３のエッチング工程においても、第３のコンタクトホール２７２’を塞ぐレジスト６２を残存させた状態で行う（図５（Ｃ））。これにより、第３のコンタクトホール２７２’と重なる位置にある保護膜（シリコン酸化膜）１８がエッチングされ、メタルゲート電極が露出するのを防止することができる。
このことから、第３のコンタクトホールが構造体（５０ａ、５０ｂ）のオフセット窒化膜２０を露出させる位置に形成された場合でも、この実施の形態を適用することができる。
＜第２の実施の形態＞
図６から図９を参照して、この発明の第２の実施の形態につき説明する。
図６は、この実施の形態の半導体装置１００の主要部を概略的に示した断面の切り口（すなわち、断面図）であり、ゲート長方向に沿って切断した断面図である。また、図７から図９は、この実施の形態の半導体装置の製造方法の説明に供する断面図であり、同じくゲート長方向に沿って切断した断面図である。
この実施の形態では、メタルゲート電極とコンタクト部とを、メタルゲート電極上に設けられた導電部を介して電気的に接続させた点が第１の実施の形態との主な相違点である。尚、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示し、その具体的な説明を省略する。
この実施の形態の半導体装置１００は、図６に示すように、シリコン基板１２上に、トランジスタのメタルゲート電極を具える凸状の複合体（７５ａ、７５ｂ）が所定距離離間されて配置されている。尚、図中では、便宜上２つの複合体のみが図示されているが、これに限定されるものではない。
この複合体（７５ａ、７５ｂ）は、半導体基板１２上に、ゲート絶縁膜１４と、メタルゲート電極１６と、メタルゲート電極１６上に形成された導電部７０及び保護膜７２と、オフセット窒化膜２０とを具えている。また、複合体（７５ａ、７５ｂ）の側壁面（７５１ａ、７５１ｂ）上を覆うように側壁絶縁膜２２がそれぞれ形成されている。また、半導体基板１２の表層領域には、ＬＤＤ領域２５及び高濃度ソース・ドレイン領域２９が形成されている。
この実施の形態の半導体装置１００の構造上の特徴は、メタルゲート電極１６と、層間絶縁膜２４及びオフセット窒化膜２０を貫通して設けられた第１のコンタクト部７３１とが、導電部７０を介して電気的に接続されている点、ならびにメタルゲート電極１６のオーバーエッチングが抑制されている点である。尚、第１のコンタクト部７３１は、周知の通り、第２のコンタクトホール７８１の内壁面７８１ａ上に形成されたバリアメタル７５１と、その内部に埋め込まれたプラグ７７１とを具えている。
また、第１の実施の形態と同様に、層間絶縁膜２４を貫通して半導体基板１２に到達する第２のコンタクト部７３２が、メタルゲート電極１６に対して自己整合的に形成されている。この第２のコンタクト部７３２も、第３のコンタクトホール７８２の内壁面７８２ａ上に形成されたバリアメタル７５２と、その内部に埋め込まれたプラグ７７２とを具えている。
また、第１及び第２のコンタクト部（７３１、７３２）の頂面（７３１ａ、７３２ａ）上には、層間絶縁膜２４上に延在する配線層（７６、７８）がそれぞれ形成されている。
続いて、図７から図９を参照して、上述した半導体装置１００の製造方法について説明する。
先ず、第１の実施の形態と同様に、構造体形成工程を行う。
第１の実施の形態と同様の方法で、プレ積層体５００を形成するが、この実施の形態では、保護膜としてポリシリコン（Ｐｏｌｙ−Ｓｉ）膜７２１を形成する。
すなわち、シリコン基板１２上に、例えば、ＣＶＤ法を用いて、ゲート絶縁膜１４１としての酸化アルミニウム膜、メタルゲート電極形成層１６１としての窒化チタン膜、保護膜７２１としてのポリシリコン膜、及びオフセット窒化膜２０１としてのシリコン窒化膜を順次に設けてプレ積層体５００を形成する。また、このときのポリシリコン膜の膜厚は、例えば、２０〜３０ｎｍの範囲内の膜厚とする（図７（Ａ））。尚、保護膜７２１であるポリシリコン膜の膜厚は、後述する導電部形成工程において金属サリサイド反応を確実に進行させて導電部を形成するためにも、２０ｎｍ以上の膜厚で形成するのが好ましい。
続いて、シリコン窒化膜２０１上に、所定のゲート電極形状にパターニングされたマスクパターンを形成する（不図示）。その後、このマスクパターンをマスクとして用いて、シリコン窒化膜２０１の表面からゲート絶縁膜１４１の表面に到達する深さまでエッチングを行う。
こうして、シリコン基板上１２に、ゲート絶縁膜１４、メタルゲート電極１６、保護膜（ポリシリコン膜）７２及びオフセット窒化膜２０を具える凸状の積層体（８０ａ、８０ｂ）を所定距離離間させて形成する。尚、積層体（８０ａ、８０ｂ）の形成方法は、上述した方法のみに限定されず、任意好適な方法で形成することができる。その後、シリコン基板１２の表面領域に低濃度不純物を注入して、積層体ごとにＬＤＤ領域２５を形成する。（図７（Ｂ））。
次に、第１の実施の形態と同様の方法で、積層体（８０ａ、８０ｂ）と、その側壁面（８０ａａ、８０ｂｂ）に形成された側壁絶縁膜２２とを具える凸状の構造体（９０ａ、９０ｂ）を、所定距離離間されて形成する（図７（Ｃ））。その後、シリコン基板１２の表面領域に高濃度不純物を注入して、ソース・ドレイン領域２９をそれぞれ形成する。
続いて、絶縁膜形成工程を、第１の実施の形態と同様の方法で行い、シリコン基板１２上に、構造体（９０ａ、９０ｂ）を埋め込み、かつその表面が平坦な層間絶縁膜２４を膜厚５００ｎｍで形成する（図７（Ｄ））。
続いて、第１のエッチング工程では、先ず、層間絶縁膜２４上にレジストを形成する（不図示）。次に、このレジストに対して露光・現像を行い、マスクパターン９４形成する。このマスクパターン９４には、各構造体（９０ａ、９０ｂ）の第２及び第３のコンタクトホール形成予定領域の層間絶縁膜２４を露出させる開口（９３ａ、９３ｂ）が形成されている（図８（Ａ））。
その後、このマスクパターン９４をマスクとして用い、当該マスクパターン９４から露出する層間絶縁膜２４をエッチング除去する（第１のエッチング）。
ここでのエッチングガスとしては、Ｃ4Ｆ8ガス、Ｃ4Ｆ6ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１つのガスを含有するガスを使用することができる。
そこで、ここでのエッチング条件を、例えば、Ｃ4Ｆ8ガス：２０ｓｃｃｍ、Ａｒガス：５００ｓｃｃｍ、Ｏ2ガス：１０ｓｃｃｍ、チャンバ内圧力：４０ｍＴｏｒｒ、印加電力１６００Ｗ、エッチング時間９０秒、及び電極温度４０℃とする。また、エッチングガスのうちＣ4Ｆ8ガスに替えて、Ｃ4Ｆ6ガス或いはＣ5Ｆ8ガスを使用することができる。また、エッチングガスのうちＯ2ガスに替えて、ＣＯガスを使用することができる。
このようなエッチング条件下では、層間絶縁膜のエッチングレート：約６００〜７００ｎｍ／ｍｉｎ、及びオフセット窒化膜のエッチングレート：約２０〜３０ｎｍ／ｍｉｎとなる。よって、ここでのエッチング選択比（層間絶縁膜／オフセット窒化膜）は、約２０〜４０程度となる。尚、第１のエッチングは、エッチング選択比が１０以上であれば好適に実施可能である。
こうして、層間絶縁膜２４の表面２４ａからオフセット窒化膜２０を露出させる深さまで到達するプレコンタクトホール９６が形成される。またこのとき、層間絶縁膜２４の表面２４ａからシリコン基板１２に到達する第３のコンタクトホール７８２を、ゲート電極１６に対して自己整合的に形成することができる（図８（Ｂ））。
続いて、第２のエッチング工程では、マスクパターン９４を再度マスクとして用い、当該マスクパターン９４から露出するオフセット窒化膜２０をエッチング除去する（第２のエッチング）。
ここでのエッチングガスとしては、ＣＨＦ3ガス及びＣＦ4ガスのうちの少なくとも１つのガスを含有するガスを使用することができる。
そこで、ここでのエッチング条件を、例えば、ＣＨＦ3ガス：３０ｓｃｃｍ、ＣＯガス：１７０ｓｃｃｍ、チャンバ内圧力：４０ｍＴｏｒｒ、印加電力１６００Ｗ、エッチング時間２０秒、及び電極温度４０℃とする。また、エッチングガスのうちＣＨＦ3ガスに替えて、ＣＦ4ガスを使用することができる。また、エッチングガスのうちＣＯガスに替えて、ＡｒガスとＯ2ガスとの混合ガスを使用することができる。
このようなエッチング条件下では、保護膜（ポリシリコン膜）７２は殆どエッチングされない。そのため、ここでのエッチング選択比（オフセット窒化膜／保護膜）は、実質的に無限大（∞）に近く、オフセット窒化膜２０のみを選択的にエッチング除去することができる。
こうして、第１のエッチングによって露出されたオフセット窒化膜２０が除去され、層間絶縁膜２４の表面２４ａからポリシリコン膜７２の上面７２ａまでの深さの第２のコンタクトホール７８１が形成される（図８（Ｃ））。また、エッチング終了後、マスクパターン９４を除去する。
続いて、導電部形成工程では、先ず、第２及び第３のコンタクトホール（７８１、７８２）の内壁面（７８１ａ、７８２ａ）上に、例えば、スパッタリングによってバリアメタル（７５１、７５２）をそれぞれ形成する。ここではバリアメタルを、例えば、チタン（Ｔｉ）で形成する。
バリアメタル（７５１、７５２）形成後、当該バリアメタルに対して、例えば、６００℃程度の加熱処理を行い、金属サリサイド反応を進行させる。金属サリサイド反応とは、シリコンと金属材料とが反応することによって金属性のＳｉ化合物（すなわち、合金）が形成される反応をいう。
この構成例では、第２及び第３のコンタクトホール（７８１、７８２）の底面（７８１ｃ、７８２ｃ）上に形成されたチタンと、当該底面（７８１ｃ、７８２ｃ）と対向する位置にあるポリシリコン７２とが金属サリサイド反応し、導電部としての金属シリサイド膜（ここでは、チタンサリサイド（ＴｉＳｉ2））（７０、７４）が形成される（図９（Ａ））。このようにメタルゲート電極１６上に形成されたチタンサリサイド膜７０は、メタルゲート電極１６の接触抵抗を低減させる機能を果たす。尚、ここでの金属シリサイドの形成方法は、上述の方法のみに限定されない。よって、例えば、バリアメタルを、６００℃程度の高温下でＣＶＤ法により形成する過程において、金属サリサイド反応を同時に進行させても良く、任意好適な方法を選択することができる。
続いて、コンタクト部形成工程では、バリアメタル（７５１、７５２）が形成された第２及び第３コンタクトホール（７８１、７８２）に、例えば、プラグ用の導電材料をＣＶＤ法で埋め込んでプラグ（７７１、７７２）を形成する。こうして、バリアメタル及びプラグからなるコンタクト部（７３１、７３２）をそれぞれ形成する。プラグ材料としては、例えば、タングステンを用いることができる（図９（Ｂ））。
その後、第１の実施の形態と同様に、各コンタクト部（７３１、７３２）の頂面（７３１ａ、７３２ａ）上に、層間絶縁膜２４上に延在する配線層（７６、７８）をそれぞれパターニング形成して半導体装置１００を得る（図６参照）。
上述した説明から明らかなように、この実施の形態によれば、ＳＡＣ法を併用してメタルゲート電極と電気的に接続されるコンタクト部を形成するに当たり、メタルゲート電極とコンタクト部とを導電部を介して電気的に接続させることができる。
また、ここでのメタルゲート電極は、保護膜及び導電部によって覆われた構成であるため、メタルゲート電極がオーバーエッチングされるのを抑制できる。
よって、メタルゲート電極を設計値通りに形成することが容易となり、従来よりも電気的特性の安定した高信頼性な半導体装置を得ることができる。
さらに、この実施の形態によれば、第１の実施の形態における第２のエッチング工程のように、エッチング量をエッチングレートに基づいて制御する必要がないうえに、保護膜の中途の深さまでエッチングを行った場合におけるアスペクト比に対する懸念もない。
よって、第１の実施の形態よりも簡便にメタルゲート電極上にコンタクト部を形成することができる。
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
例えば、上述した各実施の形態では、メタルゲート電極を、窒化タングステン（ＷＮ）や窒化チタン（ＴｉＮ）等からなる単層構造としたが、これら金属層とゲート絶縁膜との間にポリシリコン層（Ｐｏｌｙ−Ｓｉ）やシリコンゲルマニウム（ＳｉＧｅ）層等が設けられた多層構造であっても良い。
第１の実施の形態の半導体装置を示す概略断面図である。 第１の実施の形態の半導体装置の製造工程図（その１）である。 第１の実施の形態の半導体装置の製造工程図（その２）である。 第１の実施の形態の半導体装置の製造工程図（その３）である。 第１の実施の形態の半導体装置の製造工程図（変形例）である。 第２の実施の形態の半導体装置を示す概略断面図である。 第２の実施の形態の半導体装置の製造工程図（その１）である。 第２の実施の形態の半導体装置の製造工程図（その２）である。 第２の実施の形態の半導体装置の製造工程図（その３）である。
符号の説明
１０、１００：半導体装置
１２：半導体基板
１２ａ：半導体基板の主表面
１４、１４１：ゲート絶縁膜
１６：メタルゲート電極
１８、７２、１８１、７２１：保護膜
２０、２０１：オフセット窒化膜
２２：側壁絶縁膜
２４：層間絶縁膜
２４ａ：層間絶縁膜の表面
２５：ＬＤＤ領域
２９：ソース・ドレイン領域
３２，３４、７６，７８：配線層
３５ａ、３５ｂ、７５ａ、７５ｂ：複合体
４０ａ、４０ｂ、８０ａ、８０ｂ：積層体
４０ａａ、４０ｂｂ、８０ａａ、８０ｂｂ：積層体の側壁面
５０ａ、５０ｂ、９０ａ、９０ｂ：構造体
５３ａ、５３ｂ、９３ａ、９３ｂ：開口
５４、６２、９４：マスクパターン
５６：プレコンタクトホール（１次）
５６’：プレコンタクトホール（２次）
７０、７４：導電部
９６：プレコンタクトホール
１６１：メタルゲート電極形成層
２６１、７３１：第１のコンタクト部
２６１ａ、７３１ａ：第１のコンタクト部の頂面
２６２、７３２：第２のコンタクト部
２６２ａ、７３２ａ：第２のコンタクト部の頂面
２７１：第１のコンタクトホール
２７１ａ：第１のコンタクトホールの内面
２７２、２７２’：第３のコンタクトホール
２７２ａ：第３のコンタクトホールの内面
２８１、２８２、７５１、７５２：バリアメタル
３０１、３０２、７７１、７７２：プラグ
３５１ａ、３５１ｂ、７５１ａ、７５１ｂ：複合体の側壁面
４００、５００：プレ積層体
７８１：第２のコンタクトホール
７８１ａ：第２のコンタクトホールの内壁面
７８１ｃ：第２のコンタクトホールの底面
７８２：第３のコンタクトホール
７８２ａ：第３のコンタクトホールの内壁面
７８２ｃ：第３のコンタクトホールの底面

Claims (19)

  1. 半導体基板上に、ゲート絶縁膜と、最上層に金属層を具えるゲート電極と、保護膜と、シリコン窒化膜とを形成して凸状積層体を形成した後、該凸状積層体の側壁面に側壁絶縁膜を形成して、凸状構造体を形成する構造体形成工程と、
    前記半導体基板上に、該凸状構造体を埋め込むように絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜に対して第１のエッチングを行って、前記絶縁膜の表面から前記シリコン窒化膜を露出させる深さまでのプレコンタクトホールを形成する第１のエッチング工程と、
    露出された前記シリコン窒化膜に対して第２のエッチングを行って、前記保護膜を露出させる第２のエッチング工程と、
    露出された前記保護膜に対して第３のエッチングを行って、前記ゲート電極の金属層の表面を露出させることにより、前記絶縁膜の表面から前記金属層の表面までの深さの第１のコンタクトホールを形成する第３のエッチング工程と、
    前記第１のコンタクトホールに導電材料を埋め込んで、前記ゲート電極と電気的に接続されるコンタクト部を形成するコンタクト部形成工程と
    を含み、
    前記構造体形成工程では、前記保護膜を、前記第３のエッチング工程における該保護膜形成材料に対するエッチングレートが、前記金属層形成材料に対するエッチングレートよりも大きい材料で形成することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記絶縁膜形成工程では、前記絶縁膜をシリコン酸化膜で形成し、及び前記第１のエッチング工程では、前記第１のエッチングを、Ｃ4Ｆ8ガス、Ｃ4Ｆ6ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１つのガスを含有するエッチングガスを用いて行うことを特徴とする半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記構造体形成工程では、前記保護膜をシリコン酸化膜で形成することを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記第２のエッチング工程では、前記第２のエッチングを、ＣＨＦ3ガス、ＣＦ4ガス及びＳＦ6ガスからなる群から選択される少なくとも１つのガスを含有するエッチングガスを用いて行うことを特徴とする半導体装置の製造方法。
  5. 請求項３ないし４のいずれか一項に記載の半導体装置の製造方法において、
    前記シリコン酸化膜の膜厚を、１００ｎｍ以上の膜厚で形成することを特徴とする半導体装置の製造方法。
  6. 請求項３ないし５のいずれか一項に記載の半導体装置の製造方法において、
    前記第３のエッチング工程では、前記第３のエッチングを、Ｃ4Ｆ8ガス、Ｃ4Ｆ6ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１つのガスを含有するエッチングガスを用いて行うことを特徴とする半導体装置の製造方法。
  7. 半導体基板上に、ゲート絶縁膜と、最上層に金属層を具えるゲート電極と、ポリシリコンよりなる保護膜と、シリコン窒化膜とを形成して凸状積層体を形成した後、該積層体の側壁面に側壁絶縁膜を形成して、凸状構造体を形成する構造体形成工程と、
    前記半導体基板上に、該凸状構造体を埋め込むように絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜に対して第１のエッチングを行って、前記絶縁膜の表面から前記シリコン窒化膜を露出させる深さまでのプレコンタクトホールを形成する第１のエッチング工程と、
    露出された前記シリコン窒化膜に対して第２のエッチングを行って、前記絶縁膜の表面から前記ゲート電極上に２０〜３０ｎｍの保護膜層を残すまでの深さの第２のコンタクトホールを形成する第２のエッチング工程と、
    前記第２のコンタクトホールにバリアメタル形成材料を供給して、前記第２のコンタクトホールの内壁に前記バリアメタルを形成するとともに、前記バリアメタル形成材料と露出された保護膜形成材料とを選択的に反応させて、前記保護膜形成材料よりも低抵抗である導電部を形成する導電部形成工程と、
    前記バリアメタルがその内壁面に形成された前記第２のコンタクトホールに導電材料を埋め込んで、前記導電部を介して前記ゲート電極と電気的に接続されるコンタクト部を形成するコンタクト部形成工程と
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記絶縁膜形成工程では、前記絶縁膜をシリコン酸化膜で形成し、及び前記第１のエッチング工程では、前記第１のエッチングを、Ｃ4Ｆ8ガス、Ｃ4Ｆ6ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１つのガスを含有するエッチングガスを用いて行うことを特徴とする半導体装置の製造方法。
  9. 請求項７または８に記載の半導体装置の製造方法において、
    前記構造体形成工程では、前記保護膜をポリシリコン膜で形成することを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記第２のエッチング工程では、前記第２のエッチングを、ＣＨＦ3ガス及びＣＦ4ガスのうちの少なくとも１つのガスを含有するエッチングガスを用いて行うことを特徴とする半導体装置の製造方法。
  11. 請求項９または１０に記載の半導体装置の製造方法において、
    前記導電部形成工程では、前記導電部として金属シリサイド膜を形成することを特徴とする半導体装置の製造方法。
  12. 請求項９ないし１１のいずれか一項に記載の半導体装置の製造方法において、
    前記ポリシリコン膜の膜厚を、２０ｎｍ以上の膜厚で形成することを特徴とする半導体装置の製造方法。
  13. 請求項１ないし１２のいずれか一項に記載の半導体装置の製造方法において、
    前記第１のエッチング工程では、さらに、前記絶縁膜の表面から前記半導体基板に到達する第３のコンタクトホールを、前記ゲート電極に対して自己整合的に形成することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記第１のエッチング工程において、前記第３のコンタクトホールを前記シリコン窒化膜を露出させる位置に形成した場合には、前記第２のエッチング工程前に、第３のコンタクトホールによって露出された前記シリコン窒化膜上にレジスト膜を形成することを特徴とする半導体装置の製造方法。
  15. 請求項１ないし１４のいずれか一項に記載の半導体装置の製造方法において、
    前記金属層として、窒化タングステン膜、窒化チタン膜及び窒化タンタルのうちの少なくとも１つの膜を形成することを特徴とする半導体装置の製造方法。
  16. 請求項１に記載の製造方法により製造された半導体装置であって、
    前記保護膜は、Ｃ4Ｆ8ガス、Ｃ4Ｆ6ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１つのガスを含有するエッチングガスに対するエッチングレートが、当該エッチングガスに対する前記金属層形成材料のエッチングレートよりも大きい材料からなる膜であることを特徴とする半導体装置。
  17. 請求項１６に記載の半導体装置において、
    前記保護膜は、シリコン酸化膜であることを特徴とする半導体装置。
  18. 半導体基板上に、ゲート絶縁膜と、最上層に金属層を具えるゲート電極と、前記金属層上の一部に形成された導電部と、前記金属層上の前記導電部の周囲に形成された保護膜と、該保護膜上に形成されたシリコン窒化膜とを順次に具えた凸状複合体と、
    該凸状複合体の側壁面を覆う側壁絶縁膜と、
    前記半導体基板上に前記凸状積層体を埋め込むように形成された絶縁膜と、
    前記金属層上の前記シリコン窒化膜と前記絶縁膜とを貫通して設けられ、前記導電部を介して前記ゲート電極と電気的に接続されるコンタクト部と
    を具えていることを特徴とする半導体装置。
  19. 請求項１８に記載の半導体装置において、
    前記保護膜はポリシリコン膜であり、前記導電部は金属シリサイド膜であることを特徴とする半導体装置。
JP2004044790A 2004-02-20 2004-02-20 半導体装置及びその製造方法 Expired - Fee Related JP4511212B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004044790A JP4511212B2 (ja) 2004-02-20 2004-02-20 半導体装置及びその製造方法
US11/055,770 US7105438B2 (en) 2004-02-20 2005-02-11 Manufacturing method of a semiconductor device with a metal gate electrode and a structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004044790A JP4511212B2 (ja) 2004-02-20 2004-02-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005236120A JP2005236120A (ja) 2005-09-02
JP4511212B2 true JP4511212B2 (ja) 2010-07-28

Family

ID=34858082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004044790A Expired - Fee Related JP4511212B2 (ja) 2004-02-20 2004-02-20 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7105438B2 (ja)
JP (1) JP4511212B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544595B2 (en) * 2007-01-04 2009-06-09 Freescale Semiconductor, Inc. Forming a semiconductor device having a metal electrode and structure thereof
JP2010010224A (ja) * 2008-06-24 2010-01-14 Panasonic Corp 半導体装置及びその製造方法
US7863123B2 (en) * 2009-01-19 2011-01-04 International Business Machines Corporation Direct contact between high-κ/metal gate and wiring process flow
US8546227B2 (en) 2011-09-15 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-K metal gate device
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
US9349731B2 (en) 2012-10-09 2016-05-24 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device
US9252259B2 (en) * 2013-02-21 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of metal gate transistors
US9041114B2 (en) * 2013-05-20 2015-05-26 Kabushiki Kaisha Toshiba Contact plug penetrating a metallic transistor
KR102167625B1 (ko) * 2013-10-24 2020-10-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9397004B2 (en) * 2014-01-27 2016-07-19 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217230A (ja) * 2000-12-18 2001-08-10 Nec Corp 異方性ドライエッチング方法
JP2002217285A (ja) * 2001-01-15 2002-08-02 Canon Inc 半導体装置の製造方法
JP2002231807A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の配線形成方法
JP2003007817A (ja) * 2001-06-18 2003-01-10 Promos Technologies Inc 記憶装置コンタクトホールの形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129730A (ja) * 1995-11-02 1997-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10172962A (ja) 1996-12-10 1998-06-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH11330046A (ja) * 1998-05-08 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
JP3380172B2 (ja) 1998-07-29 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
JP3482171B2 (ja) 1999-03-25 2003-12-22 松下電器産業株式会社 半導体装置及びその製造方法
US6573132B1 (en) 1999-03-25 2003-06-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device having contacts self-aligned with a gate electrode thereof
US6297109B1 (en) * 1999-08-19 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Method to form shallow junction transistors while eliminating shorts due to junction spiking
JP3406265B2 (ja) 2000-01-20 2003-05-12 松下電器産業株式会社 半導体装置およびその製造方法
JP2002025986A (ja) 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd ドライエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217230A (ja) * 2000-12-18 2001-08-10 Nec Corp 異方性ドライエッチング方法
JP2002217285A (ja) * 2001-01-15 2002-08-02 Canon Inc 半導体装置の製造方法
JP2002231807A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の配線形成方法
JP2003007817A (ja) * 2001-06-18 2003-01-10 Promos Technologies Inc 記憶装置コンタクトホールの形成方法

Also Published As

Publication number Publication date
US20050186792A1 (en) 2005-08-25
JP2005236120A (ja) 2005-09-02
US7105438B2 (en) 2006-09-12

Similar Documents

Publication Publication Date Title
TW457700B (en) Semiconductor device and manufacturing method thereof
JP3793190B2 (ja) 半導体装置の製造方法
JP3264264B2 (ja) 相補型集積回路とその製造方法
JPH09153545A (ja) 半導体装置及びその製造方法
US7495299B2 (en) Semiconductor device
JP5549458B2 (ja) 半導体装置の製造方法
JP2002170953A (ja) 半導体装置及びその製造方法
JP4511212B2 (ja) 半導体装置及びその製造方法
US20120129338A1 (en) Method for manufacturing semiconductor device
JP3560563B2 (ja) 半導体装置及びその製造方法
US6580117B2 (en) Non-volatile semiconductor memory device and method of manufacturing the same
JP5010939B2 (ja) 半導体装置の製造方法
US6500675B2 (en) Manufacturing method of semiconductor device having capacitive element
JP3821624B2 (ja) 半導体装置の製造方法
JPH10312975A (ja) 半導体装置及びその製造方法
KR100469913B1 (ko) 반도체소자의 제조방법
JP5672819B2 (ja) 半導体装置の製造方法
JPH10107140A (ja) 多層配線半導体装置とその製造方法
JP4094376B2 (ja) 半導体装置及びその製造方法
US20060252196A1 (en) Semiconductor device and method for producing same
JP3381690B2 (ja) 電界効果トランジスタおよびその製造方法
JP2001210809A (ja) 半導体装置の製造方法
JP3534589B2 (ja) 多層配線装置及びその製造方法
JP5533398B2 (ja) 半導体装置の製造方法
JP2003100890A (ja) 容量素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees