JPH10172962A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10172962A
JPH10172962A JP8346762A JP34676296A JPH10172962A JP H10172962 A JPH10172962 A JP H10172962A JP 8346762 A JP8346762 A JP 8346762A JP 34676296 A JP34676296 A JP 34676296A JP H10172962 A JPH10172962 A JP H10172962A
Authority
JP
Japan
Prior art keywords
etching
plug
film
stopper film
etching stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8346762A
Other languages
English (en)
Inventor
Toshiro Mihashi
敏郎 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8346762A priority Critical patent/JPH10172962A/ja
Priority to US08/848,641 priority patent/US5902132A/en
Publication of JPH10172962A publication Critical patent/JPH10172962A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 自己整合を利用して、ゲート１１を露出させ
ることなく確実にコンタクトホール２５を形成できる半
導体装置の比較的容易な製造方法を提供する。 【解決手段】 電気絶縁性を示すエッチングストッパ膜
１６を埋め込む絶縁膜２２をエッチングして予備開口２
４を形成するときに、そのエッチングガスからエッチン
グストッパ膜１６を保護するためのプラグ２０を採用す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップのよう
な半導体装置の製造方法に関し、特に半導体基板上に形
成された絶縁膜を経て半導体基板上に開放する、いわゆ
るコンタクトホールの形成工程を含む半導体装置の製造
方法に関する。
【０００２】
【従来の技術】ＩＣのような集積回路の製造工程の１つ
に、コンタクトホールの形成工程がある。コンタクトホ
ールは、例えば半導体基板を覆う絶縁膜を貫通して、半
導体基板上の所定領域を開放させることにより、例え
ば、当該所定領域に接続される電極路の形成を可能とす
る。
【０００３】このようなコンタクトホールは、リソグラ
フィにより形成されるレジストパターンをマスクとする
エッチング技術により、形成することができる。ところ
で、より高度な集積化の要望に応じるために、新たに自
己整合によるコンタクトホールの形成方法（Self Align
ed Contact: ＳＡＣ）が提案されている。
【０００４】この自己整合によるコンタクトホールの形
成方法では、例えば半導体基板上に互いに間隔をおいて
形成された一対のゲートを覆う絶縁膜に、この一対のゲ
ート間で半導体基板上に開放するコンタクトホールが形
成される。このコンタクトホールを形成する自己整合法
では、半導体基板上に形成された一対のゲートおよび半
導体基板の露出面を覆うように、電気絶縁性を示すエッ
チングストッパ膜が形成される。その後、一対のゲート
およびこれを覆うエッチングストッパ膜を埋め込むよう
に絶縁膜が形成される。
【０００５】次に、レジストパターンをマスクとするエ
ッチング技術により、コンタクトホールを形成すべき一
対のゲート間を覆うエッチングストッパ膜を部分的に露
出させる予備開口が形成される。エッチングストッパ膜
の半導体基板上に露出する部分は、マスクを用いること
なく、プラズマエッチを利用したドライエッチングによ
り、自己整合的すなわち直接的に除去される。
【０００６】この自己整合法によれば、予備開口を形成
するために、エッチングストッパ膜に対するエッチング
速度よりもこのエッチングストッパ膜を覆う絶縁膜に対
するエッチング速度の大きな、いわゆるエッチングスト
ッパ膜に対する選択比の充分に大きな値を示すエッチン
グガスを用いたエッチングにより、エッチングストッパ
膜に大きな損傷を与えることなく、適正に絶縁膜に予備
開口を形成することができる。従って、引き続くエッチ
ングストッパ膜へのマスクを用いることのないドライエ
ッチングにより、マスクの位置合わせの設計余裕を考慮
することなく、微細な開口の形成が可能となり、これに
より、例えば０．２５μｍルールのような微細なデザイ
ンルールにも対応することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、絶縁膜
に予備開口を形成してエッチングストッパ膜を部分的に
露出するために使用されるエッチングガスのエッチング
ストッパ膜に対する選択比は、高々２０程度の値を示す
に過ぎない。そのため、予備開口の形成時のエッチング
時に、そのエッチングガスにより、エッチングストッパ
膜も損傷を受け易い。このことから、所定の予備開口が
形成された時点で、ゲートを覆うことによりこのゲート
の電気的な保護作用をも兼ねるエッチングストッパ膜が
大きな損傷を受ける前に、エッチング作業を終了しなけ
れば、エッチングストッパ膜の下に位置するゲートが露
出するおそれがある。
【０００８】このゲートの露出は、コンタクトホールに
形成される電極部と露出したゲートとの短絡の原因とな
ることから、この短絡を防止するために、エッチングス
トッパ膜が大きな損傷を受ける前に予備開口のためのエ
ッチング作業を確実に停止させる必要がある。そのた
め、従来の自己整合法を用いたコンタクトホールの製造
工程を含む半導体の製造方法は、エッチング工程の管理
に細心の注意が不可欠となることから、容易ではなかっ
た。また、集積度の増大によるパターンの微細化に伴っ
て、コンタクトホールの口径に対する深さ比であるアス
ペクト比が大きくなると、マイクロローディング効果に
よって、さらにコンタクトホール部分の絶縁膜のエッチ
ングレートが低下することから、エッチングガスの選択
比が一層小さくなる。そのため、予備開口の形成時に、
エッチングストッパ膜が、より損傷を受け易くなる。こ
れらのことから、ゲートを露出させることなく確実にコ
ンタクトホールを形成する、容易な製造方法の出現が強
く望まれていた。
【０００９】
【課題を解決するための手段】本発明は、以上の点を解
決するために、電気絶縁性を示すエッチングストッパ膜
を埋め込む絶縁膜をエッチングして予備開口を形成する
ときに、そのエッチングガスからエッチングストッパ膜
を保護するためのプラグを採用する、という基本構想に
立脚する。
【００１０】〈構成〉ために、本願発明は、半導体基板
上に互いに間隔をおいて形成された少なくとも一対のゲ
ートを埋め込む絶縁膜にゲート間で半導体基板上に開放
するコンタクトホールを形成する工程を含む半導体装置
の製造方法において、先ず、半導体基板上に形成された
一対のゲートおよび半導体基板の露出面を覆うように、
電気絶縁性を示すエッチングストッパ膜が形成される。
その後、エッチングストッパ膜により覆われ、一対のゲ
ートにより規定された凹所がプラグで埋め込まれる。
【００１１】次に、エッチングストッパ膜および該エッ
チングストッパ膜上に部分的に形成されたプラグを埋め
込むように、絶縁膜が形成される。この絶縁膜に、プラ
グに対し、例えば２０という選択比を有する第１のエッ
チングガスおよびマスクを用いたエッチングにより、プ
ラグが露出する予備開口が形成される。
【００１２】さらに、予備開口に露出するプラグが、絶
縁膜およびストッパ膜に対し、第１のエッチングガスの
前記選択比よりも大きな値の選択比を有する第２のエッ
チングガスを用いて、除去される。また、プラグのエッ
チング処理により露出したストッパ膜の半導体基板上の
部分が、半導体基板に対する選択比を有する第３のエッ
チングガスを用いて除去され、これにより半導体基板上
に開放するコンタクトホールが形成される。
【００１３】〈作用〉本発明に係る半導体装置の製造方
法では、一対のゲート間に規定され、エッチングストッ
パ膜で覆われた凹所がプラグで埋め込まれ、さらに、こ
のプラグおよびエッチングストッパ膜が絶縁膜で埋め込
まれる。第１のエッチングガスを用いる予備開口の形成
に際し、エッチングストッパ膜は、プラグの保護下にあ
ることから、たとえ第１のエッチングガスが従来におけ
ると同様な例えば２０という値を示しても、この第１の
エッチングガスにより、プラグ下のエッチングストッパ
膜が損傷を受けることはない。
【００１４】従って、エッチングストッパ膜のプラグに
より埋め込まれた所定部分は、プラグによって、予備開
口のための第１のエッチングガスから確実に保護される
ことから、このエッチングストッパ膜の所定部分に損傷
を与えることなく、予備開口が適正に形成される。
【００１５】予備開口の形成後、第２のエッチングガス
を用いてプラグが除去される。この第２のエッチングガ
スは、プラグに対する絶縁膜およびエッチングストッパ
膜の選択比の値が第１のエッチングガスの選択比よりも
大きい。すなわち、プラグの除去によりエッチングスト
ッパ膜が露出するが、このエッチングストッパを露出さ
せる第２のエッチングガスの選択比は、従来のそれより
も大きな選択比を示す。このため、絶縁膜およびエッチ
ングストッパ膜に実質的な損傷を与えることなく、比較
的容易にプラグが効果的に除去される。
【００１６】プラグの除去により、予備開口内に露出す
るエッチングストッパ膜は、第３のエッチングガスによ
り、除去される。この第３のエッチングガスは、エッチ
ングストッパ膜に対するエッチング速度が半導体基板に
対するそれよりも大きく、従って、半導体基板に対して
適正な選択比を示す。このことから、半導体基板上のエ
ッチングストッパ膜が除去された後、このエッチングス
トッパ膜から露出する半導体基板は、直ちに実質的な損
傷を受けるほどに第３のエッチングガスにより損傷を受
けることはない。これにより、半導体基板に影響を及ぼ
すことなく、エッチングストッパ膜が選択的に除去さ
れ、その結果、半導体基板に開放するコンタクトホール
が形成される。
【００１７】従って、絶縁膜に予備開口を形成すると
き、ゲートを電気的に保護する作用をも担うエッチング
ストッパ膜は、プラグにより、第１のエッチングガスか
ら保護されることから、このエッチングストッパ膜が予
備開口の形成時に従来のような損傷を受けることはな
い。
【００１８】プラグによって、ゲートの上部を確実に保
護するために、このプラグにゲート上に伸びる肩部を設
けることができる（請求項２に対応）。また、ゲート上
部に予めエッチングに対する保護膜が形成されていると
き、プラグの肩部を不要とすることができる（請求項３
に対応）。この肩部を不要とすることにより、肩部の不
整合によって肩部の除去後に絶縁膜に生じる空隙の発生
を確実に防止することができる。
【００１９】半導体基板がシリコン基板からなるとき、
プラグをポリシリコン、絶縁膜を二酸化シリコン、リン
・シリケートガラス（ＰＳＧ）あるいはボロン・リン・
シリケートガラス（ＢＰＳＧ）のような酸化シリコンで
形成することができる（請求項４に対応）。また、保護
膜がシリコン酸化膜からなるとき、エッチングストッパ
膜として、シリコン窒化膜を採用することができる（請
求項５に対応）。また、保護膜がシリコン窒化膜からな
るとき、エッチングストッパ膜として、シリコン酸化膜
を採用することができる（請求項６に対応）。
【００２０】エッチングストッパ膜がシリコン窒化膜か
らなるとき、第１のエッチングガスとして、ＣＦ4 、Ｃ
ＨＦ3 およびＡｒを含むプラズマガス、第２のエッチン
グガスとしてＳＦ6 を含むプラズマガス、および第３の
エッチングガスとして、ＣＦ4 およびＯ2 を含むプラズ
マガスを用いることができる（請求項７に対応）。ま
た、エッチングストッパ膜がシリコン酸化膜からなると
き、第３のエッチングガスとして、第１のエッチングガ
スを利用することができる（請求項８に対応）。
【００２１】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例〉図１、図２および図３には、本発明に係る半
導体装置の製造工程をＭＯＳトランジスタの製造工程に
適用した例が、それぞれの工程を示す断面図で示されて
いる。本発明に係るＭＯＳトランジスタの製造方法で
は、図１（ａ）に示されているように、例えばｎ型シリ
コン半導体基板１０上に、ＭＯＳトランジスタのゲート
１１が形成される。このゲート１１は、例えば酸化シリ
コン（ＮＳＧ）のパターンをマスクとして、互いに間隔
をおくように少なくとも一対となるように、形成されて
いる。各ゲート１１上には、この酸化シリコンからなる
マスクを後述する保護膜１２として利用するために、各
ゲート１１上に残されている。
【００２２】また、半導体基板１０には、各ゲート１１
をマスクとするイオン注入により、各ゲート１１間に不
純物が注入され、これにより、ソース１３およびドレイ
ン１４が形成されている。図示の例では、各ゲート１１
の側部には、ソース１３およびドレイン１４の中央部
に、高濃度不純物領域を形成するための２次イオン注入
時にマスクとして利用されるサイドウォール部１５が形
成されている。従って、２次イオン注入を不要とする場
合、サイドウォール部１５を不要とすることができる。
このサイドウォール部１５は、例えば保護膜１２と同じ
酸化シリコンで形成することができる。
【００２３】これらゲート１１およびゲート１１から露
出する半導体基板１０の表面は、エッチングストッパ膜
１６により、覆われる。このエッチングストッパ膜１６
は、例えば、シリコン窒化膜を化学気相成長法（ＣＶ
Ｄ）により、ほぼ５００Ａ゜の厚さ寸法に成長させるこ
とにより、得ることができる。このエッチングストッパ
膜１６の形成により、一対のゲート１１間には、エッチ
ングストッパ膜１６で覆われた凹所１７が規定される。
【００２４】図１（ｂ）に示されているように、エッチ
ングストッパ膜１６および凹所１７を埋め込むように、
ポリシリコン１８が、例えばＣＶＤ法により、約２００
０Ａ゜の厚さに堆積される。このポリシリコン１８は、
後述するプラグの形成材料となる。
【００２５】ポリシリコン１８の形成後、このポリシリ
コン１８から成るプラグの形成のために、例えばホトリ
ソ技術を用いて、図１（ｃ）に示されているようなレジ
ストパターン１９が形成される。このレジストパターン
１９は、後述する予備開口の口径よりも小さな外径を有
する円形パターンであり、凹所１７の上方の適正位置に
形成される。
【００２６】このレジストパターン１９をマスクに、ポ
リシリコン１８がプラズマエッチング装置により、ドラ
イエッチングを受ける。このドライエッチングのエッチ
ングガスとして、準等方的にポリシリコン１８をエッチ
ングする例えばＳＦ6 およびＣｌ2 からなるプラズガス
を用いることが望ましい。
【００２７】ポリシリコン１８に対してほぼ完全な等方
性を示すエッチングガスを用いることなく準等性を示す
エッチングガスを用いることにより、図１（ｄ）に示さ
れているように、一対のゲート１１間にポリシリコンか
らなるプラグ２０を形成する際に、一対のゲート１１の
凹所１７と反対側に位置する外側部に、ポリシリコン１
８が残存することを確実に防止することができる。
【００２８】図１（ｄ）に示す例では、プラグ２０は、
エッチングストッパ膜１６を介してゲート１１上に伸び
る肩部２１を備える。プラグ２０の形成後、アッシャに
よりレジストパターン１９が除去される。その後、アッ
シャによる残留物の除去のために、プラグ２０およびエ
ッチングストッパ膜１６の表面が、硫酸および過酸化水
素水から成る混合溶液により、洗浄を受ける。これによ
り、図１（ｅ）に示されているように、一対のゲート１
１間に規定されかつエッチングストッパ膜１６で覆われ
た凹所１７を埋め込むプラグ２０の形成工程が完了す
る。
【００２９】プラグ２０の完成後、図２（ｆ）に示され
ているように、例えばボロンおよびリンが添加された酸
化シリコンからなるＢＰＳＧのような絶縁膜２２で、ゲ
ート１１を覆うエッチングストッパ膜１６およびプラグ
２０が埋め戻される。絶縁膜２２は、ＣＶＤ法により、
例えば５０００Ａ゜の厚さ寸法に形成することができ
る。
【００３０】この絶縁膜２２上には、図２（ｇ）に示さ
れているように、予備開口２４（図２（ｈ）参照）のた
めのレジストパターン２３が、例えば、ホトリソ技術に
より形成される。レジストパターン２３は、プラグ２０
の上方に、その肩部２１の最大径よりも大きな内径を有
しかつ内径領域２３ａが肩部２１を完全に覆い込むよう
に、形成される。
【００３１】レジストパターン２３をマスクとして、絶
縁膜２２に予備開口２４を形成するために、異方性を示
すドライエッチングが施される。このドライエッチング
には、エッチングストッパ膜１６を覆うポリシリコンか
らなるプラグ２０に対するエッチング速度に比較して、
酸化シリコンからなる絶縁膜２２に対するエッチング速
度が大きな、プラグ２０に対し、例えば２０という選択
比を有する第１のエッチングガスが使用される。この第
１のエッチングガスとして、例えば、ＣＦ4 、ＣＨＦ3
およびＡｒからなるプラズマガスを用いることができ
る。
【００３２】このように、絶縁膜２２に予備開口２４を
形成するに際し、エッチングストッパ膜１６は、プラグ
２０より保護されていることから、図２（ｈ）に示され
ているように、プラグ２０に保護されたエッチングスト
ッパ膜１６に何らの損傷を与えることなく、予備開口２
４を適正に形成することができる。
【００３３】図示の例では、プラグ２０の肩部２１から
エッチングストッパ膜１６の一部が露出しているが、ゲ
ート１１の短絡に直接的に関わりかつエッチングストッ
パ膜１６が前記第１のエッチングガスにより損傷を受け
易い、エッチングストッパ膜１６のゲート１１の側方上
部を覆う部分は、プラグ２０により確実に覆われてい
る。従って、実質的にエッチングストッパ膜１６に損傷
を与えることなく、プラグ２０が予備開口２４内に露出
した時点で、適正に予備開口２４の形成工程を停止する
ことができる。
【００３４】予備開口２４の形成後、レジストパターン
２３の除去におけると同様なアッシャを用いた方法によ
り、レジストパターン２３が除去される。また、この予
備開口２４に露出するプラグ２０がドライエッチングに
より除去され、これにより図３（ｉ）に示されるよう
に、凹所１７の壁面が予備開口２４内に露出される。
【００３５】このプラグ２０の除去には、第２のエッチ
ングガスが用いられる。第２のエッチングガスグは、異
方性を示し、シリコン酸化膜からなる絶縁膜２２および
シリコン窒化膜からなるエッチングストッパ膜１６に対
するエッチング速度に比較して、ポリシリコンからなる
プラグ２０に対するエッチング速度が大きな、すなわち
絶縁膜２２およびエッチングストッパ膜１６に対して大
きな選択比を有する。第２のエッチングガスの代表例と
して、ＳＦ6 からなるプラズマガスが挙げられる。この
ような第２のエッチングガスは、エッチングストッパ膜
１６に対するプラグ２０の選択比が少なくとも５０を越
える大きな値を示す。従って、比較的容易に、エッチン
グストッパ膜１６に実質的な損傷を与えることなく、プ
ラグ２０のみを除去することができる。
【００３６】プラグ２０の除去により予備開口２４内に
露出するエッチングストッパ膜１６には、第３のエッチ
ングガスを用いたエッチング処理が施される。第３のエ
ッチングガスは、異方性を示し、シリコン結晶からなる
半導体基板１０に対するエッチング速度に比較して、シ
リコン窒化膜からなるエッチングストッパ膜１６に対す
るエッチング速度が大きな、すなわち半導体基板１０に
対する大きな選択比を有するエッチングガスである。第
３のエッチングガスとして、ＣＦ4 およびＯ2 からなる
プラズマガスを用いることができる。この第３のエッチ
ングガスは、半導体基板１０とほぼ同質のシリコン酸化
膜からなる絶縁膜２２および保護膜１２に対しても、エ
ッチングストッパ膜１６に比較して小さなエッチング速
度を示す。
【００３７】その結果、図３（ｊ）に示されているよう
に、エッチングストッパ膜１６の凹所１７に露出する半
導体基板１０上の部分が、除去され、半導体基板１０の
ドレイン１４に開放し、予備開口２４を含むコンタクト
ホール２５が完成する。第３のエッチングガスにより、
エッチングストッパ膜１６のゲート１１の上部を覆う部
分が部分的に除去される。しかしながら、ゲート１１の
上部には、絶縁膜２２と同質の前記した保護膜１２が設
けられていることから、この保護膜１２が第３のエッチ
ングガスにより損傷を受けることはなく、ゲート１１の
上部を確実に保護する。
【００３８】従って、ゲート１１間で半導体基板１０を
覆うエッチングストッパ膜１６に、直接的にマスクを用
いることなく、自己整合的に開口を形成することができ
る。これにより、エッチングストッパ膜１６への直接的
な開口の形成に際し、マスクの位置合わせ誤差を考慮す
る必要がなく、微細な加工が可能となる。
【００３９】また、予備開口２４の形成時、エッチング
ストッパ膜１６はプラグ２０により実質的に保護されて
いることから、エッチングストッパ膜１６に従来のよう
な損傷が導入されることはない。その結果、エッチング
ストッパ膜１６が受ける第１および第２のエッチング処
理での意図しない最終的な損傷による削除厚さ寸法は、
従来の半値以下の３００Ａ゜という小さな値に抑制する
ことができる。このことから、比較的容易に、このコン
タクトホール２５に形成される金属導電部２６（図６
（ｃ）参照）とゲート１１との電気的短絡を確実に防止
することができる。
【００４０】保護膜１２を形成することに代えて、エッ
チングストッパ膜１６のゲート１１頂部を覆う部分の厚
さ寸法を、第３のエッチングガスでのエッチングによる
除去量を見込んで、予めエッチングストッパ膜１６の他
の部分のそれよりも大きく設定しておくことができる。
【００４１】また、予備開口２４の形成時に第２のエッ
チングガスからエッチングストッパ膜１６を保護するプ
ラグ２０から、図４および図５に示すように、ゲート１
１の上部に伸びる肩部２１を予め除去しておくことがで
きる。
【００４２】そのため、図１（ｅ）に示したとおり、肩
部２１を有するポリシリコン１８からなるプラグ２０を
形成し、その後、絶縁膜２２でプラグ２０を埋め戻すに
先立ち、プラグ２０の前記した肩部２１が除去される。
この肩部２１の除去には、準等方的にポリシリコン１８
をエッチングする前記したと同様な例えばＳＦ6 および
Ｃｌ2 からなるプラズガスを用いるこができる。この肩
部２１の除去により、図４（ａ）に示されているよう
に、プラグ２０は、エッチングストッパ膜１６のゲート
１１の頂部を覆う部分よりも低く、ゲート１１とほぼ同
じ高さ寸法に成形される。
【００４３】肩部２１が除去されたプラグ２０は、図２
（ｆ）〜図２（ｈ）に示した例におけると同様に、図４
（ｂ）に示すとおり、ＢＳＰＧのような絶縁膜２２で、
ゲート１１を覆うエッチングストッパ膜１６と共に埋め
戻され、図４（ｃ）に示すとおり、予備開口２４のため
のレジストパターン２３が形成され、図４（ｄ）に示す
とおり、レジストパターン２３をマスクとして、前記し
たと同様な第１のエッチングガスを用いたドライエッチ
ングにより、予備開口２４が形成される。
【００４４】この予備開口２４の形成に際し、ゲート１
１の短絡に直接的に関わりかつエッチングストッパ膜１
６が前記第１のエッチングガスにより損傷を受け易い、
エッチングストッパ膜１６のゲート１１の側方上部を覆
う部分は、プラグ２０により確実に覆われている。従っ
て、図１〜図２に示した例におけると同様に、実質的に
エッチングストッパ膜１６に損傷を与えることなく、プ
ラグ２０が予備開口２４内に露出した時点で、適正に予
備開口２４の形成工程を停止することができる。
【００４５】予備開口２４の形成後、図３（ｉ）および
図３（ｊ）に示した例におけると同様に、レジストパタ
ーン２３を除去し、その後、前記したと同様な第２のプ
ラズマガスを用いて、プラグ２０が効果的に除去され、
続いて、前記したと同様な第３のプラズマガスを用い
て、エッチングストッパ膜１６の凹所１７に露出する半
導体基板１０上の部分が、除去され、半導体基板１０の
ドレイン１４に開放し、予備開口２４を含むコンタクト
ホール２５が形成される。
【００４６】図５に示すように、肩部を有しないプラグ
２０を一対のゲート１１間の凹所１７に直接的に形成す
ることができる。図５（ａ）に示すように、一対のゲー
ト１１および半導体基板１０の表面を覆う例えばシリコ
ン窒化膜からなるエッチングストッパ膜１６を形成した
後、ポリシリコン１８が、例えばＣＶＤ法により、約２
０００Ａ゜の厚さに堆積される。
【００４７】その後、前記した第２のプラズマガスと同
様なプラズマガスを用いて、ポリシリコン１８にマスク
を施すことなくポリシリコン１８の全面にエッチング処
理が施される。このとき、前記したマイクロローディン
グ効果等により、凹所１７内におけるポリシリコン（２
０）のエッチングによる除去速度は、他の部分における
よりも極めて低くなる。そのため、図５（ｂ）に示され
ているように、凹所１７内にポリシリコンが残存し、こ
の残存するポリシリコン１８によって、エッチングスト
ッパ膜１６のゲート１１の頂部を覆う部分よりも低く、
ゲート１１とほぼ同じ高さ寸法のプラグ２０が得られた
時点で、そのエッチング作業が停止される。
【００４８】この第２のプラズマガスと同様なプラズマ
ガスを用いたエッチングの停止時には、プラズマガスの
異方性によって一対のゲート１１の両外側には、その壁
面に沿ってポリシリコン１８が残存することがある。こ
の残存ポリシリコン１８は、図５（ｃ）に示すように、
プラグ２０を覆うレジストパターン１９を形成し、この
レジストパターン１９をマスクとし、前記した第２のエ
ッチングガスと同様なエッチングガスを用いたドライエ
ッチングにより、選択的に除去することができる。
【００４９】図４（ａ）に沿って説明したような、肩部
２１を有するプラグ２０から、その肩部のみをエッチン
グにより除去するとき、そのエッチング面積が小さい
と、そのエッチング停止時点の判定にばらつきがでるお
それがある。しかしながら、図５に沿って説明した例で
は、前記したとおり、ポリシリコン１８の全面をエッチ
ングすることから、プラグ２０としてのポリシリコン１
８の残存量をその全体から判定することができ、所定の
残存量に達したプラグ２０はレジストパターン１９によ
り保護された状態で、不要な残存部分１８が除去され
る。従って、肩部２１を有しないプラグ２０を容易に形
成する上で、後者の例がより望ましい。
【００５０】また、プラグ２０として、肩部２１を有し
ないプラグ２０を採用することにより、このプラグ２０
と、予備開口２４との配置関係の制約が緩くなる。すな
わち、図６（ａ）に示すように、肩部２１を有するプラ
グ２０が予備開口２４の領域である所定の位置からはみ
出して形成されていると、図６（ｂ）に示すように、プ
ラグ２０が除去されたとき、予備開口２４の周壁には、
肩部２１によって規定された径方向外方へ拡がる凹部２
２ａが形成されることとなる。
【００５１】プラグ２０の除去後、前記したように、第
３のエッチングガスを用いたエッチング処理により、図
６（ｃ）に示されているように、コンタクトホール２５
が完成する。このコンタクトホール２５には、例えばス
パッタ法により、金属導電部２６が形成されるが、この
金属導電部２６は、凹部２２ａを充填することはなく、
凹部２２ａが空隙として残存することになる。この空隙
２２ａは、機械的強度の低下を招く。
【００５２】そのために、肩部２１を有するプラグ２０
では、このプラグ２０の形成に使用される図１（ｃ）お
よび図１（ｄ）に示したレジストパターン１９の形状お
よび配置の精度が極めて重要となり、ホトリソ工程の合
わせ余裕に制限を与える。他方、図４および図５に示し
た肩部を有しないプラグ２０では、この凹所１７が凹所
１７内に形成されていればよく、ホトリソ工程の合わせ
余裕に強い制限を付すことはない。
【００５３】図７〜図１０は、保護膜１２にシリコン窒
化膜を使用した例を示し、図７〜図１０では、図面の簡
素化のために半導体基板１０のソース１３およびドレイ
ン１４が省略されている。図７（ａ）に示されているよ
うに、シリコン半導体基板１０上に、ＭＯＳトランジス
タの少なくとも一対のゲート１１が形成される。各ゲー
ト１１上には、該ゲート形成時にマスクとして使用され
たシリコン窒化膜からなる保護膜１２が残されている。
ゲート１１およびゲート１１から露出する半導体基板１
０の表面は、酸化シリコン（ＮＳＧ）からなるエッチン
グストッパ膜１６により、覆われる。このエッチングス
トッパ膜１６は、ＣＶＤ法により、ほぼ５００Ａ゜の厚
さ寸法に形成することができる。
【００５４】また、図示の例では、前記したような２次
イオン注入時のマスクの形成のために、エッチングスト
ッパ膜１６上には、ポリシリコン層２８が、例えばＣＶ
Ｄ法により、１０００Ａ゜の厚さ寸法で形成されてい
る。２次イオン注入が不要であれば、ポリシリコン層２
８の形成は不要である。
【００５５】このポリシリコン層２８は、Ｃｌ2 からな
るプラズガスを用いたドライエッチングを受けることに
より、図７（ｂ）に示されているように、ゲート１１の
側壁部分のみがサイドウォール部２８として残される。
このサイドウォール部２８は、図示しないが半導体基板
１０に形成されたソースおよびドレインへの２次イオン
注入のマスクとして使用される。
【００５６】２次イオンの打ち込み後、図７（ｃ）に示
されているように、一対のゲート１１間の凹所１７を埋
め込むように、ポシシリコン１８が、例えばＣＶＤ法に
より、２０００Ａ゜の厚さ寸法に積層される。ポリシリ
コン１８上には、例えばホトリソ技術を用いて、図７
（ｄ）に示されているようなレジストパターン１９が形
成される。このレジストパターン１９は、図１（ｃ）に
示した例におけると同様に、予備開口２４の口径よりも
小さな外径を有し、凹所１７の上方の適正位置に形成さ
れる。
【００５７】レジストパターン１９をマスクとして、ポ
リシリコンを準等方的にエッチングする例えばＳＦ6 お
よびＣｌ2 からなるプラズガスを用いたドライエッチン
グ処理により、図７（ｅ）に示すようなポリシリコンか
らなり、肩部２１を有するプラグ２０が形成される。プ
ラグ２０の形成後、例えばアッシャにより、図７（ｆ）
に示されているように、レジストパターン１９が除去さ
れ、硫酸および過酸化水素水により、アッシャによる残
留物が除去される。
【００５８】次に、プラグ２０の肩部２１が、例えば、
ＣＦ4 、ＣＨＦ3 およびＡｒからなる第１のプラズマガ
スを用いたドライエッチング処理により、除去される。
このドライエッチング処理による肩部２１の除去によ
り、図８（ｇ）に示されているように、プラグ２０は、
エッチングストッパ膜１６のゲート１１の頂部を覆う部
分よりも低く、ゲート１１上の保護膜１２とほぼ同じ高
さ寸法に成形される。このとき、各ゲート１１の両サイ
ドウォール２８のうち、両外側に位置するサイドウォー
ルが同時に除去される。
【００５９】その後、図８（ｈ）に示されているよう
に、例えばＢＰＳＧのような酸化シリコンからなる絶縁
膜２２で、ゲート１１を覆うエッチングストッパ膜１６
およびプラグ２０が埋め戻される。この絶縁膜２２上に
は、図８（ｉ）に示されているように、予備開口２４の
ための開口２３ａを有するレジストパターン２３が形成
される。
【００６０】レジストパターン２３をマスクとして、絶
縁膜２２に予備開口２４を形成するために、異方性を示
すドライエッチングが施される。このドライエッチング
には、エッチングストッパ膜１６を覆うポリシリコンか
らなるプラグ２０に対するエッチング速度に比較して、
酸化シリコンからなる絶縁膜２２に対するエッチング速
度が大きな、前記したと同様な、プラグ２０に対して例
えば２０という選択比を有する、例えば、ＣＦ4 、ＣＨ
Ｆ3 およびＡｒからなるプラズマガスが用いられる。
【００６１】プラグ２０に比較して大きく絶縁膜２２を
削除するエッチングガスを用いることにより、図９
（ｊ）に示されているように、プラグ２０に実質的な損
傷を与えることなく、従って、エッチングストッパ膜１
６のプラグ２０に保護された部分にゲート１１の露出を
招く大きな損傷を与えることなく、予備開口２４を適正
に形成することができる。
【００６２】予備開口２４の形成後、例えばアッシャを
用いて、レジストパターン２３が除去される。その後、
予備開口２４に露出するプラグ２０が第２のエッチング
ガスを使用したドライエッチング処置により、除去され
る。エッチングストッパ膜１６が酸化シリコンからなる
図７〜図９の例では、シリコン酸化膜からなる絶縁膜２
２およびこの絶縁膜２２と同質のエッチングストッパ膜
１６に対するエッチング速度に比較して、ポリシリコン
からなるプラグ２０に対するエッチング速度が大きな第
２のエッチングガスが用いられる。この第２のエッチン
グガスは、絶縁膜２２およびエッチングストッパ膜１６
に対し、５０を越える大きな選択比を示す。この第２の
エッチングガスとして、前記したと同様なＳＦ6 からな
るプラズマガスを使用することができる。この第２のエ
ッチングガスを用いたドライエッチング処理により、図
９（ｋ）に示すように、エッチングストッパ膜１６に実
質的な損傷を与えることなく、比較的容易にプラグ２０
を除去することができる。
【００６３】プラグ２０の除去後、第３のエッチングガ
スを用いて、エッチングストッパ膜１６の半導体基板１
０上で凹所１７に露出する部分が除去され、これによ
り、予備開口２４を含むコンタクトホール２５が形成さ
れる。エッチングストッパ膜１６が前記したように、酸
化シリコンからなるとき、シリコン結晶からなる半導体
基板１０に対するエッチング速度に比較して、酸化シリ
コンからなるエッチングストッパ膜１６に対するエッチ
ング速度が大きなエッチングガスが、第３のエッチング
ガスとして用いられる。この第３のエッチングガスとし
て、前記した第１のエッチングガスと同一のＣＦ4 、Ｃ
ＨＦ3 およびＡｒからなるプラズマガスを使用すること
ができる。
【００６４】エッチングストッパ膜１６がシリコン酸化
膜からなる図７〜図９に示した例では、エッチングスト
ッパ膜１６がシリコン窒化膜図１〜図６に示した例にお
けると同様に、予備開口２４の形成時に、そのドライエ
ッチング処理からプラグ２０によってエッチングストッ
パ膜１６が保護されている。従って、図７〜図９に示し
た例においても、エッチングストッパ膜１６に実質的な
損傷を与えることなく予備開口２４を形成することがで
き、このエッチングストッパ膜１６の損傷によるゲート
１１の前記したような短絡を確実に防止することができ
る。
【００６５】また、エッチングストッパ膜１６が酸化シ
リコンからなる例においても、図５（ａ）〜図５（ｃ）
に沿って説明したとおり、肩部を有しないプラグ２０を
一対のゲート１１間の凹所１７に直接的に形成すること
ができる。
【００６６】すなわち、図１０（ａ）に示すように、シ
リコン半導体基板１０上に、ＭＯＳトランジスタの少な
くとも一対のゲート１１が形成される。各ゲート１１上
には、図７（ａ）に示したと例におけると同様、ゲート
形成時にマスクとして使用されたシリコン窒化膜からな
る保護膜１２が残されており、ゲート１１およびゲート
１１から露出する半導体基板１０の表面は、酸化シリコ
ン（ＮＳＧ）からなるエッチングストッパ膜１６によ
り、覆われている。また、各ゲート１１の両側には、２
次イオン注入時にマスクとして利用されたポリシリコン
層２８からなるサイドウォール部（２８）が形成されて
いる。このサイドウォール部（２８）により覆われた一
対のゲート１１間の凹所１７を埋め込むように、ポシシ
リコン１８が、例えばＣＶＤ法により、２０００Ａ゜の
厚さ寸法に積層される。
【００６７】このポリシリコン１８は、マスクを施すこ
となく、プラグ２０の肩部２１の除去に使用したと同様
なＳＦ6 およびＣｌ2 からなるプラズガスを用いて、全
面にエッチング処理を受ける。その結果、図１０（ｂ）
に示すように、マイクロローディング効果等により、図
５（ｂ）に沿って説明したとおり、凹所１７内にポリシ
リコンが残存し、この残存するポリシリコン１８によっ
て、エッチングストッパ膜１６のゲート１１の頂部を覆
う部分よりも低く、ゲート１１とほぼ同じ高さ寸法のプ
ラグ２０が得られる。このとき、一対のゲート１１の両
外側のサイドウォール部（２８）のさらに外側には、そ
の壁面（２８）に沿ってポリシリコン１８が残存し、そ
の時点で、そのエッチング作業が停止される。
【００６８】この残存ポリシリコン１８は、図１０
（ｃ）に示すように、プラグ２０を覆うように形成され
たレジストパターン１９をマスクとし、ＳＦ6 およびＣ
ｌ2 からなる前記第２のエッチングガスと同様なエッチ
ングガスを用いたドライエッチングにより、選択的に除
去される。
【００６９】その後、図８（ｈ）〜図９（ｌ）に沿って
説明したとおり、レジストパターン１９が除去され、酸
化シリコンからなる絶縁膜２２で、ゲート１１を覆うエ
ッチングストッパ膜１６およびプラグ２０が埋め戻され
る。さらに、絶縁膜２２上に形成されるレジストパター
ン２３をマスクとして、絶縁膜２２に予備開口２４が形
成するために、ＣＦ4 、ＣＨＦ3 およびＡｒからなる第
１のプラズマガスを用いて、ドライエッチング処理が施
される。
【００７０】この予備開口２４の形成時には、プラグ２
０がエッチングストッパ膜１６の所定部分を確実に覆
い、該所定部分がエッチングガスから保護されることか
ら、エッチングストッパ膜１６に実質的な損傷を与える
ことなく、予備開口２４を適正に形成することができ
る。
【００７１】予備開口２４の形成後、レジストパターン
２３の除去に続いて、予備開口２４に露出するプラグ２
０がＳＦ6 およびＣｌ2 からなる第２のエッチングガス
を使用したドライエッチング処置により、除去される。
プラグ２０の除去後、第１のエッチングガスを用いて、
エッチングストッパ膜１６の半導体基板１０上で凹所１
７に露出する部分が除去され、これにより、予備開口２
４を含むコンタクトホール２５が形成される。
【００７２】このように、プラグ２０の形成のために、
ポリシリコン１８の全面をエッチングし、これにより肩
部が除去されたプラグ２０を直接的に形成する方法は、
前記したとおり、プラグ２０としてのポリシリコン１８
の残存量をその全体から判定することができることか
ら、肩部２１を有するプラグ２０を形成した後、その肩
部２１のみを削除する方法に比較して、より容易に適正
なプラグ２０を形成する上で、有利である。
【００７３】また、エッチングストッパ膜１６が酸化シ
リコンからなる図７〜図１０に示した方法に関して、プ
ラグ２０と同じ材料からなるサイドウォール部（２８）
がエッチングストッパ膜１６の外側に設けらた例につい
て説明した。このサイドウォール部（２８）は、プラグ
２０と共同してゲート１１間の凹所１７を埋め込む。従
って、微細な凹所１７を単独のプラグ２０で埋め込むこ
とに比較して、プラグ２と共同して凹所１７を埋め込む
サイドウォール部（２８）を採用することが、より高集
積化に対応し得る点で、有利である。
【００７４】第１、第２および第３のエッチングガスの
成分は、前記した例に限らず、適宜必要な成分を添加す
ることができる。また、本発明の前記した製造方法は、
ＭＯＳトランジスタに限らず、ゲートを必要とする種々
の半導体装置の製造に適用することができる。
【００７５】
【発明の効果】本発明によれば、前記したように、電気
絶縁性のエッチングストッパ膜を埋め込む絶縁膜をエッ
チングして予備開口を形成するとき、そのエッチングガ
スからエッチングストッパ膜を保護するプラグを採用す
ることにより、このプラグの保護作用によって、絶縁膜
に予備開口を形成するときのエッチングストッパ膜への
従来のような損傷が確実に防止される。また、予備開口
に露出するプラグを除去するに際し、プラグの下方に位
置するエッチングストッパ膜に対する選択比が従来の予
備開口の形成に用いられていたエッチングガスの選択比
よりも大きな選択比のエッチングガスを使用することに
より、エッチングストッパ膜に実質的な損傷を与えるこ
となく、プラグを効果的に除去することができる。従っ
て、エッチングストッパ膜の損傷に起因するゲートの短
絡を招くことなく、比較的容易に自己整合によるコンタ
クトホールの形成を実現することができ、これにより、
より集積度の高い半導体装置を比較的容易に製造するこ
とが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す断面
工程図（その１）である。
【図２】本発明に係る半導体装置の製造方法を示す断面
工程図（その２）である。
【図３】本発明に係る半導体装置の製造方法を示す断面
工程図（その３）である。
【図４】本発明に係る半導体装置の他の製造方法を示す
断面工程図（その１）である。
【図５】本発明に係る半導体装置の他の製造方法を示す
断面工程図（その２）である。
【図６】本発明に係る半導体装置のさらに他の製造方法
を示す断面工程図である。
【図７】本発明に係る半導体装置のさらに他の製造方法
を示す断面工程図（その１）である。
【図８】本発明に係る半導体装置のさらに他の製造方法
を示す断面工程図（その２）である。
【図９】本発明に係る半導体装置のさらに他の製造方法
を示す断面工程図（その３）である。
【図１０】本発明に係る半導体装置のさらに他の製造方
法を示す断面工程図である。
【符号の説明】
１０ 半導体基板 １１ ゲート １２ 保護膜 １６ エッチングストッパ膜 １７ 凹所 １８ ポリシリコン ２０ プラグ ２１ 肩部 ２２ 絶縁膜 ２４ 予備開口 ２５ コンタクトホール

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に互いに間隔をおいて形成
    された一対のゲートを埋め込む絶縁膜に、前記ゲート間
    で前記半導体基板上に開放するコンタクトホールを形成
    する工程を含む半導体装置の製造方法であって、前記半
    導体基板上に形成された前記ゲートおよび前記半導体基
    板の露出面を覆うように電気絶縁性を示すエッチングス
    トッパ膜を形成すること、該エッチングストッパ膜で覆
    われ、前記一対のゲートによりその間に規定された凹所
    をプラグで埋め込むこと、前記エッチングストッパ膜お
    よび該エッチングストッパ膜上に部分的に形成された前
    記プラグを埋め込むように前記絶縁膜を形成すること、
    前記プラグに対する選択比を有する第１のエッチングガ
    スおよびマスクを用いたエッチングにより、前記プラグ
    が露出する予備開口を前記絶縁膜に形成すること、該予
    備開口に露出する前記プラグを、前記絶縁膜および前記
    ストッパ膜に対して、前記第１のエッチングガスの前記
    選択比よりも大きな選択比を有する第２のエッチングガ
    スを用いて除去すること、前記プラグのエッチング処理
    により露出した前記ストッパ膜の前記半導体基板上に位
    置する部分を前記半導体基板に対する選択比を有する第
    ３のエッチングガスを用いて除去することにより、前記
    半導体基板上に開放する前記コンタクトホールを形成す
    ることを含む半導体装置の製造方法。
  2. 【請求項２】 前記プラグは、前記一対のゲート上に伸
    びる肩部を有する請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記ゲートの頂部には、保護膜が形成さ
    れ、前記ゲートおよび前記半導体基板の露出面を覆うよ
    うに形成される前記エッチングストッパ膜は、前記ゲー
    ト頂部の前記保護膜を覆って形成され、前記プラグの前
    記肩部は、前記絶縁膜での埋め込みに先立って除去さ
    れ、これにより前記一対のゲートとほぼ同等の高さ寸法
    に形成された状態で前記絶縁膜で埋め込まれる請求項２
    記載の半導体装置の製造方法。
  4. 【請求項４】 前記半導体基板はシリコン結晶基板であ
    り、前記プラグはポリシリコンからなり、前記絶縁膜は
    酸化シリコンからなる請求項３記載の半導体装置の製造
    方法。
  5. 【請求項５】 前記保護膜はシリコン酸化膜であり、前
    記エッチングストッパ膜はシリコン窒化膜である請求項
    ４記載の半導体装置の製造方法。
  6. 【請求項６】 前記保護膜はシリコン窒化膜であり、前
    記エッチングストッパ膜はシリコン酸化膜である請求項
    ４記載の半導体装置の製造方法。
  7. 【請求項７】 前記第１のエッチングガスは、ＣＦ4 、
    ＣＨＦ3 およびＡｒを含むプラズマガスであり、前記第
    ２のエッチングガスはＳＦ6 を含むプラズマガスであ
    り、前記第３のエッチングガスはＣＦ4 およびＯ2 を含
    むプラズマガスである請求項５に記載の半導体装置の製
    造方法。
  8. 【請求項８】 前記第１のエッチングガスは、ＣＦ4 、
    ＣＨＦ3 およびＡｒを含むプラズマガスであり、前記第
    ２のエッチングガスはＳＦ6 を含むプラズマガスであ
    り、前記第３のエッチングガスはＣＦ4 、ＣＨＦ3 およ
    びＡｒを含むプラズマガスである請求項６に記載の半導
    体装置の製造方法。
JP8346762A 1996-12-10 1996-12-10 半導体装置の製造方法 Pending JPH10172962A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8346762A JPH10172962A (ja) 1996-12-10 1996-12-10 半導体装置の製造方法
US08/848,641 US5902132A (en) 1996-12-10 1997-04-29 Method of manufacturing a semiconductor device including a process of forming a contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8346762A JPH10172962A (ja) 1996-12-10 1996-12-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10172962A true JPH10172962A (ja) 1998-06-26

Family

ID=18385652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8346762A Pending JPH10172962A (ja) 1996-12-10 1996-12-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5902132A (ja)
JP (1) JPH10172962A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105438B2 (en) 2004-02-20 2006-09-12 Oki Electric Industry Co., Ltd. Manufacturing method of a semiconductor device with a metal gate electrode and a structure thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004870A (en) * 1997-08-26 1999-12-21 Texas Instruments Incorporated Method for forming a self-aligned contact
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
TW396527B (en) * 1998-06-29 2000-07-01 United Microelectronics Corp Manufacturing method for forming bit line and node contact landing pad simultaneously
KR100307287B1 (ko) * 1998-11-20 2001-12-05 윤종용 반도체장치의패드제조방법
US6486506B1 (en) 1999-11-01 2002-11-26 Advanced Micro Devices, Inc. Flash memory with less susceptibility to charge gain and charge loss
US6599842B2 (en) * 1999-11-29 2003-07-29 Applied Materials, Inc. Method for rounding corners and removing damaged outer surfaces of a trench
KR100366617B1 (ko) * 2000-03-13 2003-01-09 삼성전자 주식회사 자기 정렬 콘택홀 제조 방법
KR100413145B1 (ko) * 2001-01-11 2003-12-31 삼성전자주식회사 가스 인젝터 및 이를 갖는 식각 장치
US7323111B1 (en) * 2004-01-30 2008-01-29 Metadigm Llc Angle control of multi-cavity molded components for MEMS and NEMS group assembly
TWI249774B (en) * 2004-04-23 2006-02-21 Nanya Technology Corp Forming method of self-aligned contact for semiconductor device
US7259083B2 (en) * 2004-10-22 2007-08-21 Lsi Corporation Local interconnect manufacturing process
KR20090050230A (ko) * 2007-11-15 2009-05-20 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997790A (en) * 1990-08-13 1991-03-05 Motorola, Inc. Process for forming a self-aligned contact structure
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105438B2 (en) 2004-02-20 2006-09-12 Oki Electric Industry Co., Ltd. Manufacturing method of a semiconductor device with a metal gate electrode and a structure thereof

Also Published As

Publication number Publication date
US5902132A (en) 1999-05-11

Similar Documents

Publication Publication Date Title
EP0736897B1 (en) Method for forming a trench isolation structure in an integrated circuit
US6524931B1 (en) Method for forming a trench isolation structure in an integrated circuit
KR100625126B1 (ko) 반도체 장치 및 이의 제조 방법
US5843839A (en) Formation of a metal via using a raised metal plug structure
US6406987B1 (en) Method for making borderless contacts to active device regions and overlaying shallow trench isolation regions
JPH10172962A (ja) 半導体装置の製造方法
US6136696A (en) Method of forming a semiconductor device with a conductor plug including five dielectric layers, the fourth dielectric layer forming sidewall spacers
US6322634B1 (en) Shallow trench isolation structure without corner exposure
JPH11330404A (ja) Ｄｒａｍセルキャパシタの製造方法
GB2374458A (en) Self aligned contact holes
JP2001217200A (ja) 半導体装置の製造方法
US6660599B2 (en) Semiconductor device having trench isolation layer and method for manufacturing the same
US6291355B1 (en) Method of fabricating a self-aligned contact opening
US7060575B2 (en) Semiconductor device having transistor and method of manufacturing the same
US6300238B1 (en) Method of fabricating node contact opening
JP4360780B2 (ja) 半導体装置の製造方法
US6248636B1 (en) Method for forming contact holes of semiconductor memory device
US6013550A (en) Method to define a crown shaped storage node structure, and an underlying conductive plug structure, for a dynamic random access memory cell
KR100376985B1 (ko) 반도체 소자의 콘택 형성방법
KR100310823B1 (ko) 반도체장치의콘택홀형성방법
KR100271661B1 (ko) 반도체 소자 제조방법
US6544852B1 (en) Method of fabricating semiconductor device
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법