KR100376985B1 - 반도체 소자의 콘택 형성방법 - Google Patents
반도체 소자의 콘택 형성방법 Download PDFInfo
- Publication number
- KR100376985B1 KR100376985B1 KR10-1999-0025907A KR19990025907A KR100376985B1 KR 100376985 B1 KR100376985 B1 KR 100376985B1 KR 19990025907 A KR19990025907 A KR 19990025907A KR 100376985 B1 KR100376985 B1 KR 100376985B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- etching
- forming
- semiconductor device
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 58
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- -1 C2HF5 Chemical compound 0.000 claims description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 125000000325 methylidene group Chemical group [H]C([H])=* 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims 1
- 125000000219 ethylidene group Chemical group [H]C(=[*])C([H])([H])[H] 0.000 claims 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims 1
- 235000011007 phosphoric acid Nutrition 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 산화막 식각시 폴리에 대하여 매우 높은 식각 선택비를 갖는 특성을 이용한 콘택형성방법에 관한 것이며, 특히 질화막 SAC 구조에서 질화막 스페이서를 형성하고, 산화막을 얇게 증착한 후 패드 폴리를 형성하여 후속 컨택홀 산화막 식각 시 폴리에 대하여 식각 선택비가 매우 높은 산화막 식각 특성을 이용함으로써 질화막에 대하여 선택비가 비교적 높고 수직인 컨택 단면을 확보함으로써 낮은 콘택저항을 확보할 수 있어 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 산화막 식각시 폴리에 대하여 높은 식각 선택비를 갖는 특성을 이용하는 콘택형성기술로서 재현성 있는 산화막 및 식각공정을 용이하게 형성하고, 이에 따라 전용장비 없이 일반장비를 사용할 수 있으며 수직인 식각단면을 확보함으로써 낮은 콘택저항을 확보하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택 형성방법에 관한 것이다.
일반적으로 0.25㎛보다 작은 크기의 디자인 룰을 갖는 반도체 소자의 콘택 형성을 위해서는 반드시 자기 정렬 콘택(Self Align Contact ; 이하 'SAC' 라 함) 형성 기술이 요구된다.
상기한 SAC 기술에는 콘택홀 산화막 식각 시 식각 보호막으로 어느 물질을 사용하느냐에 따라 공정수율의 큰 차이가 발생하게 되는데, 현재 가장 보편화된 기술로 질화막 SAC과 다결정실리콘 SAC(폴리 SAC) 기술이 있다.
상기 질화막 SAC은 소자의 집적도가 0.25㎛ 디자인 룰보다 훨씬 작아질 경우, 식각 보호막으로 사용되는 질화막 두께가 더욱 얇아지고, 산화막 식각 시 질화막에 대하여 고선택비 확보를 위해 다량의 폴리머 유발 가스가 사용된다.
그러나 상기 다량의 폴리머 유발가스를 사용함에 따라 다음과 같은 문제점이 발생하게 된다.
첫째, 식각 공정 재현성 문제와, 둘째 경사(Slope) 식각 단면에 기인한 콘택 면적 감소에 의한 큰 콘택 저항 문제와, 셋째 N-액티브 정션(Active Junction)의 두께가 얇아짐과 산화막 식각 시 발생하는 Si-기판 손상에 의한 콘택 정션 리키지 문제 및 큰 콘택 저항 문제 등을 내포하고 있는 점이다.
그리고 폴리-SAC은 그 구조에 따라 도 1 에 도시된 바와 같은 폴리 베리어(5) SAC과 도 2 에 도시된 바와 같은 패드폴리(7) SAC이 있다.
상기 폴리 베리어(5) SAC은 콘택홀 산화막 식각시 폴리에 대하여 매우 높은 식각 선택비를 용이하게 확보할 수 있으나, 콘택 형성후 베리어로 사용된 폴리를 제거하여 절연하는 것이 매우 어려워 현재의 콘택 형성에는 사용치 않는다.
한편, 패드 폴리(7) SAC은 Si-기판 액티브와 패드 폴 리가 직접 접촉하여 식각시 Si-기판이 노출되지 않아 콘택 저항이나 정션 리키지 측면에서 매우 우수한 특성을 갖는 콘택을 형성할 수 있으나, 콘택 포토레지스트 마스크 공정 시 반드시 발생하는 정렬 불량(Misalignment)으로 인하여 콘택 패드가 Si-기판 액티브를 모두 덮지 못할 경우, 패드 폴리 식각시 Si-기판 액티브 손상이 매우 심하게 발생할 수 있다.
상기한 문제점을 해결하기 위한 방법으로 콘택 패드를 크게 하는 것을 고려할 수 있는데, 이 방법으로 폴리머를 생성하는 방법이 주로 사용된다.
한편 콘택 패드를 크게 하는 방법으로 콘택 PR 마스크를 크게 하는 것을 고려할 수 있으나 이 경우 리소그라피 공정에서 콘택 패드 마스크의 패터닝이 불가능해지는 문제점이 있다. 따라서 폴리머 생성 방법을 사용할 수 밖에 없으나 식각시 폴리머를 사용함에 따라 발생하는 식각 공정의 재현성 문제와 파티클 문제로 인하여 장비 유지가 어렵고, 잦은 장비 고장을 야기하며, 또한 폴리머 형성을 위한 전용 장비가 요구되어 추가의 장비 투자가 이루어져야 하는 문제점이 있다.
따라서 상기의 문제점을 감안하여 본 발명은 질화막 SAC 구조에 콘택홀 패드를 형성하여 콘택홀 산화막 식각 시 폴리에 대하여 높은 식각 선택비를 갖는 특성을 이용하여 재현성 있는 식각공정과 단면이 수직인 식각공정을 확보할 수 있는 반도체 소자의 콘택 형성방법을 제공함에 그 목적이 있다.
도 1 은 종래의 기술에 따라 폴리 베리어를 이용하여 콘택을 형성하는 기술의 일예를 도시한 단면도
도 2 는 종래의 기술에 따라 패드 폴리를 이용하여 콘택을 형성하는 기술의 일예를 도시한 단면도
도 3a 내지 도 3g 는 본 발명의 방법에 따른 반도체 소자의 콘택 형성공정단계를 도시한 단면도
<도면의 주요부분에 대한 부호의 설명>
21 : 반도체 기판 22 : 필드 산화막
23 : 워드라인 24 : 질화막 스페이서
26 : 실리콘 기판 보호용 산화막 27 : 패드 폴리
28 : 콘택 패드 마스크 29 : 층간 절연산화막
30 : 콘택 마스크 31 : 콘택홀
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택형성방법은,
반도체 소자의 콘택 형성방법에 있어서,
반도체 기판상에 필드 산화막, 워드라인을 형성하는 단계와,
전체구조 상부에 질화막을 증착한 후, 식각공정으로 질화막 스페이서를 형성하는 단계와,
전체구조 상부에 실리콘 기판 보호용 산화막, 패드 폴리를 차례로 증착하는 단계와,
콘택 패드 마스크를 이용한 상기 패드 폴리 식각공정으로 콘택 패드만을 남기고, 전체구조 상부에 층간 절연 산화막을 증착한 후, 상기 절연 산화막 상부에 콘택홀 마스크를 형성하는 단계와,
하부의 노출된 층간 절연 산화막을 식각하여 콘택패드를 노출시키는 단계와,
상기 노출된 콘택 패드를 건식식각으로 제거한 후, 상기 실리콘 기판 보호용 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택형성방법에대해 상세히 설명한다.
도 3a 내지 도 3g 는 본 발명의 방법에 따른 반도체 소자의 콘택형성 공정단계를 도시한 단면도이다.
도 3a를 참조하면, 반도체 기판(21)상에 소자분리 영역으로 예정된 지역에 필드 산화막(22)을 형성한 후, 기판(21) 상부에 워드라인(23)을 형성하고, 전체구조 상부에 질화막을 증착한 후, 식각하여 질화막 스페이서(24)를 형성한다.
이때 상기 질화막 스페이서(25)는 엘.디.디(Lihgtly Doped Drain ; 이하 LDD라 함) 이온 주입 시 마스크로 사용되고, 또한 배선간 단락방지를 위한 절연막으로 사용된다.
다음, 전체구조 상부에 산화막(26)을 얇게 증착하여 실리콘 기판(21)과 패드 폴리 마스크간 정렬불량으로 인하여 실리콘 기판(21)이 노출되는 될 때 패드 폴리 식각시 발생하는 실리콘 기판(21)의 손상을 방지한다.
도 3b를 참조하면, 전체구조 상부에 패드 폴리(27)를 증착한다. 상기 패드 폴리(27)는 후속의 산화막 식각 시 식각장벽이 된다.
다음, 상기 패드 폴리(27)의 상부에 감광막을 사용하여 콘택패드 마스크(28)를 형성한다.
도 3c를 참조하면, 상기 콘택패드 마스크(28)를 사용하여 하부의 패드 폴리(27)를 식각하여 콘택 패드(27')만 남긴다.
이때 상기 폴리 패드(27) 식각 시 실리콘 기판(21)의 손상을 방지하기 위하여 산화막에 대하여 매우 높은 식각 선택비를 갖는 조건을 사용하여 식각한다.
그 후 상부의 콘택패드 마스크(28)를 제거한다.
다음, 도 3d를 참조하면, 전체구조 상부에 층간 절연막(29)을 증착한 후, 상기 층간 절연막(29) 상부에 감광막을 사용하여 콘택홀 마스크(30)를 형성한다.
도 3e를 참조하면, 상기 콘택홀 마스크(30)를 이용하여 하부의 층간 절연막(29)을 식각한다. 이때 상기 층간 절연 산화막(29)을 식각할 때 질화막에 대하여 선택비가 비교적 높으면서 수직인 조건으로 행한다. 또한 산화막 식각시 콘택홀과 패드 폴리간 발생할 수 있는 정렬불량은 리소그라피 장비의 한계인 700Å 정도인데, 이 값은 콘택홀이 패드 폴리(27')를 비켜가더라도 그 간격이 좁기 때문에 산화막 식각시 콘택홀에 노출되는 질화막에 대하여 매우 높은 선택비를 보여 질화막 손상이 적으므로 워드라인(23)과 콘택홀간의 단락은 전혀 문제가 되지 않는다.
상부의 콘택홀 감광막 마스크(30)를 제거한다.
도 3f를 참조하면, 상기 콘택홀 산화막 식각시 패드로 사용된 상기 패드 폴리(27')를 건식식각으로 제거한다. 이때 산화막에 대하여 선택비가 높은 조건으로 제거하여 패드 폴리(27') 하부의 얇은 산화막(26)이 손상받지 않도록 하여 패드 폴리 식각시 실리콘 기판(21)이 손상되지 않도록 한다.
또한 상기 패드 폴리(27') 두께를 조절하여 콘택홀 형성부위에서 실리콘 기판(21)으로부터 상당히 높게 형성시켜서 콘택홀 산화막 식각시 실리콘 기판(21)이 콘택홀에 노출되지 않도록 한다. 그리고 패드 폴리(27')는 습식용액을 사용하여 등방성으로 제거할 수 있다.
한편, 상기에서 상기 콘택홀 산화막 식각시 질화막에 대하여 고선택 식각이가능하도록 식각가스로 폴리머를 유발하는 과탄소함유 가스를 사용할 수 있으며, 상기 과탄소 함유 가스로 C3F8, C4F8, C5F8, C4F6, C2F4 중 임의의 어느 하나를 사용한다.
그리고 상기 콘택홀 산화막 식각시 질화막에 대한 선택비를 증가시키고 재현성 있는 식각공정을 확보하기 위해 수소를 포함한 식각가스를 사용할 수도 있으며, 상기 수소를 포함하는 가스로는 CHF3, C2HF5, CH2F2, CH3F, CH2, CH4, C2H4, H2 중 임의의 어느 하나를 사용할 수 있다.
또한, 상기 콘택홀 산화막 식각시 질화막에 대하여 공정 창이 넓은 식각공정을 확보하기 위해 CXHyFZ의 가스(X≥2, y≥2, Z≥2)를 사용할 수 있으며, 이때 상기 콘택홀 산화막 식각시 사용되는 식각가스에 불활성가스를 혼합하여 사용할 수 있다.
한편, 상기 상기 패드 폴리(27) 제거시에는 H3PO4/CH3COOH/HF/DI 혼합용액을 사용하여 습식식각으로 제거한다.
도 3g를 참조하면, 상기 패드 폴리(27') 아래의 얇게 증착된 산화막(26)을 HF/DI/NH4F의 혼합용액으로 제거함으로써 실리콘 기판(21)의 손상을 방지한다. 상기한 공정은 후속 플러그 폴리 증착공정이나 Ti/TiN 증착전의 세정공정으로 대체할 수 있어 공정단순화를 기할 수 있다. 또한 상기 기판 손상 방지용 산화막(26)을 비트라인 증착 공정 직전의 세정공정에서 제거할 수도 있다.
이상 상술한 바와 같이, 본 발명은 질화막 SAC 구조에서 질화막 스페이서를 형성하고, 산화막을 얇게 증착한 후 패드 폴리를 형성하여 후속 컨택홀 산화막 식각 시 폴리에 대하여 식각 선택비가 매우 높은 산화막 식각 특성을 이용함으로써 질화막에 대하여 선택비가 비교적 높고 컨택 단면이 수직이면서 공정 창(Window)가 넓은 식각 공정을 사용할 수 있다.
또한 본 발명의 방법을 사용할 경우 기대되는 효과는 다음과 같다.
첫째, 본 발명은 패드폴리를 산화막 식각 시의 식각 보호막으로 사용하기 때문에 폴리에 대한 매우 높은 식각 선택비를 갖는 산화막 식각 조건(보통 질화막에 대하여 선택비가 높은 조건은 폴리에 대한 매우 높은 식각 선택비를 보인다)을 사용할 수 있는데, 이 조건은 컨택홀과 컨택 패드 폴리간 정렬 불량으로 인하여 컨택홀이 컨택 패드 폴리를 벗어 남으로써 질화막이 컨택홀 내에 노출되더라도 노출되는 값이 700Å 미만으로 작아 질화막에 대한 손상의 우려가 없다.
따라서 질화막만을 사용할 경우의 산화막 식각 시 질화막에 대하여 매우 높은 식각 선택비를 갖는 조건을 사용하여야 하는 부담이 적어 컨택홀 식각 단면이 수직이고 공정 창이 넓은 조건을 사용할 수 있고 또한 장비 유지가 용이하다.
둘째, 컨택홀 산화막 식각 시 실리콘 기판의 손상이 없어 0.15㎛와 같이 디자인 룰이 적은 소자의 임플란테이션 깊이가 얇은 경우 컨택의 정션 리키지 커런트(Junction leakage current)와 컨택 저항이 매우 작은 매우 우수한 컨택을 형성할 수 있다.
Claims (9)
- 반도체 소자의 콘택 형성방법에 있어서,반도체 기판상에 필드 산화막, 워드라인을 형성하는 단계와,전체구조 상부에 질화막을 증착한 후, 식각공정으로 질화막 스페이서를 형성하는 단계와,전체구조 상부에 실리콘 기판 보호용 산화막, 패드 폴리를 차례로 증착하는 단계와,콘택 패드 마스크를 이용한 상기 패드 폴리 식각공정으로 콘택 패드만을 남기고, 전체구조 상부에 층간 절연 산화막을 증착한 후, 상기 절연 산화막 상부에 콘택홀 마스크를 형성하는 단계와,하부의 노출된 층간 절연 산화막을 식각하여 콘택패드를 노출시키는 단계와,상기 노출된 콘택 패드를 건식식각으로 제거한 후, 상기 실리콘 기판 보호용 산화막을 제거하는 단계를 포함하는 반도체 소자의 콘택형성방법.
- 제 1 항에 있어서,상기 콘택홀 산화막 식각시 질화막에 대하여 고선택 식각이 가능하도록 식각가스로 폴리머를 유발하는 과탄소함유 가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
- 제 2 항에 있어서,상기 과탄소 함유 가스로 C3F8, C4F8, C5F8, C4F6, C2F4 중 임의의 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법
- 제 1 항에 있어서,상기 콘택홀 산화막 식각시 질화막에 대한 선택비를 증가시키고 재현성 있는 식각공정을 확보하기 위해 수소를 포함한 식각가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
- 제 4 항에 있어서,상기 수소를 포함하는 가스로 CHF3, C2HF5, CH2F2, CH3F, CH2, CH4, C2H4, H2 중 임의의 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법
- 제 1 항에 있어서,상기 콘택홀 산화막 식각시 질화막에 대하여 공정 창이 넓은 식각공정을 확보하기 위해 CXHyFZ의 가스(X≥2, y≥2, Z≥2)를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법
- 제 1 항에 있어서,상기 콘택홀 산화막 식각시 사용되는 식각가스에 불활성가스를 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법
- 제 1 항에 있어서,상기 패드 폴리 제거시 H3PO4/CH3COOH/HF/DI 혼합용액을 사용하여 습식식각으로 제거하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법
- 제 1 항에 있어서,상기 패드 폴리 식각시 실리콘 기판 손상 방지용 산화막을 비트라인 증착 공정 직전의 세정공정에서 제거하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025907A KR100376985B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체 소자의 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025907A KR100376985B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체 소자의 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010005110A KR20010005110A (ko) | 2001-01-15 |
| KR100376985B1 true KR100376985B1 (ko) | 2003-03-19 |
Family
ID=19597924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0025907A KR100376985B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체 소자의 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100376985B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919560B1 (ko) * | 2002-12-31 | 2009-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7521804B2 (en) | 2005-02-03 | 2009-04-21 | Samsung Electronics Co., Ltd. | Semiconductor device preventing electrical short and method of manufacturing the same |
-
1999
- 1999-06-30 KR KR10-1999-0025907A patent/KR100376985B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010005110A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289273B1 (ko) | 폴리실리콘 바이어스 전압 콘택을 갖는 반도체 소자 트렌치 절연구조 | |
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| KR100299594B1 (ko) | 디램 장치의 제조 방법 | |
| JP2001196564A (ja) | 半導体装置及びその製造方法 | |
| KR100376985B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100219043B1 (ko) | 반도체 장치의 소자분리막 형성 방법 | |
| KR100244426B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100461335B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100582414B1 (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| KR100585084B1 (ko) | 반도체 소자의 셀프 얼라인 콘택 식각 방법 | |
| KR20000045442A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100430688B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100430690B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100324935B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100367490B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100215843B1 (ko) | 반도체 소자의 격리층 형성 방법 | |
| KR20010005265A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR970005703B1 (ko) | 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| KR20030058634A (ko) | 반도체소자의 제조방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| TW434820B (en) | Method for producing self-aligned contact hole | |
| KR101161796B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |